JP5570754B2 - 半導体装置の製造方法 - Google Patents

Description

本発明は、半導体装置の製造方法に関する。

半導体装置の高集積化に伴い、層間絶縁膜上に形成される配線や層間絶縁膜に形成される貫通孔（コンタクトホール、ビアホール）などの微細化が進んでいる。配線などの良好な微細加工のためには、リソグラフィのフォーカスマージンを確保しなければならず、層間絶縁膜の表面の平坦性がきわめて重要となる。
図４は、従来の半導体装置の一例を示す模式的な断面図である。

図４に示す半導体装置１０１は、シリコン（Ｓｉ）からなる半導体基板１０２を備えている。半導体基板１０２の表面には、フィールド酸化膜１０３が選択的に形成されている。フィールド酸化膜１０３の所定部分上には、ポリシリコンからなる下部電極１０４および上部電極１０５の間に容量膜１０６を挟み込んだ構造のキャパシタ１０７が形成されている。

半導体基板１０２上には、層間絶縁膜１０８が積層されている。半導体基板１０２の表面全域およびキャパシタ１０７は、層間絶縁膜１０８により被覆されている。層間絶縁膜１０８は、半導体基板１０２側から順に、熱酸化法により形成される熱酸化膜１０９、ＨＤＰ−ＣＶＤ（High Density Plasma Chemical Vapor Deposition：高密度プラズマ化学的気相蒸着）法により形成される酸化シリコン（ＳｉＯ_２）からなるＨＤＰ膜１１０、およびプラズマＣＶＤ（Chemical Vapor Deposition：化学的気相蒸着）法により形成されるＢＰＳＧ（Boron Phospho Silicate Glass）膜１１１を積層した３層構造を有している。ＢＰＳＧ膜１１１の表面は、ＣＭＰ（Chemical Mechanical Polishing：化学的機械的研磨）により平坦化されている。

ＢＰＳＧ膜１１１の表面上には、配線１１２が形成されている。配線１１２は、アルミニウム（Ａｌ）合金からなる主配線層１１３を上下から反射防止膜１１４とバリア膜１１５とで挟み込んだ構造を有している。
層間絶縁膜１０８には、半導体基板１０２の表面のアクティブ領域と配線１１２との間に、コンタクトホール１１６が厚さ方向に貫通して形成されている。コンタクトホール１１６の内面には、バリア膜１１５と一体をなすバリア膜１１７が被着されている。バリア膜１１７の内側には、タングステン（Ｗ）からなるコンタクトプラグ１１８が埋設されている。コンタクトプラグ１１８の上端は、バリア膜１１５を貫通して主配線層１１３に接続されている。

リン（Ｐ）が高濃度に含まれるＢＰＳＧ膜１１１は、ナトリウム（Ｎａ）、リチウム（Ｌｉ）およびカリウム（Ｋ）などの可動イオンを捕獲する性質を有している。層間絶縁膜１０８にＢＰＳＧ膜１１１が含まれているので、配線１１２の形成時などに、可動イオンが層間絶縁膜１０８中を拡散するのを防止することができ、可動イオンによる半導体基板１０２などの汚染を防止することができる。しかしながら、ＢＰＳＧ膜１１１とＣＭＰとの相性が良くないので、研磨レートを上げると平坦化の面内均一性が低下する。そのため、ＢＰＳＧ膜１１１の表面を低い研磨レートで平坦化しなければならず、その平坦化に時間がかかってしまう。

ＣＭＰとの相性が良い絶縁膜として、ＮＳＧ（None-doped Silicate Glass）膜が知られている。ＢＰＳＧ膜１１１に代えて、ＮＳＧ膜を採用すれば、ＮＳＧ膜の表面を高い研磨レートで良好に平坦化することができる。ところが、ＮＳＧ膜は、可動イオンを捕獲する性質を有していないので、ＮＳＧ膜を採用した場合、可動イオンによる半導体基板１０２などの汚染を防止することができない。

図５は、従来の半導体装置の他の例を示す模式的な断面図である。
図５において、図４に示す各部に相当する部分には、それらの各部に付した参照符号と同一の参照符号を付している。
図５に示す半導体装置１２１では、半導体基板１０２上に積層される層間絶縁膜１２２が、半導体基板１０２側から順に、熱酸化膜１２３、ＨＤＰ膜１２４、ＮＳＧ膜１２５およびＰＳＧ（Phospho Silicate Glass）膜１２６を積層した４層構造を有している。

層間絶縁膜１２２の形成時には、まず、半導体基板１０２上に、熱酸化法により、熱酸化膜１２３が形成される。次いで、熱酸化膜１２３上に、ＨＤＰ−ＣＶＤ法により、酸化シリコンからなるＨＤＰ膜１２４が形成される。さらに、ＨＤＰ膜１２４上に、プラズマＣＶＤ法により、ＮＳＧ膜１２５が形成される。そして、ＣＭＰにより、ＮＳＧ膜１２５の表面が平坦化される。その後、ＮＳＧ膜１２５上に、プラズマＣＶＤ法により、ＰＳＧ膜１２６が形成される。

ＰＳＧ膜１２６の形成前にＮＳＧ膜１２５の表面が平坦化されているので、ＰＳＧ膜１２６の表面は平坦面となる。そのため、ＰＳＧ膜１２６の形成後に、ＰＳＧ膜１２６の表面を平坦化する必要がない。また、ＮＳＧ膜１２５の表面は、高い研磨レートで短時間で良好に平坦化することができる。さらに、ＰＳＧ膜１２６は、可動イオンを捕獲する性質を有しているので、可動イオンによる半導体基板１０２などの汚染を防止することができる。よって、図５に示す構造では、平坦な表面を有する層間絶縁膜１２２を短時間で形成することができ、また、可動イオンによる半導体基板１０２などの汚染に対する長期信頼性を保証することができる。

特開２００２−３５９２８３号公報

しかしながら、ＮＳＧ膜１２５上にＰＳＧ膜１２６がさらに積層されているので、層間絶縁膜１２２の全体の厚さが大きくなる。そのため、コンタクトホール１１６のアスペクト比Ｙ／Ｘ（Ｘ：コンタクトホール１１６の開口幅、Ｙ：コンタクトホール１１６の深さ）が大きくなる。その結果、コンタクトホール１１６の内面に対するバリア膜１１７のカバレッジ不良などを生じるおそれがある。

本発明の目的は、平坦な表面を有する層間絶縁膜を短時間で形成することができ、また、層間絶縁膜の厚さの増大を招くことなく、金属イオンによる半導体基板の汚染に対する長期信頼性を保証することができる、半導体装置の製造方法を提供することである。

前記の目的を達成するための請求項１に記載の半導体装置の製造方法は、半導体基板上に、高密度プラズマ化学的気相蒸着法によりシリコン酸化膜を形成する工程と、前記シリコン酸化膜の表層部にリンをドーピングすることによりゲッタリング層を形成する工程と、前記ゲッタリング層上に、化学的気相蒸着法によりＮＳＧ膜を形成する工程と、前記ＮＳＧ膜の表面を、ＣＭＰにより平坦化する工程とを含む。
ＮＳＧ膜は、ＣＭＰとの相性が良い。そのため、ＣＭＰによりＮＳＧ膜の表面を高い研磨レートで平坦化しても、ＮＳＧ膜の表面を平坦性に優れた表面とすることができる。そのため、平坦な表面を有する層間絶縁膜を短時間で形成することができる。また、ゲッタリング層が金属イオンを捕獲する性質を有しているので、ＮＳＧ膜上にＰＳＧ膜またはＢＰＳＧ膜を形成しなくても、金属イオンによる半導体基板の汚染を防止することができる。よって、層間絶縁膜の厚さの増大を招くことなく、金属イオンによる半導体基板の汚染に対する長期信頼性を保証することができる。

また、請求項２に記載のように、前記ゲッタリング層の厚さが５０ｎｍ〜１００ｎｍであるとよい。
ゲッタリング層の厚さが５０ｎｍ以上であれば、ゲッタリング層が金属イオンの良好な捕獲性能を発揮することができる。

図１は、本発明の第１実施形態に係る半導体装置の模式的な断面図である。 図２Ａは、図１に示す半導体装置の製造方法を説明するための模式的な断面図である。 図２Ｂは、図２Ａの次の工程を示す模式的な断面図である。 図２Ｃは、図２Ｂの次の工程を示す模式的な断面図である。 図２Ｄは、図２Ｃの次の工程を示す模式的な断面図である。 図２Ｅは、図２Ｄの次の工程を示す模式的な断面図である。 図３は、本発明の第２実施形態に係る半導体装置の模式的な断面図である。 図４は、従来の半導体装置の一例を示す模式的な断面図である。 図５は、従来の半導体装置の他の例を示す模式的な断面図である。

以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、本発明の第１実施形態に係る半導体装置の模式的な断面図である。
半導体装置１は、半導体基板２を備えている。半導体基板２の少なくとも表層部は、たとえば、シリコンからなる。半導体基板２の表面には、フィールド酸化膜３が選択的に形成されている。半導体基板２の表層部には、フィールド酸化膜３が形成されていないアクティブ領域において、トランジスタなどを構成するＰ型またはＮ型の不純物拡散領域が選択的に形成されている。

フィールド酸化膜３の所定部分上には、下部電極４と上部電極５との間に容量膜６を挟み込んだ構造のキャパシタ７が形成されている。
下部電極４および上部電極５は、たとえば、ポリシリコンからなる。下部電極４および上部電極５の側面には、それぞれ、サイドウォール４Ａ，５Ａが形成されている。サイドウォール４Ａ，５Ａは、たとえば、酸化シリコンからなる。下部電極４は、アクティブ領域まで延び、半導体基板２の表面にゲート絶縁膜（図示せず）を挟んで対向するゲート電極を兼ねていてもよい。

容量膜６は、たとえば、酸化シリコンまたは窒化シリコン（ＳｉＮ）からなる。
半導体基板２上には、層間絶縁膜８が積層されている。半導体基板２の表面全域およびキャパシタ７は、層間絶縁膜８により被覆されている。層間絶縁膜８は、半導体基板２側から順に、熱酸化膜９、ＨＤＰ膜１０およびＮＳＧ膜１１を積層した構造を有している。
熱酸化膜９およびＨＤＰ膜１０は、酸化シリコンからなる。ＨＤＰ膜１０の厚さは、３００〜６００ｎｍ（３０００〜６０００Å）である。ＨＤＰ膜１０の表面から厚さ５０〜１００ｎｍ（５００〜１０００Å）の表層部は、リンがドーピングされることにより、金属イオン（とくに、可動イオン）を捕獲する性質を有するゲッタリング層１２とされている。すなわち、ゲッタリング層１２は、ＨＤＰ膜１０の表層部にＰをドーピングすることにより、ＨＤＰ膜１０と一体に形成されている。

ＮＳＧ膜１１の表面は、平坦化されている。ＮＳＧ膜１１の厚さは、半導体基板２のアクティブ領域上において、たとえば、１０００〜１２００ｎｍ（１００００〜１２０００Å）である。
ＮＳＧ膜１１の表面上には、配線１３が形成されている。配線１３は、Ａｌ合金からなる主配線層１４を上下から反射防止膜１５とバリア膜１６とで挟み込んだ構造を有している。

反射防止膜１５は、たとえば、窒化チタン（ＴｉＮ）／チタン（Ｔｉ）の２層構造膜からなる。
バリア膜１６は、たとえば、チタン／窒化チタン／チタンの３層構造膜からなる。
層間絶縁膜８には、半導体基板２の表面のアクティブ領域と配線１３との間に、複数のコンタクトホール１７が厚さ方向に貫通して形成されている。各コンタクトホール１７の内面には、バリア膜１６と一体をなすバリア膜１８が被着されている。バリア膜１８の内側には、タングステンからなるコンタクトプラグ１９が埋設されている。コンタクトプラグ１９の上端は、バリア膜１６を貫通して、配線１３の主配線層１４に接続されている。

図２Ａ〜２Ｅは、図１に示す半導体装置の各製造工程における模式的な断面図である。
半導体装置１の製造工程では、まず、半導体基板２の表面に、フィールド酸化膜３が形成される。フィールド酸化膜３は、たとえば、ＬＯＣＯＳ（Local Oxidation of Silicon）法により形成することができる。次に、フィールド酸化膜３上に、キャパシタ７が形成される。キャパシタ７は、フォトリソグラフィおよびエッチングによるパターニング工程を含む公知の手法により形成することができる。

その後、図２Ａに示すように、熱酸化法により、熱酸化膜９が形成される。
次に、図２Ｂに示すように、ＨＤＰ−ＣＶＤ法により、熱酸化膜９上に、ＨＤＰ膜１０が形成される。
次いで、図２Ｃに示すように、イオン注入法により、ＨＤＰ膜１０の表層部に、リンがドーピングされる。このときの注入エネルギーは、たとえば、３０ｋｅＶである。また、ドーズ量は、たとえば、４．０Ｅ１５ｃｍ−２である。このリンのドーピングにより、ＨＤＰ膜１０の表層部がゲッタリング層１２に変わる。

その後、図２Ｄに示すように、ＣＶＤ法により、ゲッタリング層１２上に、ＮＳＧ膜１１の材料が堆積される。ゲッタリング層１２上に形成される堆積層２１の厚さは、たとえば、１５００ｎｍ（１５０００Å）である。
堆積層２１の形成後、図２Ｅに示すように、ＣＭＰにより、その堆積層２１の表面が平坦化される。ＣＭＰは、半導体基板２のアクティブ領域上における堆積層２１の厚さが所定の厚さ（たとえば、１０００〜１２００ｎｍ）になるまで続けられる。その結果、ゲッタリング層１２上に、平坦な表面を有するＮＳＧ膜１１が得られる。

そして、公知の手法により、コンタクトホール１７、バリア膜１６，１８、コンタクトプラグ１９、主配線層１４および反射防止膜１５がこの順に形成され、図１に示す半導体装置１が得られる。
以上のように、半導体装置１は、半導体基板２と、半導体基板２上に形成された層間絶縁膜８とを備えている。そして、層間絶縁膜８は、半導体基板２側から順に、ＨＤＰ膜１０、ゲッタリング層１２およびＮＳＧ膜１１が積層された構造を有している。ゲッタリング層１２は、金属イオン、とくに可動イオンを捕獲する性質を有している。

ＮＳＧ膜１１は、ＣＭＰとの相性が良い。そのため、ＣＭＰによりＮＳＧ膜１１の表面を高い研磨レートで平坦化しても、ＮＳＧ膜１１の表面を平坦性に優れた表面とすることができる。そのため、平坦な表面を有する層間絶縁膜８を短時間で形成することができる。また、ゲッタリング層１２が金属イオンを捕獲する性質を有しているので、ＮＳＧ膜１１上にＰＳＧ膜またはＢＰＳＧ膜を形成しなくても、金属イオンによる半導体基板２の汚染を防止することができる。よって、層間絶縁膜８の厚さの増大を招くことなく、金属イオンによる半導体基板２の汚染に対する長期信頼性を保証することができる。

また、ゲッタリング層１２は、ＨＤＰ膜１０の表層部にリンをドーピングすることにより、ＨＤＰ膜１０と一体に形成されている。言い換えれば、ＨＤＰ膜１０の表層部にリンがドーピングされることにより、ＨＤＰ膜１０の表層部がゲッタリング層１２とされていてもよい。
ゲッタリング層１２がＨＤＰ膜１０と一体に形成される構造では、ＨＤＰ膜１０とゲッタリング層１２とが別体に形成された構造と比較して、層間絶縁膜８の厚さを小さくすることができる。これにより、層間絶縁膜８に形成されるコンタクトホール１７のアスペクト比を小さくすることができる。

また、ゲッタリング層１２の厚さは、５０〜１００ｎｍである。ゲッタリング層１２の厚さが５０ｎｍ以上であれば、ゲッタリング層１２が金属イオンの良好な捕獲性能を発揮することができる。
図３は、本発明の第２実施形態に係る半導体装置の模式的な断面図である。
図３において、図１に示す各部に相当する部分には、それらの各部に付した参照符号と同一の参照符号を付している。そして、以下では、図３に示す構造について、図１に示す構造との相違点のみを説明し、同一の参照符号を付した各部の説明を省略する。

図３に示す半導体装置３１では、半導体基板２上に積層される層間絶縁膜３２が、半導体基板２側から順に、熱酸化膜３３、ＨＤＰ膜３４、ＰＳＧ膜３５およびＮＳＧ膜３６を積層した４層構造を有している。
熱酸化膜３３およびＨＤＰ膜３４は、酸化シリコンからなる。ＨＤＰ膜３４の厚さは、３００〜６００ｎｍ（３０００〜６０００Å）である。

ＰＳＧ膜３５の厚さは、２０〜１５０ｎｍ（２００〜１５００Å）である。ＰＳＧ膜３５には、リンが０．５〜６ｗｔ％の高濃度に含まれている。これにより、ＰＳＧ膜３５は、金属イオン（とくに、可動イオン）を捕獲する性質を有するゲッタリング層として機能する。
ＮＳＧ膜３６の表面は、平坦化されている。ＮＳＧ膜３６の厚さは、半導体基板２のアクティブ領域上において、たとえば、１０００〜１２００ｎｍ（１００００〜１２０００Å）である。

層間絶縁膜３２の形成時には、まず、半導体基板２上に、熱酸化法により、熱酸化膜３３が形成される。次いで、熱酸化膜３３上に、ＨＤＰ−ＣＶＤ法により、ＨＤＰ膜３４が形成される。さらに、ＨＤＰ膜３４上に、ＣＶＤ法により、ＰＳＧ膜３５およびＮＳＧ膜３６が順に形成される。その後、ＣＭＰにより、ＮＳＧ膜３６の表面が平坦化される。これにより、層間絶縁膜３２が得られる。

この図３に示す構造においても、図１に示す構造と同様の作用効果を奏することができる。
なお、ＰＳＧ膜３５に代えて、ＢＰＳＧ膜がＨＤＰ膜３４とＮＳＧ膜３６との間に介在されてもよい。
また、図１に示す半導体装置１および図３に示す半導体装置３１において、半導体基板２は、シリコンの単一層からなるものであってもよいし、シリコン基板上にシリコン層を積層（たとえば、エピタキシャル成長）させたものであってもよい。また、半導体基板２は、シリコン基板上に酸化シリコンからなるＢＯＸ（Buried Oxide）層およびシリコン層がこの順に積層された構造のＳＯＩ（Silicon On Insulator）基板であってもよい。さらにまた、半導体基板２は、シリコンカーバイド（ＳｉＣ）などのシリコン以外の半導体材料からなるものであってもよい。

その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。

１ 半導体装置
２ 半導体基板
８ 層間絶縁膜
９ 熱酸化膜（シリコン酸化膜）
１０ ＨＤＰ膜（シリコン酸化膜）
１１ ＮＳＧ膜
１２ ゲッタリング層
１３ 配線（金属配線）
３１ 半導体装置
３２ 層間絶縁膜
３３ 熱酸化膜（シリコン酸化膜）
３４ ＨＤＰ膜（シリコン酸化膜）
３５ ＰＳＧ膜（ゲッタリング層）
３６ ＮＳＧ膜

Claims (2)

1. 半導体基板上に、高密度プラズマ化学的気相蒸着法によりシリコン酸化膜を形成する工程と、
   前記シリコン酸化膜の表層部にリンをドーピングすることによりゲッタリング層を形成する工程と、
   前記ゲッタリング層上に、化学的気相蒸着法によりＮＳＧ（None-doped Silicate Glass）膜を形成する工程と、
   前記ＮＳＧ膜の表面を、ＣＭＰ（Chemical Mechanical Polishing）により平坦化する工程とを含む、半導体装置の製造方法。
2. 前記ゲッタリング層の厚さが、５０ｎｍ〜１００ｎｍである、請求項１に記載の半導体装置の製造方法。

Images