TWI726705B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI726705B
TWI726705B TW109114401A TW109114401A TWI726705B TW I726705 B TWI726705 B TW I726705B TW 109114401 A TW109114401 A TW 109114401A TW 109114401 A TW109114401 A TW 109114401A TW I726705 B TWI726705 B TW I726705B
Authority
TW
Taiwan
Prior art keywords
bit line
array area
dummy
semiconductor device
spacers
Prior art date
Application number
TW109114401A
Other languages
English (en)
Other versions
TW202115830A (zh
Inventor
黃則堯
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Publication of TW202115830A publication Critical patent/TW202115830A/zh
Application granted granted Critical
Publication of TWI726705B publication Critical patent/TWI726705B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1052—Formation of thin functional dielectric layers
    • H01L2221/1057—Formation of thin functional dielectric layers in via holes or trenches
    • H01L2221/1063—Sacrificial or temporary thin dielectric films in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本案揭露一種半導體裝置及其製造方法。該半導體裝置包括一基底、一第一位元線、一第二位元線、一第一虛設位元線及一第二虛設位元線。該基底包括一中央陣列區域和一邊緣陣列區域，該邊緣陣列區域圍繞該中央陣列區域。該第一位元線設置於該中央陣列區域的上方。該第二位元線設置於該中央陣列區域的上方，且該第二位元線係高出並偏移自該第一位元線。該第一虛設位元線設置於該邊緣陣列區域的上方。該第二虛設位元線設置於該第一虛設位元線的正上方。

Description

半導體裝置及其製造方法
本申請案主張2019/10/08申請之美國正式申請案第16/596,057號的優先權及益處，該美國正式申請案之內容以全文引用之方式併入本文中。
本揭露係關於一種半導體裝置及其製造方法。更具體地，本揭露係關於一種具有不同垂直高度位置之位元線的半導體裝置及一種具有不同垂直高度位置之位元線的半導體裝置之製造方法。
半導體裝置被用於各種電子設備之應用當中，例如個人電腦、手機、數位相機和其他電子設備。為滿足對計算能力不斷增長的需求，半導體裝置的尺寸不斷地縮小。然而，半導體裝置微型化的過程使其製造方面遭遇著各種問題，這些問題將影響半導體裝置最終的電特性、品質和產率。因此，在提高半導體裝置的性能、質量、良率和可靠性等方面仍然面臨挑戰。
上文之「先前技術」說明僅係提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不構成本揭露之先前技術，且上文之「先前技術」之任何說明均不應作為本案之任一部分。
本揭露之一實施例揭示一半導體裝置，該半導體裝置包括一基底、一第一位元線、一第二位元線、一第一虛設位元線及一第二虛設位元線。該基底包括一中央陣列區域和一邊緣陣列區域，該邊緣陣列區域圍繞該中央陣列區域。該第一位元線設置於該中央陣列區域的上方。該第二位元線設置於該中央陣列區域的上方，且該第二位元線係高出並偏移自該第一位元線。該第一虛設位元線設置於該邊緣陣列區域的上方。該第二虛設位元線設置於該第一虛設位元線的正上方。
在本揭露之一些實施例中，該第一位元線包括一第一位元線底部導電層和一第一位元線頂部導電層，該第一位元線底部導電層設置於該中央陣列區域的上方，該第一位元線頂部導電層設置於該第一位元線底部導電層上。
在本揭露之一些實施例中，該半導體裝置還包括一第一位元線插塞設置於該第一位元線下，其中該第一位元線插塞之下部部分埋設於該基底中。
在本揭露之一些實施例中，該半導體裝置還包括一第一位元線覆蓋層設置於該第一位元線的上方，其中該第一位元線覆蓋層由氧化矽、氮化矽、氮氧化矽、氧化氮化矽或摻雜氟的矽酸鹽所形成。
在本揭露之一些實施例中，該半導體裝置還包括複數個第一位元線間隙壁貼設於該第一位元線之側壁，其中該複數個第一位元線間隙壁由氧化矽、氮化矽、氮氧化矽或氧化氮化矽所形成。
在本揭露之一些實施例中，該半導體裝置還包括複數個字元線設置於該中央陣列區域。
在本揭露之一些實施例中，該半導體裝置還包括複數個氣隙相鄰於該第二位元線之側壁及該第二虛設位元線之側壁。
在本揭露之一些實施例中，該半導體裝置還包括複數個覆蓋用間隙壁相鄰於該第二位元線之側壁及該第二虛設位元線之側壁，其中該複數個覆蓋用間隙壁由氧化矽、氮化矽、氮氧化矽或氧化氮化矽所形成。
在本揭露之一些實施例中，該半導體裝置還包括複數個襯墊設置於該第二位元線之側壁與該複數個覆蓋用間隙壁之間以及該第二虛設位元線之側壁與該複數個覆蓋用間隙壁之間。
在本揭露之一些實施例中，該半導體裝置還包括複數個電容結構設置於該中央陣列區域和該邊緣陣列區域的上方。
在本揭露之一些實施例中，該半導體裝置還包括複數個電容插塞設置於該複數個電容結構和該基底之間。
在本揭露之一些實施例中，該半導體裝置還包括一第二位元線插塞設置於該中央陣列區域的上方，其中該第二位元線非對稱地設置於該第二位元線插塞上。
在本揭露之一些實施例中，該半導體裝置還包括一第二位元線插塞設置於該第二位元線下以及複數個犧牲用間隙壁相鄰於該第二位元線插塞之側壁，其中該複數個犧牲用間隙壁由經摻雜氧化物所形成。
在本揭露之一些實施例中，該半導體裝置還包括複數個覆蓋用間隙壁相鄰於該第二位元線之側壁、該第二虛設位元線之側壁及該第二位元線插塞之側壁。
在本揭露之一些實施例中，該半導體裝置還包括複數個襯墊設置於該第二位元線之側壁與該複數個覆蓋用間隙壁之間、該第二虛設位元線之側壁與該複數個覆蓋用間隙壁之間以及該第二位元線插塞之側壁與該複數個覆蓋用間隙壁之間。
在本揭露之一些實施例中，該複數個字元線包含複數個字元線絕緣層內凹地設置於該中央陣列區域、複數個字元線電極設置於該複數個字元線絕緣層上以及複數個字元線覆蓋層設置於該複數個字元線電極上。
在本揭露之一些實施例中，該複數個電容結構包括複數個電容底部電極內凹地設置於該基底的上方、一電容絕緣層設置於該複數個電容底部電極上和一電容頂部電極設置於該電容絕緣層上。
本揭示之另一實施例揭示一種半導體裝置的製造方法，該半導體裝置的製造方法包括提供一基底、同時地形成一第一位元線和一第一虛設位元線及同時地形成一第二位元線和一第二虛設位元線。該基底包括一中央陣列區域和一邊緣陣列區域，該邊緣陣列區域圍繞該中央陣列區域。該第一位元線位於該中央陣列區域的上方，該第一虛設位元線位於該邊緣陣列區域的上方。該第二位元線位於該中央陣列區域的上方，該第二虛設位元線位於該邊緣陣列區域的上方。該第二位元線係高出並偏移自該第一位元線，而該第二虛設位元線係設置於該第一虛設位元線的正上方。
在本揭露之一些實施例中，該半導體裝置之製造方法還包括形成複數個氣隙相鄰於該第二位元線之側壁及該第二虛設位元線之側壁。
在本揭露之一些實施例中，該半導體裝置之製造方法還包括形成複數個電容結構於該中央陣列區域中。
由於本揭露之半導體裝置的設計，該第一位元線和該第二位元線之間的距離將增加，因此，源自於相鄰之位元線間的寄生電容所誘發之電阻電容延遲效應將被減緩。
上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。
本揭露之以下說明伴隨併入且組成說明書之一部分的圖式，說明本揭露之實施例，然而本揭露並不受限於該實施例。此外，以下的實施例可適當整合以下實施例以完成另一實施例。
「一實施例」、「實施例」、「例示實施例」、「其他實施例」、「另一實施例」等係指本揭露所描述之實施例可包含特定特徵、結構或是特性，然而並非每一實施例必須包含該特定特徵、結構或是特性。再者，重複使用「在實施例中」一語並非必須指相同實施例，然而可為相同實施例。
為了使得本揭露可被完全理解，以下說明提供詳細的步驟與結構。顯然，本揭露的實施不會限制該技藝中的技術人士已知的特定細節。此外，已知的結構與步驟不再詳述，以免不必要地限制本揭露。本揭露的較佳實施例詳述如下。然而，除了詳細說明之外，本揭露亦可廣泛實施於其他實施例中。本揭露的範圍不限於詳細說明的內容，而是由申請專利範圍定義。
在本揭露中，半導體裝置通常是指可以通過利用半導體特性來起作用的裝置。如電光裝置、發光顯示裝置、半導體電路和電子裝置都將包括在半導體裝置之類別中。更具體地，本揭露之實施例中之半導體裝置係為動態隨機存取記憶體。
在本揭露之說明書的描述中，上方對應於Z軸之箭頭方向，下方則對應Z軸之箭頭的相反方向。
圖1為示意圖，以剖面圖例示本揭露於一實施例中之半導體裝置。圖2為示意圖，以俯視圖例示本揭露於一實施例中之半導體裝置。
參照圖1和圖2，在所示的實施例中，該半導體裝置包括一基底101、一隔離層103、複數個字元線111、複數個摻雜區域119、複數個電容插塞125、一第一位元線插塞201、一第一位元線203、一第一位元線覆蓋層209、一第一位元線間隙壁211、一第一虛設位元線301、一第一虛設覆蓋層307、一第一虛設位元線間隙壁309、一第二位元線插塞401、一第二位元線403、一第二虛設位元線501、複數個氣隙601、複數個覆蓋用間隙壁603、複數個襯墊605、複數個電容結構701、一緩衝層801和複數個絕緣層。
參照圖1和圖2，在所示的實施例中，該基底101係由例如矽(silicon)、鍺(germanium)、矽鍺(silicon germanium)、矽碳(silicon carbon)、矽鍺碳(silicon germanium carbon)、鎵(gallium)、砷化鎵(gallium arsenic)、砷化銦(indium arsenic)、磷化銦(indium phosphorus)和所有其他IV-IV族、III-V族或II-VI族半導體材料等所形成。該基底101包括一中央陣列區域10、一邊緣陣列區域20和一外圍區域30。該邊緣陣列區域20圍繞該中央陣列區域10。該外圍區域105圍繞該邊緣陣列區域20。
參照圖1和圖1，在所示的實施例中，該隔離層103設置於該基底101之上部部分，該隔離層103由一絕緣材料所形成。該絕緣材料例如氧化矽(silicon oxide)、氮化矽(silicon nitride)、氮氧化矽(silicon oxynitride)、氧化氮化矽(silicon nitride oxide)或摻雜氟的矽酸鹽(fluoride-doped silicate)。該隔離層103限定出一第一主動區域105、一第二主動區域107和一虛設區域109。該第一主動區域105和該第二主動區域107皆位於該中央陣列區域10，且彼此間相鄰。該虛設區域109位於該邊緣陣列區域20，且該虛設區域109和該第二主動區域107相鄰。或者，在所示的另一實施例中，該虛設區域109和該第二主動區域107彼此間隔開。
在本揭露中，氮氧化矽係指一包含矽、氮及氧之物質，其中氧的比例大於氮的比例。氧化氮化矽係指一包含矽、氮及氧之物質，其中氮的比例大於氧的比例。
參照圖1和圖2，在所示的實施例中，該複數個字元線111設置於該基底101的上部部分，且該複數個字元線111分別對應地位於該第一主動區域105和該第二主動區域107。更具體地，該複數個字元線111中之一第一相鄰對(first adjacent apir)係位於該第一主動區域105；該複數個字元線111中之一第二相鄰對係位於該第二主動區域107。該複數個字元線111包括複數個字元線絕緣層113、複數個字元線電極115和複數個字元線覆蓋層117。
參照圖1和圖2，在所示的實施例中，該複數個字元線絕緣層113內凹地設置於該基底101的上部部分，且該複數個字元線絕緣層113分別對應地位於該第一主動區域105和該第二主動區域107。該複數個字元線絕緣層113由一絕緣材料所形成，且該絕緣材料之介電常數約當4.0或大於4.0，(若未另外說明，本揭露之說明書中所提及的介電常數皆係相對於真空而言)。該絕緣材料係為氧化鉿(hafnium oxide)、氧化鋯(zirconium oxide)、氧化鋁(aluminum oxide)、氧化鈦(titanium oxide)、氧化鑭(lanthanum oxide)、鈦酸鍶(strontium titanate)、鋁酸鑭(lanthanum aluminate,)、氧化釔(yttrium oxide)、三氧化鎵（III）(gallium (III) trioxide)、氧化鎵釓(gadolinium gallium oxide)、鈦酸鋯鉛(lead zirconium titanate)、鈦酸鍶鋇(barium strontium titanate)或其混合物。或者，在另一實施例中所示，該絕緣材料為氧化矽、氮化矽、氮氧化矽、氧化氮化矽或其類似物。該複數個字元線絕緣層113之厚度介於約0.5奈米與約10奈米之間。
參照圖1和圖2，在所示的實施例中，該複數個字元線電極115分別對應地設置於該複數個字元線絕緣層113上。該複數個字元線電極115由一導電材料所形成，該導電材料係為多晶矽(polysilicon)、矽鍺、金屬、金屬合金、金屬矽化物(metal silicide)、金屬氮化物(metal nitride)、金屬碳化物(metal carbide)或包括前述材料的組合之多層結構(multilayers)。當各字元線電極115係為多層結構時，層與層之間可設置擴散障壁層(圖中未示出)，擴散障壁層係為氮化鈦或氮化鉭。金屬係為鋁、銅、鎢或鈷。金屬矽化物係為鎳矽化物(nickel silicide)、鉑矽化物(platinum silicide)、鈦矽化物(titanium silicide)、鉬矽化物(molybdenum silicide)、鈷矽化物(cobalt silicide)、鉭矽化物(tantalum silicide)、鎢矽化物(tungsten silicide)或其類似物。該複數個字元線電極115之厚度介於約50奈米與約500奈米之間。
參照圖1和圖2，在所示的實施例中，該複數個字元線覆蓋層117分別對應地設置於該複數個字元線電極115之上。該複數個字元線覆蓋層117之頂面係和該基底101之頂面等高。該複數個字元線覆蓋層117由一絕緣材料所形成。該絕緣材料例如氧化矽、氮化矽、氮氧化矽、氧化氮化矽、摻雜氟的矽酸鹽或其類似物。
參照圖1和圖2，在所示的實施例中，該複數個摻雜區域119設置於該基底101中，且該複數個摻雜區域119分別對應地位於該第一主動區域105和該第二主動區域107。更具體地，該複數個摻雜區域119分別設置於該複數個字元線111與該隔離層103之間、於該複數個字元線111中之該第一相鄰對之間及於該複數個字元線111中之該第二相鄰對之間。該複數個摻雜區域119係以一摻質(dopant)摻雜，該摻質係為磷(phosphorus)、砷(arsenic)或銻(antimony)。設置於該複數個字元線111中之該第一相鄰對之間的摻雜區域119係視為一第一共同摻雜區域121。設置於該複數個字元線111中之該第二相鄰對之間的摻雜區域119係視為一第二共同摻雜區域123。
參照圖1和圖2，在所示的實施例中，該緩衝層801設置於該基底101上。該緩衝層801係由一堆疊層(stacked layer)或一單層(single layer)所形成，該堆疊層或該單層包括氧化矽、氮化矽、氮氧化矽、氧化氮化矽、摻雜氟的矽酸鹽或其類似物。
參照圖1和圖2，在所示的實施例中，該複數個絕緣層設置於該緩衝層801上。該複數個絕緣層係由氮化矽、氧化矽、氮氧化矽、可流動氧化物(flowable oxide)、東燃矽氮烷(tonen silazen)、未摻雜矽酸鹽玻璃(undoped silica glass)、硼矽酸鹽玻璃(borosilica glass)、磷矽酸鹽玻璃(phosphosilica glass)、硼磷矽酸鹽玻璃(borophosphosilica glas)、電漿加強型四乙基正矽酸鹽(plasma enhanced tetra-ethyl orthosilicate)、氟矽酸鹽玻璃(fluoride silicate glass)、碳摻雜氧化矽(carbon doped silicon oxide)、乾凝膠(xerogel)、氣凝膠(aerogel)、無定形氟化碳(amorphous fluorinated carbon)、有機矽酸鹽玻璃(organo silicate glass)、聚對二甲苯 (parylene)、雙苯並環丁烯(bis-benzocyclobutenes)、聚醯亞胺(polyimide)、孔洞聚合材料(porous polymeric material)或其組合所形成，但並不以此為限。該複數個絕緣層係由多層堆疊而成，由下至上分別為一第一絕緣層803、一第二絕緣層805、一第三絕緣層807和一第四絕緣層809。
參照圖1和圖2，在所示的實施例中，該第一位元線插塞201位於該第一主動區域105中，且該第一位元線插塞201設置於該基底101和該緩衝層801中。更具體地，該第一位元線插塞201之下部部分埋設於該第一共同摻雜區域121之上部部分。該第一位元線插塞201之上部部分設置於該緩衝層801中。該第一位元線插塞201之頂面係和該緩衝層801之頂面等高。該第一位元線插塞201係由經摻雜多晶矽、金屬或金屬矽化物所形成。該第一位元線插塞201係和該第一共同摻雜區域121電連接。
參照圖1和圖2，在所示的實施例中，該第一位元線203設置於該第一絕緣層803中，且該第一位元線203設置於該第一位元線插塞201上。該第一位元線203包括一第一位元線底部導電層205和一第一位元線頂部導電層207。該第一位元線底部導電層205設置於該第一位元線插塞201上並和該第一位元線插塞201電連接。該第一位元線底部導電層205由經摻雜多晶矽所形成。該第一位元線頂部導電層207設置於該第一位元線底部導電層205上並和該第一位元線底部導電層205電連接。該第一位元線頂部導電層207由銅、鎳、鈷、鋁或鎢所形成。該第一位元線覆蓋層209設置於該第一位元線頂部導電層207上並位於該第一絕緣層803中。該第一位元線覆蓋層209由氧化矽或氮化矽所形成。
參照圖1和圖2，在所示的實施例中，該第一位元線間隙壁211設置於該第一絕緣層803、第一絕緣層803和該基底101中。更具體地，該第一位元線間隙壁211貼設於該第一位元線覆蓋層209之側壁、該第一位元線頂部導電層207之側壁及該第一位元線底部導電層205之側壁。意即，該第一位元線覆蓋層209之側壁、該第一位元線頂部導電層207之側壁和該第一位元線底部導電層205之側壁係與該第一絕緣層803彼此間係間隔開；以及該第一位元線插塞201之側壁與該緩衝層801彼此間係間隔開。該第一位元線間隙壁211之底部部分(bottom portion)埋設於該第一共同摻雜區域121之上部部分。該第一位元線間隙壁211設置於該複數個字元線111中之第一相鄰對的字元線絕緣層113及字元線覆蓋層117上。該第一位元線間隙壁211由氧化矽、氮化矽、氮氧化矽或氧化氮化矽所形成。或者，在所示的另一實施例中，該第一位元線間隙壁211之底部部分埋設於該第一共同摻雜區域121，且該第一位元線間隙壁211和該該複數個字元線111中之第一相鄰對彼此間係間隔開。
參照圖1和圖2，在所示的實施例中，該第一虛設位元線301位於該虛設區域109，且設置於該第一絕緣層803中。換言之，該第一虛設位元線301位於該邊緣陣列區域20。該第一虛設位元線301設置於該緩衝層801上。更具體地，該第一虛設位元線301包括一第一虛設底部導電層303和一第一虛設頂部導電層305。該第一虛設底部導電層303設置於該緩衝層801上。該第一虛設底部導電層303和該第一位元線底部導電層205由相同材料所形成，但並不以此為限。該第一虛設頂部導電層305設置於該第一虛設底部導電層303上並和該第一虛設底部導電層303電連接。該第一虛設頂部導電層305和該第一位元線頂部導電層207由相同材料所形成，但並不以此為限。
參照圖1和圖2，在所示的實施例中，該第一虛設覆蓋層307設置於該第一虛設頂部導電層305上，且位於該第一絕緣層803中。該第一虛設覆蓋層307和該第一位元線覆蓋層209由相同材料所形成，但並不以此為限。該第一虛設位元線間隙壁309設置於該第一絕緣層803中，且該第一虛設位元線間隙壁309貼設於該第一虛設覆蓋層307之側壁、該第一虛設頂部導電層305之側壁及該第一虛設底部導電層303之側壁。該第一虛設位元線間隙壁309之底部直接和該緩衝層801之頂面相接觸。該第一虛設位元線間隙壁309之底部的垂直高度位置(vertical level)係高於該第一位元線間隙壁211之底部的垂直高度位置。換言之，該第一虛設位元線間隙壁309之底部係高出於且偏移自該第一位元線間隙壁211之底部。
參照圖1和圖2，在所示的實施例中，該第二位元線插塞401位於該第二主動區域107中，且第二位元線插塞401設置於該緩衝層801和該第一絕緣層803中。更具體地，該第二位元線插塞401設置於該第二共同摻雜區域123上，且與該第二共同摻雜區域123電連接。該第二位元線插塞401之底部的寬度小於該第二位元線插塞401之頂面的寬度。換言之，該第二位元線插塞401之剖面由頂面至底部逐漸變窄。該第二位元線插塞401由一導電材料所形成，該導電材料係為經摻雜多晶矽、金屬、金屬氮化物或金屬矽化物。
參照圖1和圖2，在所示的實施例中，該第二位元線403設置於該第二絕緣層805中，且該第二位元線403設置於該第二位元線插塞401上。該第二位元線403之垂直高度位置係高於該第一位元線203之垂直高度位置。更具體地，該第二位元線403之垂直高度位置係高於該第一位元線頂部導電層207之垂直高度位置。換言之，該第二位元線403係高出於且偏移自該第一位元線203，或者，更具體地，該第二位元線403係高出於且偏移自該第一位元線頂部導電層207。設置於不同垂直高度位置之第二位元線403與第一位元線203使得兩者間之距離相較於當兩者設置於同一垂直高度位置時兩者間之距離來得更長。此外，該第二位元線403係非對稱地設置於該第二位元線插塞401上。舉例而言，僅該第二位元線403之左半部設置於該第二位元線插塞401上。將該第二位元線403非對稱地設置於該第二位元線插塞401將使得該第二位元線403更遠離設置於其左側之半導體元件(例如該第二虛設位元線501)，因此，位於該第二位元線403左側之半導體元件對該第二位元線403的影響將會降低。該第二位元線403由如鎢、鋁、銅、鎳或鈷等之導電材料所形成。該第二位元線403和於該第二位元線插塞401電連接。
參照圖1和圖2，在所示的實施例中，該第二虛設位元線501位於該虛設區域109，且設置於該第二絕緣層805中。該第二虛設位元線501設置於該第一虛設位元線301的正上方。該第二虛設位元線501之垂直高度位置和該第二位元線403之垂直高度位置相同。該第二虛設位元線501和該第二位元線403係由相同材料所形成，但並不以此為限。
參照圖1和圖2，在所示的實施例中，該複數個覆蓋用間隙壁603分別對應地相鄰於該第二位元線403之側壁及該第二虛設位元線501之側壁。該複數個覆蓋用間隙壁603由氧化矽、氮化矽、氮氧化矽或氧化氮化矽所形成。
參照圖1和圖2，在所示的實施例中，該複數個氣隙601分別對應地相鄰於該第二位元線403之側壁及該第二虛設位元線501之側壁。更具體地，該複數個氣隙601分別對應地相鄰於該複數個覆蓋用間隙壁603之側壁。該複數個氣隙601係由該複數個覆蓋用間隙壁603、該第三絕緣層807、該第二絕緣層805和該第一絕緣層803所圍繞出來的空間。由於該複數個氣隙601中係充滿空氣(air)，因此該複數個氣隙601之介電常數將顯著地低於一般僅由氧化矽所形成之絕緣層，因此，該複數個氣隙601能夠顯著地降低該第二位元線403和該第二虛設位元線501間之寄生電容(parasitic capacitance)。意即，該複數個氣隙601能夠顯著地緩和該第二位元線403和該第二虛設位元線501間電流訊號之干擾。
參照圖1和圖2，在所示的實施例中，該複數個襯墊605貼設於該第二位元線403之側壁、該第二位元線403之底部、該第二虛設位元線501之側壁及該第二虛設位元線501之底部。換言之，該複數個襯墊605係分別對應地設置於該第二位元線403和該複數個覆蓋用間隙壁603之間、該第二虛設位元線501和該複數個覆蓋用間隙壁603之間、該第二位元線403和該第二位元線插塞401之間、該第二位元線403和該第一絕緣層803之間、該第二虛設位元線501和該第一絕緣層803之間。該複數個襯墊605由鈦、氮化鈦(titanium nitride)、鈦矽氮化物(titanium silicon nitride)、鉭(tantalum)、氮化鉭(tantalum nitride)、氮化鉭矽(tantalum silicon nitride)或其組合所形成。該複數個襯墊605將分別對應地提升前述元件間之黏合(adhesion)。
參照圖1和圖2，在所示的實施例中，該複數個電容插塞125位於該第一主動區域105和該第二主動區域107中。該複數個電容插塞125穿設該第三絕緣層807、該第二絕緣層805、該第一絕緣層803及該緩衝層801。該複數個電容插塞125分別對應地和除了該第一共同摻雜區域121及該第二共同摻雜區域123以外之陣列摻雜區域109電連接。該複數個電容插塞125由經摻雜多晶矽、鈦、氮化鈦、鉭、氮化鉭、鎢、銅、鋁或鋁合金所形成。
參照圖1和圖2，在所示的實施例中，該複數個電容結構701位於該第一主動區域105和該第二主動區域107中。該複數個電容結構701設置於該第四絕緣層809中，且該複數個電容結構701分別對應地設置於該複數個電容插塞125上。該複數個電容結構701和該複數個電容插塞125電連接。該複數個電容結構701包括複數個電容底部電極703、一電容絕緣層705和一電容頂部電極707。
參照圖1和圖2，在所示的實施例中，該複數個電容底部電極703位於該第一主動區域105和該第二主動區域107中，該複數個電容底部電極703內凹地設置於該第四絕緣層809中。該複數個電容底部電極703之底部分別對應地和該複數個電容插塞125之頂面相接觸。該複數個電容底部電極703由經摻雜多晶矽、金屬或金屬矽化物所形成。該電容絕緣層705設置於該複數個電容底部電極703上並覆蓋該第四絕緣層809之頂面。該電容絕緣層705係為一包括絕緣材料之單層所形成，且該絕緣材料之介電常數約當4.0或大於4.0。該電容絕緣層705之厚度介於約1埃(angstrom)和約100埃之間。或者，在另一實施例中所示，該電容絕緣層705係由一堆疊層所形成，該堆疊層係由氧化矽、氮化矽和氧化矽所構成。該電容頂部電極707設置於該電容絕緣層705上。該電容頂部電極707由經摻雜多晶矽或金屬所形成。
圖3和圖4為示意圖，以剖面圖例示本揭露於一些實施例中之半導體裝置。
參照圖3，在所示的另一實施例中，該複數個字元線111、該複數個電容插塞125及該複數個電容結構701亦位於該虛設區域109。換言之，該複數個字元線111、該複數個電容插塞125及該複數個電容結構701亦位於該邊緣陣列區域20。該第二虛設位元線501未和該複數個字元線111、該複數個電容插塞125或該複數個電容結構701電連接。
參照圖4，該第二位元線403係對稱地設置於該第二位元線插塞401上。該複數個覆蓋用間隙壁603係相鄰於該第二位元線插塞401之側壁。該複數個襯墊605係設置於該第二位元線插塞401與相鄰於該第二位元線插塞401之側壁的覆蓋用間隙壁603之間。複數個犧牲用間隙壁607係相鄰於和該第二位元線插塞401之側壁相鄰之覆蓋用間隙壁603。換言之，該複數個犧牲用間隙壁607係設置於該第一絕緣層803與和該第二位元線插塞401之側壁相鄰之覆蓋用間隙壁603之間。該複數個犧牲用間隙壁607由經摻雜氧化物(doped oxide)所形成，該經摻雜的氧化物為硼矽酸鹽玻璃、磷矽酸鹽玻璃、硼磷矽酸鹽玻璃、氟矽酸鹽玻璃、碳摻雜氧化矽或其類似物。或者，在另一實施例中所示，該複數個犧牲用間隙壁607由熱分解聚合物(thermal decomposable polymer)或熱降解聚合物所形成(thermal degradable polymer)。當熱分解聚合物或熱降解聚合物曝露於一高於其分解溫度(decomposition temperature)或降解溫度(degradation temperature)之溫度時，熱分解聚合物或熱降解聚合物將分解或降解成氣態。
圖5為示意圖，以流程圖例示本揭露於一實施例中之半導體裝置的製造方法40。圖6至圖28為示意圖，以剖面圖例示本揭露於一實施例中半導體裝置的製造方法之流程。
參照圖2、圖5和圖6，於步驟S11，在所示的實施例中，提供一基底101。該基底101包括一中央陣列區域10、一邊緣陣列區域20和一外圍區域30。該邊緣陣列區域20圍繞該中央陣列區域10。該外圍區域105圍繞該邊緣陣列區域20。該隔離層103形成於該基底101中，並限定出一第一主動區域105、一第二主動區域107和一虛設區域109。該第一主動區域105和該第二主動區域107皆位於該中央陣列區域10，且彼此間相鄰。該虛設區域109位於該邊緣陣列區域20，且該虛設區域109和該第二主動區域107相鄰。
參照圖5和圖6，該複數個字元線111形成於該基底101中，且該複數個字元線111位於該第一主動區域105和該第二主動區域107。複數個字元線絕緣層113內凹地形成於該基底101中。複數個字元線電極115分別對應地形成於該複數個字元線絕緣層113上。複數個字元線覆蓋層117分別對應地形成於該複數個字元線電極115上。該複數個字元線絕緣層113、該複數個字元線電極115和該複數個字元線覆蓋層117共同構成該複數個字元線111。更具體地，該複數個字元線111中之一第一相鄰對係位於該第一主動區域105；該複數個字元線111中之一第二相鄰對係位於該第二主動區域107。
參照圖5和圖6，複數個摻雜區域119係經一植入製程以一摻質摻雜而形成於該基底101中，該複數個摻雜區域119位於該第一主動區域105和該第二主動區域107，該摻質係為磷、砷或銻。更具體地，該複數個摻雜區域119形成於該複數個字元線111與該隔離層103之間、於該複數個字元線111中之第一相鄰對之間及於該複數個字元線111中之第二相鄰對之間。形成於該複數個字元線111中之第一相鄰對之間的摻雜區域119係視為一第一共同摻雜區域121。形成於該複數個字元線111中之第二相鄰對之間的摻雜區域119係視為一第二共同摻雜區域123。
參照圖5和圖7至圖9，於步驟S13，在所示的實施例中，形成一第一位元線插塞201於該基底101之中央陣列區域10。參照圖7，經由一沉積製程形成一緩衝層801於該基底101之上。參照圖8，執行一微影製程於該第一主動區域105內之緩衝層801上以定義將形成該第一位元線插塞201的位置。於該微影製程後，執行一蝕刻製程以形成一第一位元線插塞開口213，該第一位元線插塞開口213係穿透該緩衝層801和該基底101之上部部分，該蝕刻製程係為非等向性乾式蝕刻。
參照圖9，經一沉積製程將一導電材料沉積入該第一位元線插塞開口213，該導電材料係為經摻雜多晶矽、金属或金屬矽化物。於該沉積製程後，執行一平坦化製程，例如化學機械研磨，以將多餘的填料移除，並為後續製程提供平坦的表面，且同時形成該第一位元線插塞201。需要注意的是，該第一位元線插塞201於此階段係完全填滿該第一位元線插塞開口213。
參照圖5和圖10至12，於步驟S15，在所示的實施例中，形成一第一位元線203和一第一位元線覆蓋層209於該第一位元線插塞201之上方；同時地，形成一第一虛設位元線301和一第一虛設覆蓋層307於該邊緣陣列區域20。參照圖10，藉由一系列的沉積製程以依序地沉積一底部導電層215、一頂部導電層217、一覆蓋層219和一遮罩層221於該緩衝層801上。該底部導電層215由經摻雜多晶矽所形成。該頂部導電層217由銅、鎳、鈷、鋁或鎢所形成。該覆蓋層219由氧化矽或氮化矽所形成。該遮罩層221係為一光阻劑層。執行一微影製程將該遮罩層221圖形化以分別定義將形成該第一位元線203的位置於該第一主動區域105及將形成該第一虛設位元線301的位置於該虛設區域109。
參照圖11，於該微影製程後，執行一第一蝕刻製程以將該覆蓋層219蝕刻形成該第一位元線覆蓋層209和該第一虛設覆蓋層307，該第一蝕刻製程係為非等向性乾式蝕刻，且係以該遮罩層221為遮罩。參照圖12，執行一第二蝕刻製程，該蝕刻製程係為非等向性乾式蝕刻且以該第一位元線覆蓋層209和該第一虛設覆蓋層307為遮罩。在蝕刻製程過程中，多數的頂部導電層217和多數的底部導電層215將被移除，僅位於該第一位元線覆蓋層209之下和該第一虛設覆蓋層307之下的部分頂部導電層217和底部導電層215能保留，而保留之頂部導電層217將分別形成該第一位元線頂部導電層207和該第一虛設頂部導電層305。而保留之底部導電層215將分別形成該第一位元線底部導電層205和該第一虛設底部導電層303。該第一位元線底部導電層205和該第一位元線頂部導電層207共同構成該第一位元線203。該第一虛設底部導電層303和該第一虛設頂部導電層305共同構成該第一虛設位元線301。此外，部分曝露之第一位元線插塞201將於第二蝕刻製程中被移除，換言之，該第一位元線插塞201之寬度於第二蝕刻製程後將會減少。因此，該第一位元線203係和該第一位元線插塞開口213之側壁彼此間將隔開。
參照圖5和圖13，於步驟S17，在所示的實施例中，形成第一位元線間隙壁211於該中央陣列區域10且形成第一虛設位元線間隙壁309於該邊緣陣列區域20。一間隙壁層(spacer layer)經一沉積製程沉積於該緩衝層801之上方以覆蓋該第一虛設覆蓋層307、該第一虛設位元線301、該第一位元線覆蓋層209和該第一位元線203，並填滿該第一位元線插塞開口213。在該沉積製程後，執行一蝕刻製程直至該第一位元線覆蓋層209及該第一虛設覆蓋層307之頂面暴露出來，與此同時，該第一位元線間隙壁211和該第一虛設位元線間隙壁309將同時形成，該蝕刻製程係為非等向性乾式蝕刻。
參照圖5和圖14至圖22，於步驟S19，在所示的實施例中，形成一高出且偏移自該第一位元線203之第二位元線403及形成一第二虛設位元線501於該邊緣陣列區域20。參照圖14，形成一第一絕緣層803於該緩衝層801上，且該第一絕緣層803係覆蓋該第一虛設覆蓋層307、該第一虛設位元線間隙壁309、該第一位元線間隙壁211和該第一位元線覆蓋層209。執行一平坦化製程，例如化學機械研磨，以將多餘的填料移除，並為後續製程提供平坦的表面。
參照圖15，形成一第二位元線插塞401穿過該第一絕緣層803和該緩衝層801，該第二位元線插塞401係位於該第二主動區域107。執行一微影製程以定義將形成該第二位元線插塞401的位置。於該微影製程後，執行一蝕刻製程以形成一第二位元線插塞開口，該第二位元線插塞開口係穿透該第一絕緣層803和該緩衝層801，該蝕刻製程係為非等向性乾式蝕刻。該第二共同摻雜區域123之頂面將經由該第二位元線插塞開口而暴露。經一金屬化製程將一導電材料沉積入該第二位元線插塞開口，該導電材料係為經摻雜多晶矽、金属或金屬矽化物。於該金屬化製程後，執行一平坦化製程，例如化學機械研磨，以將多餘的填料移除，並為後續製程提供平坦的表面，且同時形成該第二位元線插塞401。
參照圖16，藉由一沉積製程形成一第二絕緣層805於該第一絕緣層803上。執行一微影製程，其透過圖形化該第二絕緣層805以定義將形成該第二位元線403的位置和將形成該第二虛設位元線501的位置。於該微影製程後，執行一蝕刻製程以形成複數個第二位元線溝渠405於該第二絕緣層805中，該複數個第二位元線溝渠405係位於該第二主動區域107和該虛設區域109，該蝕刻製程係為非等向性乾式蝕刻。位於該第二主動區域107之第二位元線溝渠405使得該第二位元線插塞401的頂面暴露。位於該虛設區域109之第二位元線溝渠405係位於該第一虛設覆蓋層307的正上方。
參照圖17，經一沉積製程形成一犧牲用間隙壁層609(sacrificial spacer layer)於該複數個第二位元線溝渠405中並覆蓋該第二絕緣層805之頂面。參照圖18，執行一蝕刻製程以移除形成於該第二絕緣層805之頂面與該複數個第二位元線溝渠405之底部的犧牲用間隙壁層609，與此同時，該複數個犧牲用間隙壁607將形成並係貼附該複數個第二位元線溝渠405之側壁，該蝕刻製程係為非等向性乾式蝕刻。
參照圖19，經一沉積製程形成一覆蓋用間隙壁層611(covering layer)以覆蓋該第二絕緣層805之頂面、該複數個犧牲用間隙壁607之側壁及該複數個第二位元線溝渠405之底部。參照圖20，執行一蝕刻製程以移除形成於該第二絕緣層805之頂面與該複數個第二位元線溝渠405之底部的覆蓋用間隙壁層611，與此同時，該複數個覆蓋用間隙壁603將形成並係貼附該複數個犧牲用間隙壁607之側壁，該蝕刻製程係為非等向性乾式蝕刻。該複數個犧牲用間隙壁607由一相對於該第二絕緣層805與該複數個覆蓋用間隙壁603具有蝕刻選擇性(etching selectivity)之材料所形成。更具體地，在所示的實施例中，該複數個犧牲用間隙壁607由經摻雜氧化物所形成，該經摻雜的氧化物為硼矽酸鹽玻璃、磷矽酸鹽玻璃、硼磷矽酸鹽玻璃、氟矽酸鹽玻璃、碳摻雜氧化矽或其類似物。該複數個覆蓋用間隙壁603和該第二絕緣層805由氮化矽或無摻雜氧化物(undoped oxide)所形成。或者，在另一實施例中所示，該複數個犧牲用間隙壁607由熱分解聚合物或熱降解聚合物所形成。
參照圖21，經一沉積製程形成一襯墊層613(liner layer)以覆蓋該第二絕緣層805之頂面、該複數個覆蓋用間隙壁603之側壁及該複數個第二位元線溝渠405之底部。該襯墊層613由鈦、氮化鈦、鈦矽氮化物、鉭、氮化鉭、氮化鉭矽或其組合所形成。參照圖22，藉由一金屬化製程將一導電材料填入該複數個第二位元線溝渠405，該導電材料係為經摻雜多晶矽、金属、金屬氮化物或金屬矽化物。於該金屬化製程後，執行一平坦化製程，例如化學機械研磨，以將多餘的填料移除，並為後續製程提供平坦的表面，且同時形成該第二位元線403和該第二虛設位元線501。
參照圖5、圖23和圖24，於步驟S21，在所示的實施例中，形成複數個氣隙601相鄰於該第二位元線403之側壁及該第二虛設位元線501之側壁。參照圖23，執行一平坦化製程，例如化學機械研磨，以減少該第二絕緣層805之厚度，並移除部分之襯墊層613、部分之覆蓋用間隙壁603及部分之犧牲用間隙壁607。於該平坦化製程後，該襯墊層613係形成複數個襯墊605，該複數個襯墊605係相鄰於該第二位元線403之側壁及底部與該第二虛設位元線501之側壁及底部。於該平坦化製程後，該複數個犧牲用間隙壁607之頂面將暴露。
參照圖24，該複數個犧牲用間隙壁607將被移除並藉此形成該複數個氣隙601。更具體地，在所示的實施例中，引入氟化氫蒸氣(vapor hydrogen fluoride)用以蝕刻該複數個犧牲用間隙壁607，氟化氫蒸氣對於由經摻雜氧化物所形成之複數個犧牲用間隙壁607具有較高的蝕刻速率(etching rate)，因此，該複數個犧牲用間隙壁607將被移除，而由氮化矽所形成之覆蓋用間隙壁603將會保留。該複數個覆蓋用間隙壁603係用於避免該第二虛設位元線501於後續製程步驟(如熱處理)中流入該複數個氣隙601。或者，在另一實施例中所示，當該複數個犧牲用間隙壁607由熱分解聚合物或熱降解聚合物所形成時，執行一加熱製程以移除該複數個犧牲用間隙壁607。該加熱製程的溫度介於約300攝氏度至約450攝氏度。較佳地，該加熱製程的溫度介於約350攝氏度至約420攝氏度。
參照圖1、圖5和圖25至圖28，於步驟S23，在所示的實施例中，形成複數個電容結構701於該中央陣列區域10。參照圖25，藉由一沉積製程形成一第三絕緣層807於該第二絕緣層805上。需要注意的是，形成該第三絕緣層807後，該複數個氣隙601並未被填滿。執行一微影製程以定義將形成該複數個電容插塞125的位置。於該微影製程後，執行一蝕刻製程以形成複數個電容插塞開口，該複數個電容插塞開口係穿透該第三絕緣層807、該第二絕緣層805、該第一絕緣層803和該緩衝層801，該蝕刻製程係為非等向性乾式蝕刻。一些摻雜區域119經由該複數個電容插塞開口而暴露。沉積一導電材料於該複數個電容插塞開口，該導電材料係為經摻雜多晶矽、鈦、氮化鈦、鉭、氮化鉭、鎢、銅、鋁或鋁合金。執行一平坦化製程，例如化學機械研磨，以將多餘的填料移除，並為後續製程提供平坦的表面，且同時形成該複數個電容插塞125，該複數個電容插塞125係位於該第一主動區域105和該第二主動區域107。
參照圖26，藉由一沉積製程形成一第四絕緣層809於該第三絕緣層807上。執行一微影製程以定義將形成該複數個電容結構701的位置。於該微影製程後，執行一蝕刻製程以形成複數個電容結構溝渠709於該第四絕緣層809中，該蝕刻製程係為非等向性乾式蝕刻。該複數個電容插塞125之頂面係經由該複數個電容結構溝渠709而暴露。
參照圖27，複數個電容底部電極703係形成於該複數個電容結構溝渠709中。參照圖28，一電容絕緣層705係形成於該複數個電容底部電極703上且位於該複數個電容結構溝渠709中。參照回圖1，一電容頂部電極707係形成於該電容絕緣層705上且填滿該複數個電容結構溝渠709中。該複數個電容底部電極703、該電容絕緣層705和該電容頂部電極707共同構成位於該中央陣列區域10之該複數個電容結構701。
圖29至圖41為示意圖，以剖面圖例示本揭露於另一實施例中半導體裝置的製造方法之部分流程。
參照圖29，形成一第一絕緣層803於該緩衝層801上。該第二絕緣層805係形成於該第一絕緣層803上。執行一第一微影製程於該第二絕緣層805上以定義將形成該第二位元線403的位置和將形成該第二虛設位元線501的位置。於該第一微影製程後，執行一第一蝕刻製程以形成複數個第二位元線溝渠405於該第二絕緣層805，該蝕刻製程係為非等向性乾式蝕刻。參照圖30，執行一第二微影製程於該第一絕緣層803上以定義將形成該第二位元線插塞401的位置。於該第二微影製程後，執行一第二蝕刻製程以形成一第二位元線插塞開口407，該第二位元線插塞開口407係穿透該第一絕緣層803和該緩衝層801，該蝕刻製程係為非等向性乾式蝕刻。
參照圖31，該犧牲用間隙壁層609係形成於該第一絕緣層803之頂面且形成於該複數個第二位元線溝渠405和該第二位元線插塞開口407中。參照圖32，執行一蝕刻製程以移除形成於該第二絕緣層805之頂面、該複數個第二位元線溝渠405之底部與該第二位元線插塞開口407之底部的犧牲用間隙壁層609，與此同時，該複數個犧牲用間隙壁607將形成並係貼附於該複數個第二位元線溝渠405之側壁及該第二位元線插塞開口407之側壁，該蝕刻製程係為非等向性乾式蝕刻。需要注意的是，對照圖18，該複數個犧牲用間隙壁607亦位於即將形成該第二位元線插塞401之第二位元線插塞開口407中。
參照圖33，經一沉積製程形成一覆蓋用間隙壁層611以覆蓋該第二絕緣層805之頂面、該複數個犧牲用間隙壁607之側壁、該複數個第二位元線溝渠405之底部及該第二位元線插塞開口407之底部。參照圖34，執行一蝕刻製程以移除形成於該第二絕緣層805之頂面、該複數個第二位元線溝渠405之底部與該第二位元線插塞開口407之底部的覆蓋用間隙壁層611，與此同時，該複數個覆蓋用間隙壁603將形成並係貼附該複數個犧牲用間隙壁607之側壁，該蝕刻製程係為非等向性乾式蝕刻。
參照圖35，經一沉積製程形成一襯墊層613以覆蓋該第二絕緣層805之頂面、該複數個第二位元線溝渠405之底部、該第二位元線插塞開口407之底部及該複數個覆蓋用間隙壁603之側壁。需要注意的是，對照圖21，該襯墊層613亦形成於第二位元線插塞開口407中，並係形成於該複數個覆蓋用間隙壁603上。參照圖36，藉由一金屬化製程將一導電材料沉積入該複數個第二位元線溝渠405和該第二位元線插塞開口407，該導電材料係為經摻雜多晶矽、金属、金屬氮化物或金屬矽化物。於該金屬化製程後，執行一平坦化製程，例如化學機械研磨，以將多餘的填料移除，並為後續製程提供平坦的表面，且同時形成該第二位元線插塞401、該第二位元線403和該第二虛設位元線501。參照圖4和圖37至圖41，形成該複數個氣隙601、該複數個電容插塞125、該複數個電容結構701的流程類似於圖。24至圖28。
本揭露之一實施例提供一半導體裝置，其源自於相鄰之位元線間的寄生電容所誘發之電阻電容延遲效應(resistive-capacitive delay)將被減緩。該半導體裝置包括一基底、一第一位元線、一第二位元線、一第一虛設位元線及一第二虛設位元線。該基底包括一中央陣列區域和一邊緣陣列區域，該邊緣陣列區域圍繞該中央陣列區域。該第一位元線設置於該中央陣列區域的上方。該第二位元線設置於該中央陣列區域的上方，且該第二位元線係高出並偏移自該第一位元線。該第一虛設位元線設置於該邊緣陣列區域的上方。該第二虛設位元線設置於該第一虛設位元線的正上方。
本揭露之一實施例提供一半導體裝置的製造方法，所製造之半導體裝置源自於相鄰之位元線間的寄生電容所誘發之電阻電容延遲效應將被減緩。該半導體裝置的製造方法包括提供一基底、同時地形成一第一位元線和一第一虛設位元線及同時地形成一第二位元線和一第二虛設位元線。該基底包括一中央陣列區域和一邊緣陣列區域，該邊緣陣列區域圍繞該中央陣列區域。該第一位元線位於該中央陣列區域的上方，該第一虛設位元線位於該邊緣陣列區域的上方。該第二位元線位於該中央陣列區域的上方，該第二虛設位元線位於該邊緣陣列區域的上方。該第二位元線係高出並偏移自該第一位元線，而該第二虛設位元線係設置於該第一虛設位元線的正上方。
由於本揭露之半導體裝置的設計，該第一位元線和該第二位元線之間的距離將增加，因此，源自於相鄰之位元線間的寄生電容所誘發之電阻電容延遲效應將被減緩。
雖然已詳述本揭露及其優點，然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所定義之本揭露的精神與範圍。例如，可用不同的方法實施上述的許多製程，並且以其他製程或其組合替代上述的許多製程。
再者，本申請案的範圍並不受限於說明書中所述之製程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質上相同結果之現存或是未來發展之製程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等製程、機械、製造、物質組成物、手段、方法、或步驟係包含於本申請案之申請專利範圍內。
10:中央陣列區域 20:邊緣陣列區域 30:外圍區域 40:方法 101:基底 103:隔離層 105:第一主動區域 107:第二主動區域 109:虛設區域 111:字元線 113:字元線絕緣層 115:字元線電極 117:字元線覆蓋層 119:摻雜區域 121:第一共同摻雜區域 123:第二共同摻雜區域 125:電容插塞 201:第一位元線插塞 203:第一位元線 205:第一位元線底部導電層 207:第一位元線頂部導電層 209:第一位元線覆蓋層 211:第一位元線間隙壁 213:第一位元線插塞開口 215:底部導電層 217:頂部導電層 219:覆蓋層 221:遮罩層 301:第一虛設位元線 303:第一虛設底部導電層 305:第一虛設頂部導電層 307:第一虛設覆蓋層 309:第一虛設位元線間隙壁 401:第二位元線插塞 403:第二位元線 405:第二位元線溝渠 407:第二位元線插塞開口 501:第二虛設位元線 601:氣隙 603:覆蓋用間隙壁 605:襯墊 607:犧牲用間隙壁 609:犧牲用間隙壁層 611:覆蓋用間隙壁層 613:襯墊層 701:電容結構 703:電容底部電極 705:電容絕緣層 707:電容頂部電極 709:電容結構溝渠 801:緩衝層 803:第一絕緣層 805:第二絕緣層 807:第三絕緣層 809:第四絕緣層
參閱實施方式與申請專利範圍合併考量圖式時，可得以更全面了解本申請案之揭示內容，圖式中相同的元件符號係指相同的元件。 圖1為示意圖，以剖面圖例示本揭露於一實施例中之半導體裝置。 圖2為示意圖，以俯視圖例示本揭露於一實施例中之半導體裝置。 圖3和圖4為示意圖，以剖面圖例示本揭露於一些實施例中之半導體裝置。 圖5為示意圖，以流程圖例示本揭露於一實施例中之半導體裝置的製造方法。 圖6至圖28為示意圖，以剖面圖例示本揭露於一實施例中半導體裝置的製造方法之流程。 圖29至圖41為示意圖，以剖面圖例示本揭露於另一實施例中半導體裝置的製造方法之部分流程。
10:中央陣列區域 20:邊緣陣列區域 30:外圍區域 40:方法 101:基底 103:隔離層 105:第一主動區域 107:第二主動區域 109:虛設區域 111:字元線 113:字元線絕緣層 115:字元線電極 117:字元線覆蓋層 119:摻雜區域 121:第一共同摻雜區域 123:第二共同摻雜區域 125:電容插塞 201:第一位元線插塞 203:第一位元線 205:第一位元線底部導電層 207:第一位元線頂部導電層 209:第一位元線覆蓋層 211:第一位元線間隙壁 213:第一位元線插塞開口 215:底部導電層 217:頂部導電層 219:覆蓋層 221:遮罩層 301:第一虛設位元線 303:第一虛設底部導電層 305:第一虛設頂部導電層 307:第一虛設覆蓋層 309:第一虛設位元線間隙壁 401:第二位元線插塞 403:第二位元線 405:第二位元線溝渠 407:第二位元線插塞開口 501:第二虛設位元線 601:氣隙 603:覆蓋用間隙壁 605:襯墊 607:犧牲用間隙壁 609:犧牲用間隙壁層 611:覆蓋用間隙壁層 613:襯墊層 701:電容結構 703:電容底部電極 705:電容絕緣層 707:電容頂部電極 709:電容結構溝渠 801:緩衝層 803:第一絕緣層 805:第二絕緣層 807:第三絕緣層 809:第四絕緣層

Claims (18)

  1. 一種半導體裝置，包括：一基底，其包括一中央陣列區域和一邊緣陣列區域，該邊緣陣列區域圍繞該中央陣列區域；一第一位元線，設置於該中央陣列區域的上方；一第一位元線插塞，設置於該第一位元線下，其中該第一位元線插塞之下部部分埋設於該基底中；一第二位元線，設置於該中央陣列區域的上方，且該第二位元線係高出並偏移自該第一位元線；一第二位元線插塞，設置於該中央陣列區域的上方，其中該第二位元線非對稱地設置於該第二位元線插塞上；一第一虛設位元線，設置於該邊緣陣列區域的上方；及一第二虛設位元線，設置於該第一虛設位元線的正上方。
  2. 如請求項1所述之半導體裝置，其中該第一位元線包括一第一位元線底部導電層和一第一位元線頂部導電層，該第一位元線底部導電層設置於該中央陣列區域的上方，該第一位元線頂部導電層設置於該第一位元線底部導電層上。
  3. 如請求項1所述之半導體裝置，還包括一第一位元線覆蓋層設置於該第一位元線的上方，其中該第一位元線覆蓋層由氧化矽、氮化矽、氮氧化矽、氧化氮化矽或摻雜氟的矽酸鹽所形成。
  4. 如請求項3所述之半導體裝置，還包括複數個第一位元線間隙壁貼設於該第一位元線之側壁，其中該複數個第一位元線間隙壁由氧化矽、氮化矽、氮氧化矽或氧化氮化矽所形成。
  5. 如請求項4所述之半導體裝置，還包括複數個字元線設置於該中央陣列區域。
  6. 如請求項4所述之半導體裝置，還包括複數個氣隙相鄰於該第二位元線之側壁及該第二虛設位元線之側壁。
  7. 如請求項6所述之半導體裝置，還包括複數個覆蓋用間隙壁相鄰於該第二位元線之側壁及該第二虛設位元線之側壁，其中該複數個覆蓋用間隙壁由氧化矽、氮化矽、氮氧化矽或氧化氮化矽所形成。
  8. 如請求項7所述之半導體裝置，還包括複數個襯墊設置於該第二位元線之側壁與該複數個覆蓋用間隙壁之間以及該第二虛設位元線之側壁與該複數個覆蓋用間隙壁之間。
  9. 如請求項8所述之半導體裝置，還包括複數個電容結構設置於該中央陣列區域和該邊緣陣列區域的上方。
  10. 如請求項9所述之半導體裝置，還包括複數個電容插塞設置於該複數 個電容結構與該基底之間。
  11. 如請求項6所述之半導體裝置，還包括一第二位元線插塞設置於該第二位元線下以及複數個犧牲用間隙壁相鄰於該第二位元線插塞之側壁，其中該複數個犧牲用間隙壁由經摻雜氧化物所形成。
  12. 如請求項11所述之半導體裝置，還包括複數個覆蓋用間隙壁相鄰於該第二位元線之側壁、該第二虛設位元線之側壁及該第二位元線插塞之側壁。
  13. 如請求項12所述之半導體裝置，還包括複數個襯墊設置於該第二位元線之側壁與該複數個覆蓋用間隙壁之間、該第二虛設位元線之側壁與該複數個覆蓋用間隙壁之間以及該第二位元線插塞之側壁與該複數個覆蓋用間隙壁之間。
  14. 如請求項5所述之半導體裝置，其中該複數個字元線包含複數個字元線絕緣層內凹地設置於該中央陣列區域、複數個字元線電極設置於該複數個字元線絕緣層上以及複數個字元線覆蓋層設置於該複數個字元線電極上。
  15. 如請求項9所述之半導體裝置，其中該複數個電容結構包括複數個電容底部電極內凹地設置於該基底的上方、一電容絕緣層設置於該複數個電容底部電極上和一電容頂部電極設置於該電容絕緣層上。
  16. 一種半導體裝置之製造方法，包括：提供一基底，該基底包括一中央陣列區域和一邊緣陣列區域，該邊緣陣列區域圍繞該中央陣列區域；形成一第一位元線插塞，其中該第一位元線插塞之下部部分埋設於該基底中；同時地形成一第一位元線和一第一虛設位元線，該第一位元線位於該中央陣列區域的上方，該第一虛設位元線位於該邊緣陣列區域的上方，及，其中該第一位元線插塞設置於該第一位元線下方；形成一第二位元線插塞，設置於該中央陣列區域的上方；及同時地形成一第二位元線和一第二虛設位元線，該第二位元線位於該中央陣列區域的上方，該第二虛設位元線位於該邊緣陣列區域的上方，及，其中該第二位元線非對稱地設置於該第二位元線插塞上；其中該第二位元線係高出並偏移自該第一位元線，而該第二虛設位元線係位於該第一虛設位元線的正上方。
  17. 如請求項16所述的半導體裝置之製造方法，還包括形成複數個氣隙相鄰於該第二位元線之側壁及該第二虛設位元線之側壁。
  18. 如請求項17所述的半導體裝置之製造方法，還包括形成複數個電容結構於該中央陣列區域中。
TW109114401A 2019-10-08 2020-04-29 半導體裝置及其製造方法 TWI726705B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/596,057 2019-10-08
US16/596,057 US11264323B2 (en) 2019-10-08 2019-10-08 Semiconductor device and method for fabricating the same

Publications (2)

Publication Number Publication Date
TW202115830A TW202115830A (zh) 2021-04-16
TWI726705B true TWI726705B (zh) 2021-05-01

Family

ID=75274983

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109114401A TWI726705B (zh) 2019-10-08 2020-04-29 半導體裝置及其製造方法

Country Status (3)

Country Link
US (2) US11264323B2 (zh)
CN (1) CN112635464B (zh)
TW (1) TWI726705B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113658909B (zh) * 2021-08-12 2023-10-27 长鑫存储技术有限公司 半导体结构的制作方法及半导体结构
US11785757B2 (en) 2021-11-17 2023-10-10 Nanya Technology Corporation Method for preparing memory array with contact enhancement sidewall spacers
TWI825556B (zh) * 2021-11-17 2023-12-11 南亞科技股份有限公司 具有接觸增強側壁間隙子的記憶體陣列結構
KR20230116361A (ko) * 2022-01-28 2023-08-04 삼성전자주식회사 반도체 소자
TWI825868B (zh) * 2022-05-26 2023-12-11 南亞科技股份有限公司 具有可程式化特徵的半導體元件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5461003A (en) * 1994-05-27 1995-10-24 Texas Instruments Incorporated Multilevel interconnect structure with air gaps formed between metal leads
US5918120A (en) * 1998-07-24 1999-06-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating capacitor-over-bit line (COB) dynamic random access memory (DRAM) using tungsten landing plug contacts and Ti/TiN bit lines
US6500706B1 (en) * 2001-03-19 2002-12-31 Taiwan Semiconductor Manufacturing Company Bit-line interconnection scheme for eliminating coupling noise in stack DRAM cell with capacitor under bit-line (CUB) in stand-alone or embedded DRAM
US20090290401A1 (en) * 2008-05-21 2009-11-26 International Business Machines Corporation Placement and optimization of process dummy cells

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000174225A (ja) * 1998-12-01 2000-06-23 Hitachi Ltd 半導体集積回路装置およびその製造方法
KR100720261B1 (ko) * 2006-01-26 2007-05-23 주식회사 하이닉스반도체 반도체 소자 및 그의 제조 방법
US20110042722A1 (en) * 2009-08-21 2011-02-24 Nanya Technology Corp. Integrated circuit structure and memory array
TWI396261B (zh) * 2009-11-11 2013-05-11 Inotera Memories Inc 堆疊式隨機動態存取記憶體之低寄生電容位元線之製造方法
JP2012084738A (ja) * 2010-10-13 2012-04-26 Elpida Memory Inc 半導体装置及びその製造方法、並びにデータ処理システム
KR101933044B1 (ko) * 2012-03-30 2018-12-28 삼성전자주식회사 반도체 장치 및 이의 제조 방법
JP5916524B2 (ja) * 2012-06-07 2016-05-11 ルネサスエレクトロニクス株式会社 半導体装置
US9620519B2 (en) * 2015-03-04 2017-04-11 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device having word line hookup region with dummy word lines

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5461003A (en) * 1994-05-27 1995-10-24 Texas Instruments Incorporated Multilevel interconnect structure with air gaps formed between metal leads
US5918120A (en) * 1998-07-24 1999-06-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating capacitor-over-bit line (COB) dynamic random access memory (DRAM) using tungsten landing plug contacts and Ti/TiN bit lines
US6500706B1 (en) * 2001-03-19 2002-12-31 Taiwan Semiconductor Manufacturing Company Bit-line interconnection scheme for eliminating coupling noise in stack DRAM cell with capacitor under bit-line (CUB) in stand-alone or embedded DRAM
US20090290401A1 (en) * 2008-05-21 2009-11-26 International Business Machines Corporation Placement and optimization of process dummy cells

Also Published As

Publication number Publication date
TW202115830A (zh) 2021-04-16
US11562958B2 (en) 2023-01-24
US11264323B2 (en) 2022-03-01
US20220059448A1 (en) 2022-02-24
CN112635464A (zh) 2021-04-09
CN112635464B (zh) 2024-03-19
US20210104458A1 (en) 2021-04-08

Similar Documents

Publication Publication Date Title
TWI726705B (zh) 半導體裝置及其製造方法
TWI726738B (zh) 半導體元件及其製備方法
TWI726717B (zh) 半導體元件及其製備方法
TWI757139B (zh) 具有降低電容耦合之氣隙的半導體記憶體元件及其製備方法
TWI770499B (zh) 半導體元件及其製備方法
TWI726609B (zh) 半導體元件及其製造方法
TW202114151A (zh) 半導體元件及其製造方法
TWI732543B (zh) 半導體元件及其製備方法
TWI726692B (zh) 半導體裝置及其製造方法
TWI741602B (zh) 半導體裝置及其製造方法
CN113140502A (zh) 半导体器件及其形成方法
TWI741579B (zh) 半導體裝置之製造方法
CN112447723B (zh) 半导体装置及其制造方法
TWI786396B (zh) 半導體裝置及其製造方法
CN110729232B (zh) 半导体器件、其制作方法及电子设备
TW202115857A (zh) 半導體元件及其製備方法