TWI741579B - 半導體裝置之製造方法 - Google Patents

半導體裝置之製造方法 Download PDF

Info

Publication number
TWI741579B
TWI741579B TW109114403A TW109114403A TWI741579B TW I741579 B TWI741579 B TW I741579B TW 109114403 A TW109114403 A TW 109114403A TW 109114403 A TW109114403 A TW 109114403A TW I741579 B TWI741579 B TW I741579B
Authority
TW
Taiwan
Prior art keywords
layer
character line
oxide
word line
character
Prior art date
Application number
TW109114403A
Other languages
English (en)
Other versions
TW202111920A (zh
Inventor
黃則堯
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Publication of TW202111920A publication Critical patent/TW202111920A/zh
Application granted granted Critical
Publication of TWI741579B publication Critical patent/TWI741579B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

本案揭露一種半導體裝置及其製造方法。該半導體裝置包括一具有一第一晶格常數之基底、一第一字元線設置於該基底和複數個應力區域相鄰設置於該第一字元線之側壁的下部部分。該複數個應力區域具有一第二晶格常數，且該第二晶格常數和該基底之第一晶格常數不同。

Description

半導體裝置之製造方法
本申請案主張2019/09/05申請之美國正式申請案第16/561,489號的優先權及益處，該美國正式申請案之內容以全文引用之方式併入本文中。
本揭露係關於一種半導體裝置及其製造方法。更具體地，一種具有應力區域的半導體裝置以及一種具有應力區域的半導體裝置的製造方法。
半導體裝置被用於各種電子設備之應用當中，例如個人電腦、手機、數位相機和其他電子設備。為滿足對計算能力不斷增長的需求，半導體裝置的尺寸不斷地縮小。然而，半導體裝置微型化的過程使其製造方面遭遇著各種問題，這些問題將影響半導體裝置最終的電特性、品質和產率。因此，在提高半導體裝置的性能、品質、產率和可靠性等方面仍然面臨挑戰。
上文之「先前技術」說明僅係提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不構成本揭露之先前技術，且上文之「先前技術」之任何說明均不應作為本案之任一部分。
本揭露之一實施例提供一種半導體裝置，包括一具有一第一晶格常數之基底、一第一字元線設置於該基底和複數個應力區域相鄰設置於該第一字元線之側壁的下部部分。該複數個應力區域具有一第二晶格常數，且該第二晶格常數和該基底之第一晶格常數不同。
在本揭露之一些實施例中，該複數個應力區域之底部低於該第一字元線之底部。
在本揭露之一些實施例中，該第一字元線包括一第一字元線溝渠、一第一字元線絕緣層、一第一字元線電極和一第一字元線覆蓋層，該第一字元線溝渠設置於該基底中，該第一字元線絕緣層覆蓋該第一字元線溝渠之內表面，該第一字元線電極設置於該第一字元線絕緣層之上並位於該第一字元線溝渠中，該第一字元線覆蓋層設置於該第一字元線電極之上並位於該第一字元線溝渠中，該複數個應力區域分別對應地貼設於該第一字元線絕緣層之側壁的下部部分。
在本揭露之一些實施例中，該複數個應力區域之底部低於該第一字元線之底部約0.5奈米至約500奈米。
在本揭露之一些實施例中，該第一字元線覆蓋層由一包括絕緣材料之單層結構所形成，且絕緣材料之介電常數約當4.0或大於4.0。
在本揭露之一些實施例中，該第一字元線覆蓋層由一堆疊層所形成，該堆疊層包括一底部覆蓋層和一頂部覆蓋層，該底部覆蓋層設置於該第一字元線電極之上，該頂部覆蓋層設置於該底部覆蓋層之上，該底部覆蓋層由氧化鉿、氧化鋯、氧化鋁、氧化鈦、氧化鑭、鈦酸鍶、鋁酸鑭、氧化釔、三氧化鎵(III)、氧化鎵釓、鈦酸鋯鉛、鈦酸鍶鋇或其混合物所形成，該頂部覆蓋層由氧化矽、氮化矽、氮氧化矽、氧化氮化矽或摻 雜氟的矽酸鹽所形成。
在本揭露之一些實施例中，該第一字元線覆蓋層之側壁直接和該第一字元線絕緣層之內表面的上部部分相接觸。
在本揭露之一些實施例中，該第一字元線覆蓋層之側壁直接和該第一字元線溝渠之內表面的上部部分相接觸。
在本揭露之一些實施例中，該第一字元線溝渠之底部是平坦的。
在本揭露之一些實施例中，該半導體裝置還包括一位元線設置於該基底之上。
在本揭露之一些實施例中，該半導體裝置還包括一位元線設置於該基底之上，其中該位元線包括一位元線開口、一位元線接觸插塞、一位元線底部電極、一位元線頂部電極、一位元線遮罩和複數個位元線間隙壁，該位元線開口設置於該基底中，該位元線接觸插塞設置於該位元線開口中，該位元線接觸插塞之側壁和該位元線開口之側壁彼此間隔開，該位元線底部電極設置於該位元線接觸插塞之上，該位元線頂部電極設置於該位元線底部電極之上，該位元線遮罩設置於該位元線頂部電極之上，該複數個位元線間隙壁分別對應地覆蓋該位元線遮罩之側壁、該位元線頂部電極之側壁、該位元線底部電極之側壁和該位元線接觸插塞之側壁。
本揭露之另一實施例提供一種半導體裝置之製造方法，包括：提供一具有一第一晶格常數之基底、形成一第一字元線設置於該基底和形成複數個應力區域相鄰設置於該第一字元線之側壁的下部部分。該複數個應力區域具有一第二晶格常數，且該第二晶格常數和該基底之第一晶 格常數不同。
在本揭露之一些實施例中，該複數個應力區域之底部低於該第一字元線之底部。
在本揭露之一些實施例中，該第一字元線包括一第一字元線溝渠、一第一字元線絕緣層、一第一字元線電極和一第一字元線覆蓋層，該第一字元線溝渠設置於該基底中，該第一字元線絕緣層覆蓋該第一字元線溝渠之內表面，該第一字元線電極設置於該第一字元線絕緣層之上並位於該第一字元線溝渠中，該第一字元線覆蓋層設置於該第一字元線電極之上並位於該第一字元線溝渠中，該複數個應力區域分別對應地貼設於該第一字元線絕緣層之側壁的下部部分。
在本揭露之一些實施例中，形成該第一字元線於該基底中並形成該複數個應力區域相鄰於該第一字元線之側壁的下部部分之步驟包括：形成一第一字元線溝渠於該基底中、形成一覆蓋層覆蓋該第一字元線溝渠之內表面的上部部分、形成一底部遮罩層於該第一字元線溝渠之底部上、形成複數個側凹空間向外延伸地於該第一字元線溝渠之內表面的下部部分、形成該複數個應力區域於該複數個側凹空間中、移除該覆蓋層和該底部遮罩層、形成一第一字元線絕緣層覆蓋該第一字元線溝渠之內表面、形成一第一字元線電極於該第一字元線絕緣層之上並位於該第一字元線溝渠中，以及形成一第一字元線覆蓋層於該第一字元線電極之上並位於該第一字元線溝渠中。該第一字元線溝渠、該第一字元線絕緣層、該第一字元線電極和該第一字元線覆蓋層共同構成該第一字元線。
在本揭露之一些實施例中，該第一字元線覆蓋層由一包括絕緣材料之單層結構所形成，且絕緣材料之介電常數約當4.0或大於4.0。
在本揭露之一些實施例中，該第一字元線覆蓋層由一堆疊層所形成，該堆疊層包括一底部覆蓋層和一頂部覆蓋層，該底部覆蓋層設置於該第一字元線電極之上，該頂部覆蓋層設置於該底部覆蓋層之上，該底部覆蓋層由氧化鉿、氧化鋯、氧化鋁、氧化鈦、氧化鑭、鈦酸鍶、鋁酸鑭、氧化釔、三氧化鎵(III)、氧化鎵釓、鈦酸鋯鉛、鈦酸鍶鋇或其混合物所形成，該頂部覆蓋層由氧化矽、氮化矽、氮氧化矽、氧化氮化矽或摻雜氟的矽酸鹽所形成。
在本揭露之一些實施例中，該第一字元線覆蓋層之側壁直接和該第一字元線絕緣層之內表面的上部部分相接觸。
在本揭露之一些實施例中，該第一字元線覆蓋層之側壁直接和該第一字元線溝渠之內表面的上部部分相接觸。
在本揭露之一些實施例中，該第一字元線溝渠之底部是平坦的。
由於本揭露之半導體裝置的設計，應力區域的第二晶格常數將不同於基底的第一晶格常數，因此，半導體器件的載流子遷移率將會提高；相應地，半導體裝置的性能將會提升。
上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。
101:基底
103:隔離層
105:主動區域
107:第一絕緣膜
109:第二絕緣膜
111:導電插塞
113:開口
115:第三絕緣膜
117:第一遮罩層
119:第二遮罩層
121:覆蓋層
123:底部遮罩層
125:底部摻雜區域
201:摻雜區域
203:第一摻雜區域
205:第二摻雜區域
207:第三摻雜區域
209:重摻雜區域
211:第一重摻雜區域
213:第二重摻雜區域
215:第三重摻雜區域
301:第一字元線
303:第二字元線
305:第一字元線溝渠
307:第一字元線絕緣層
309:第一字元線電極
311:第一字元線覆蓋層
313:底部覆蓋層
315:頂部覆蓋層
317:第二字元線溝渠
319:第二字元線絕緣層
321:第二字元線電極
323:第二字元線覆蓋層
401:應力區域
403:側凹空間
501:位元線
503:位元線開口
505:位元線接觸插塞
507:位元線底部電極
509:位元線頂部電極
511:位元線遮罩
513:位元線間隙壁
515:底部位元線層
517:頂部位元線層
519:位元線覆蓋層
601:電容結構
603:電容開口
605:電容底部電極
607:電容絕緣層
609:電容頂部電極
參閱實施方式與申請專利範圍合併考量圖式時，可得以更全面瞭解本申請案之揭示內容，圖式中相同的元件符號係指相同的元件。
圖1為示意圖，以剖面圖例示本揭露於一實施例中之半導體裝置。
圖2至圖6為示意圖，以剖面圖例示本揭露於一些實施例中之半導體裝置。
圖7為示意圖，以流程圖例示本揭露於一實施例中之半導體裝置的製造方法。
圖8至圖14為示意圖，以剖面圖例示本揭露於一實施例中半導體裝置的製造方法之部分流程。
圖15為示意圖，以剖面圖例示本揭露於另一實施例中半導體裝置之另一製造方法的部分流程。
圖16至圖33為示意圖，以剖面圖例示本揭露於一實施例中半導體裝置的製造方法之部分流程。
本揭露之以下說明伴隨併入且組成說明書之一部分的圖式，說明本揭露之實施例，然而本揭露並不受限於該實施例。此外，以下的實施例可適當整合以下實施例以完成另一實施例。
「一實施例」、「實施例」、「例示實施例」、「其他實施例」、「另一實施例」等係指本揭露所描述之實施例可包含特定特徵、結構或是特性，然而並非每一實施例必須包含該特定特徵、結構或是特性。再者，重複使用「在實施例中」一語並非必須指相同實施例，然而可為相同實施例。
為了使得本揭露可被完全理解，以下說明提供詳細的步驟與結構。顯然，本揭露的實施不會限制該技藝中的技術人士已知的特定細節。此外，已知的結構與步驟不再詳述，以免不必要地限制本揭露。本揭露的較佳實施例詳述如下。然而，除了詳細說明之外，本揭露亦可廣泛實施於其他實施例中。本揭露的範圍不限於詳細說明的內容，而是由申請專利範圍定義。
在本揭露中，半導體裝置通常是指可以通過利用半導體特性來起作用的裝置。如電光裝置、發光顯示裝置、半導體電路和電子裝置都將包括在半導體裝置之類別中。更具體地，本揭露之實施例中之半導體裝置係為動態隨機存取記憶體。
在本揭露之說明書的描述中，上方對應於Z軸之箭頭方向，下方則對應Z軸之箭頭的相反方向。
圖1為示意圖，以剖面圖例示本揭露於一實施例中之半導體裝置。
參照圖1，該半導體裝置包括一基底101、一隔離層103、一主動區域105、一第一絕緣膜107、一第二絕緣膜109、複數個導電插塞111、一摻雜區域201、複數個字元線、複數個應力區域401、一位元線501以及複數個電容結構601。
參照圖1，在所示的實施例中，該基底101係由例如矽、鍺、矽鍺(silicon germanium)、矽碳(silicon carbon)、矽鍺碳(silicon germanium carbon)、鎵、砷化鎵(gallium arsenic)、砷化銦(indium arsenic)、磷化銦(indium phosphorus)和所有其他IV-IV族、III-V族或II-VI族半導體材料等所形成。該基底101係具有一第一晶格常數及晶向 <100>。或者，在另一實施例中所示，該基底將包括一有機半導體(organic semiconductor)或一層狀堆疊的半導體(layered semiconductor)，例如矽/矽鍺、絕緣層上覆矽(silicon-on-insulator)或絕緣層上覆矽鍺(silicon germanium-on-insulator)。當該基底101由絕緣層上覆矽所形成，該基底101將包括一頂部半導體層、一底部半導體層及一掩埋絕緣層，該底部半導體層由矽所形成，該掩埋絕緣層係將該頂部半導體層和該底部半導體層分開。該掩埋絕緣層係包括例如結晶氧化物或非晶氧化物、氮化物或其任何組合。
參照圖1，該隔離層103係設置於該基底101中(剖面圖中僅出示兩個)，並限定出該主動區域105於該基底101中。該隔離層103係由一絕緣材料所形成。該絕緣材料例如氧化矽、氮化矽、氮氧化矽、氧化氮化矽或摻雜氟的矽酸鹽(fluoride-doped silicate)。在本揭露中，氮氧化矽係指一包含矽、氮及氧之物質，其中氧的比例大於氮的比例。氧化氮化矽係指一包含矽、氮及氧之物質，其中氮的比例大於氧的比例。
參照圖1，在所示的實施例中，該摻雜區域201係設置於該主動區域105中並位於該基底101之上部部分。該摻雜區域201係以一摻質(dopant)摻雜，該摻雜區域201之摻質濃度(dopant concentration)介於約1E17 atoms/cm^3和約1E19 atoms/cm^3之間。該摻質係為磷、砷或銻。或者，在另一實施例中所示，該摻質係為硼。
參照圖1，在所示的實施例中，該複數個字元線係設置於該基底101之該主動區域105中。該複數個字元線係包括一第一字元線301和一第二字元線303。該第一字元線301係和該第二字元線303彼此間係分離設置，並將該摻雜區域201劃分為一第一摻雜區域203、一第二摻雜區 域205和一第三摻雜區域207。該第一摻雜區域203係設置於該第一字元線301和該第二字元線303之間。該第二摻雜區域205係設置於該隔離層103和該第一字元線301之間，該第二摻雜區域205係相對於該第一摻雜區域203，且其間插入該第一字元線301。該第三摻雜區域207係設置於該第二字元線303和該隔離層103之間。該第三摻雜區域207係相對於該第一摻雜區域203，且其間插入該第二字元線303。
參照圖1，在所示的實施例中，該第一字元線301包括一第一字元線溝渠305、一第一字元線絕緣層307、一第一字元線電極309和一第一字元線覆蓋層311。該第一字元線溝渠305係設置於該基底101中，且設置於該第一摻雜區域203和該第二摻雜區域205之間。該第一字元線溝渠305之底部是平坦的。該第一字元線溝渠305之底部略低於該摻雜區域201之底部，換言之，該第一字元線溝渠305之底部略低於該第一摻雜區域203之底部或該第二摻雜區域205之底部。更具體地，該第一字元線溝渠305之底部低於該摻雜區域201之底部約0.1奈米至約50奈米。
參照圖1，在所示的實施例中，該第一字元線絕緣層307係覆蓋該第一字元線溝渠305之內表面，該第一字元線絕緣層307係由一絕緣材料所形成，且該絕緣材料之介電常數約當4.0或大於4.0(若未另外說明，本揭露之說明書中所提及的介電常數皆係相對於真空而言)。該絕緣材料係為氧化鉿(hafnium oxide)、氧化鋯(zirconium oxide)、氧化鋁(aluminum oxide)、氧化鈦(titanium oxide)、氧化鑭(lanthanum oxide)、鈦酸鍶(strontium titanate)、鋁酸鑭(lanthanum aluminate)、氧化釔(yttrium oxide)、三氧化鎵(III)(gallium(III)trioxide)、氧化鎵釓(gadolinium gallium oxide)、鈦酸鋯鉛(lead zirconium titanate)、鈦酸鍶 鋇(barium strontium titanate)或其混合物。該第一字元線絕緣層307之厚度係約0.5奈米和約10奈米之間。或者，在另一實施例中所示，該絕緣材料係為氧化矽、氮化矽、氮氧化矽、氧化氮化矽或其類似物。
參照圖1，在所示的實施例中，該第一字元線電極309係設置於該第一字元線絕緣層307之上並位於該第一字元線溝渠305中。該第一字元線電極309係由一導電材料所形成，該導電材料係為多晶矽(polysilicon)、矽鍺(silicon germanium)、金屬、金屬合金、金屬矽化物(metal silicide)、金屬氮化物(metal nitride)、金屬碳化物(metal carbide)或包括前述材料的組合之多層結構(multilayers)。當該第一字元線電極309係為多層結構時，層與層之間係設置擴散障壁層(diffusion barrier layer)(圖中未示出)，擴散障壁層係為氮化鈦或氮化鉭。金屬係為鋁、銅、鎢或鈷。金屬矽化物係為鎳矽化物(nickel silicide)、鉑矽化物(platinum silicide)、鈦矽化物(titanium silicide)、鉬矽化物(molybdenum silicide)、鈷矽化物(cobalt silicide)、鉭矽化物(tantalum silicide)、鎢矽化物(tungsten silicide)或其類似物。該第一字元線電極309之厚度係約50奈米至約500奈米。
參照圖1，在所示的實施例中，該第一字元線覆蓋層311係設置於該第一字元線電極309之上並位於該第一字元線溝渠305中。該第一字元線覆蓋層311之頂面係和該基底101之頂面等高。該第一字元線覆蓋層311之側壁直接和該第一字元線絕緣層307之內表面的上部部分相接觸。該第一字元線覆蓋層311係由一包括絕緣材料之單層結構所形成，且該絕緣材料之介電常數約當4.0或大於4.0，該絕緣材料係為氧化鉿、氧化鋯、氧化鋁、氧化鈦、氧化鑭、鈦酸鍶、鋁酸鑭、氧化釔、三氧化鎵 (III)、氧化鎵釓、鈦酸鋯鉛、鈦酸鍶鋇或其混合物。或者，在另一實施例中所示，該絕緣材料為氧化矽、氮化矽、氮氧化矽、氧化氮化矽或其類似物。
參照圖1，在所示的實施例中，該第二字元線303係包括一第二字元線溝渠317、一第二字元線絕緣層319、一第二字元線電極321和一第二字元線覆蓋層323。該第二字元線溝渠317係設置於該基底101中，且位於該第一摻雜區域203和該第三摻雜區域207之間。該第二字元線溝渠317之底部是平坦的。該第二字元線溝渠317之底部係略低於該摻雜區域201之底部，換言之，該第二字元線溝渠317之底部係略低於該第一摻雜區域203之底部或該第三摻雜區域207之底部。更具體地，該第二字元線溝渠317之底部略低於該摻雜區域201之底部約0.1奈米至約50奈米。
參照圖1，在所示的實施例中，該第二字元線絕緣層319係覆蓋該第二字元線溝渠317之內表面，該第二字元線絕緣層319係由一絕緣材料所形成，且該絕緣材料之介電常數約當4.0或大於4.0，該絕緣材料係為氧化鉿、氧化鋯、氧化鋁、氧化鈦、氧化鑭、鈦酸鍶、鋁酸鑭、氧化釔、三氧化鎵(III)、氧化鎵釓、鈦酸鋯鉛、鈦酸鍶鋇或其混合物。該第二字元線絕緣層319之厚度係約0.5奈米和約10奈米之間。或者，在另一實施例中所示，該絕緣材料係為氧化矽、氮化矽、氮氧化矽、氧化氮化矽或其類似物。該第二字元線絕緣層319可和該第一字元線絕緣層307由相同材料所形成，但並不以此為限。
參照圖1，在所示的實施例中，該第二字元線電極321係設置於該第二字元線絕緣層319之上並位於該第二字元線溝渠317中。該第二字元線電極321係由一導電材料所形成，該導電材料係為多晶矽、矽 鍺、金屬、金屬合金、金屬矽化物、金屬氮化物、金屬碳化物或包括前述材料的組合之多層結構。當該第二字元線電極321係為多層結構時，層與層之間可設置擴散障壁層(圖中未示出)，擴散障壁層係為氮化鈦或氮化鉭。金屬係為鋁、銅、鎢或鈷。金屬矽化物係為鎳矽化物、鉑矽化物、鈦矽化物、鉬矽化物、鈷矽化物、鉭矽化物、鎢矽化物或其類似物。該第二字元線電極321之厚度係約50奈米至約500奈米。該第二字元線電極321和該第一字元線電極309係由相同材料所形成，但並不以此為限。
參照圖1，在所示的實施例中，該第二字元線覆蓋層323係設置於該第二字元線電極321之上並位於該第二字元線溝渠317中。該第二字元線覆蓋層323之頂面係和該基底101之頂面等高。該第二字元線覆蓋層323之側壁直接和該第二字元線絕緣層319之內表面的上部部分相接觸。該第二字元線覆蓋層323係由一包括絕緣材料之單層結構所形成，且該絕緣材料之介電常數約當4.0或大於4.0，該絕緣材料係為氧化鉿、氧化鋯、氧化鋁、氧化鈦、氧化鑭、鈦酸鍶、鋁酸鑭、氧化釔、三氧化鎵(III)、氧化鎵釓、鈦酸鋯鉛、鈦酸鍶鋇或其混合物。或者，在另一實施例中所示，該絕緣材料為氧化矽、氮化矽、氮氧化矽、氧化氮化矽或其類似物。該第二字元線覆蓋層323和該第一字元線覆蓋層311係由相同材料所形成，但並不以此為限。
參照圖1，在所示的實施例中，該複數個應力區域401係分別相應地貼設於該複數個字元線之側壁的下部部分，更具體地，該複數個應力區域401係分別相應地貼設於該第一字元線絕緣層307之側壁的下部部分和該第二字元線絕緣層319之側壁的下部部分。該複數個應力區域401之底部係略低於該第一字元線溝渠305之底部或該第二字元線溝渠317 之底部。更具體地，該複數個應力區域401之底部係低於該第一字元線溝渠305之底部或該第二字元線溝渠317之底部約0.5奈米至約500奈米。該複數個應力區域401係具有一第二晶格常數，且該第二晶格常數和該基底101之第一晶格常數不同。
該複數個應力區域401係由矽鍺或碳化矽所形成。此外，在一些實施例中，該複數個應力區域401將以摻質摻雜，各應力區域401之摻質濃度係由外邊緣向第一字元線絕緣層307(或第二字元線絕緣層319)之方向逐漸提高。或者，在另一實施例中所示，各應力區域401之摻質濃度係由外邊緣向第一字元線絕緣層307(或第二字元線絕緣層319)之方向逐漸降低。經摻雜之該複數個應力區域401將會有較低之片電阻(sheet resistance)。
參照圖1，在所示的實施例中，該位元線501係設置於該基底101中。該位元線501係和該摻雜區域201電連接，更具體地，該位元線501係和該第一摻雜區域203電連接。該位元線501係包括一位元線開口503、一位元線接觸插塞505、一位元線底部電極507、一位元線頂部電極509、一位元線遮罩511和複數個位元線間隙壁513。
參照圖1，在所示的實施例中，該位元線開口503係設置於該基底101之上部部分，更具體地，該位元線開口503係設置於該第一摻雜區域203之上部部分。該位元線接觸插塞505係設置於該位元線開口503中，該位元線接觸插塞505之側壁係和該位元線開口503之側壁彼此間隔開。該位元線接觸插塞505係由經摻雜多晶矽(doped polysilicon)、金屬、金屬氮化物或金屬矽化物所形成，金屬係為鋁、銅、鎢、鈷或其合金。金屬矽化物係為鎳矽化物、鉑矽化物、鈦矽化物、鉬矽化物、鈷矽化 物、鉭矽化物、鎢矽化物或其類似物。該位元線接觸插塞505之頂面係和該基底101之頂面等高。該位元線接觸插塞505係和該摻雜區域201電連接，更具體地，該位元線接觸插塞505係和該第一摻雜區域203電連接。
參照圖1，在所示的實施例中，該位元線底部電極507係設置於該位元線接觸插塞505之上。該位元線底部電極507係由如經摻雜多晶矽之導電材料所形成。該位元線底部電極507係和該位元線接觸插塞505電連接。該位元線頂部電極509係設置於該位元線底部電極507之上。該位元線頂部電極509係由如鎢、鋁、銅、鎳或鈷等導電材料所形成。該位元線頂部電極509係和該位元線底部電極507電連接。
參照圖1，在所示的實施例中，該位元線遮罩511係設置於該位元線頂部電極509之上。該位元線遮罩511係由氧化矽、氮化矽、氮氧化矽或氧化氮化矽所形成。該複數個位元線間隙壁513係分別覆蓋於該位元線遮罩511之側壁、該位元線頂部電極509之側壁、該位元線底部電極507之側壁和該位元線接觸插塞505之側壁。該複數個位元線間隙壁513係填滿該位元線開口503。該複數個位元線間隙壁513係由氧化矽、氮化矽、氮氧化矽或氧化氮化矽所形成。
參照圖1，在所示的實施例中，該第一絕緣膜107係設置於該基底101之上且覆蓋該位元線501。該第一絕緣膜107係由氮化矽、氧化矽、氮氧化矽、可流動氧化物(flowable oxide)、東燃矽氮烷(tonen silazen)、未摻雜矽酸鹽玻璃(undoped silica glass)、硼矽酸鹽玻璃(borosilica glass)、磷矽酸鹽玻璃(phosphosilica glass)、硼磷矽酸鹽玻璃(borophosphosilica glas)、電漿加強型四乙基正矽酸鹽(plasma enhanced tetra-ethyl orthosilicate)、氟矽酸鹽玻璃(fluoride silicate glass)、碳摻雜 氧化矽(carbon doped silicon oxide)、乾凝膠(xerogel)、氣凝膠(aerogel)、無定形氟化碳(amorphous fluorinated carbon)、有機矽酸鹽玻璃(organo silicate glass)、聚對二甲苯(parylene)、雙苯並環丁烯(bis-benzocyclobutenes)、聚醯亞胺(polyimide)、孔洞聚合材料(porous polymeric material)或其組合所形成，但並不以此為限。
參照圖1，在所示的實施例中，該複數個導電插塞111係設置於該第一絕緣膜107中，且該複數個導電插塞111彼此間係分離設置，更具體地，該複數個導電插塞111係分別設置於該第二摻雜區域205和該第三摻雜區域207之上。該複數個導電插塞111係分別和該第二摻雜區域205和該第三摻雜區域207電連接。該複數個導電插塞111係由經摻雜多晶矽、鈦、氮化鈦、鉭、氮化鉭、鎢、銅、鋁或鋁合金所形成。
參照圖1，在所示的實施例中，該第二絕緣膜109係設置於該第一絕緣膜107上。該第二絕緣膜109係由氮化矽、氧化矽、氮氧化矽、可流動氧化物、東燃矽氮烷、未摻雜矽酸鹽玻璃、硼矽酸鹽玻璃、磷矽酸鹽玻璃、硼磷矽酸鹽玻璃、電漿加強型四乙基正矽酸鹽、氟矽酸鹽玻璃、碳摻雜氧化矽、乾凝膠、氣凝膠、無定形氟化碳、有機矽酸鹽玻璃、聚對二甲苯、雙苯並環丁烯、聚醯亞胺、孔洞聚合材料或其組合所形成，但並不以此為限。該第二絕緣膜109之厚度係約1000埃(angstroms)和約100000埃之間。
參照圖1，在所示的實施例中，該複數個電容結構601係設置於該第二絕緣膜109中。該複數個電容結構601係包括複數個電容開口603、複數個電容底部電極605、一電容絕緣層607和一電容頂部電極609。該複數個電容開口603係設置於該第二絕緣膜109中，且該複數個電 容開口603彼此間係分離設置。
參照圖1，在所示的實施例中，該複數個電容底部電極605係分別對應地覆蓋該複數個電容開口603之內表面。該複數個電容底部電極605係由經摻雜多晶矽、金屬或金屬矽化物所形成，金屬係為鋁、銅或鎢。金屬矽化物係為鎳矽化物、鉑矽化物、鈦矽化物、鉬矽化物、鈷矽化物、鉭矽化物、鎢矽化物或其類似物。該複數個電容底部電極605係分別對應地和該複數個導電插塞111電連接。
參照圖1，在所示的實施例中，該電容絕緣層607係設置於該複數個電容底部電極605上且位於該複數個電容開口603中。該電容絕緣層607係為一包括絕緣材料之單層結構所形成，且該絕緣材料之介電常數約當4.0或大於4.0，該絕緣材料係為氧化鉿、氧化鋯、氧化鋁、氧化鈦、氧化鑭、鈦酸鍶、鋁酸鑭、氧化釔、三氧化鎵(III)、氧化鎵釓、鈦酸鋯鉛、鈦酸鍶鋇或其混合物。該電容絕緣層607之厚度係約1埃和約100埃之間。或者，在另一實施例中所示，該電容絕緣層607係由一堆疊層(stacked layer)所形成，該堆疊層係由氧化矽、氮化矽和氧化矽所構成。
參照圖1，在所示的實施例中，該電容頂部電極609係設置於該電容絕緣層607上。該電容頂部電極609係填滿該複數個電容開口603且覆蓋該電容絕緣層607之頂面。該電容頂部電極609係由經摻雜多晶矽或金屬所形成，金屬係為鋁、銅或鎢。
圖2至圖6為示意圖，以剖面圖例示本揭露於一些實施例中之半導體裝置。
參照圖2，在所示的另一實施例中，該第一字元線覆蓋層311係由一堆疊層所形成，該堆疊層係包括一底部覆蓋層313和一頂部覆 蓋層315。該底部覆蓋層313係設置於該第一字元線電極309上，該頂部覆蓋層315係設置於該底部覆蓋層313上。該底部覆蓋層313係由一絕緣材料所形成，且該絕緣材料之介電常數約當4.0或大於4.0，該絕緣材料係為氧化鉿、氧化鋯、氧化鋁、氧化鈦、氧化鑭、鈦酸鍶、鋁酸鑭、氧化釔、三氧化鎵(III)、氧化鎵釓、鈦酸鋯鋯、鈦酸鍶鋇或其混合物。該頂部覆蓋層315係由一低介電常數材料(low dielectric-constant material)所形成，該低介電常數材料係為氧化矽、氮化矽、氮氧化矽、氧化氮化矽、摻雜氟的矽酸鹽或其類似物。該由低介電常數材料所形成之頂部覆蓋層315將降低該基底101頂面之電場，藉此降低漏電電流(leakage current)。
參照圖3，在所示的另一實施例中，該第一字元線絕緣層307僅覆蓋在該第一字元線溝渠305之內表面的下部部分。該第一字元線覆蓋層311之側壁係直接和該第一字元線溝渠305之內表面的上部部分相接觸。該第一字元線覆蓋層311係設置於該第一字元線絕緣層307上。
參照圖4，在所示的另一實施例中，該第一字元線絕緣層307僅覆蓋在該第一字元線溝渠305之內表面的下部部分。該第一字元線覆蓋層311之側壁係直接和該第一字元線溝渠305之內表面的上部部分相接觸。該第一字元線覆蓋層311係由一堆疊層所形成，該堆疊層係包括一底部覆蓋層313和一頂部覆蓋層315。該底部覆蓋層313係設置於該第一字元線電極309上，該頂部覆蓋層315係設置於該底部覆蓋層313上。更具體地，該底部覆蓋層313直接和該第一字元線溝渠305之內表面的上部部分相接觸，該頂部覆蓋層315直接和該第一字元線溝渠305之內表面的上部部分相接觸。該底部覆蓋層313係由一絕緣材料所形成，且該絕緣材料之介電常數約當4.0或大於4.0，該絕緣材料係為氧化鉿、氧化鋯、氧化鋁、 氧化鈦、氧化鑭、鈦酸鍶、鋁酸鑭、氧化釔、三氧化鎵(III)、氧化鎵釓、鈦酸鋯鉛、鈦酸鍶鋇或其混合物。該頂部覆蓋層315係由一低介電常數材料所形成，該低介電常數材料係為氧化矽、氮化矽、氮氧化矽、氧化氮化矽、摻雜氟的矽酸鹽或其類似物。該由低介電常數材料所形成之頂部覆蓋層315將降低該基底101頂面之電場，藉此降低漏電電流。
參照圖5，在所示的另一實施例中，該半導體裝置更包括一重摻雜區域209，該重摻雜區域209係設置於該基底101之上部部分，更具體地，該重摻雜區域209係設置於該摻雜區域201之上部部分。該重摻雜區域209相對於該摻雜區域201具有較高之摻質濃度。該重摻雜區域209係包括一第一重摻雜區域211、一第二重摻雜區域213和一第三重摻雜區域215。該第一重摻雜區域211係設置於該第一字元線301和該第二字元線303之間。該位元線接觸插塞505係和該第一重摻雜區域211電連接。該第二重摻雜區域213係設置於該隔離層103和該第一字元線301之間。該第二重摻雜區域213係相對於該第一重摻雜區域211，且其間插入該第一字元線301。該第三重摻雜區域215係設置於該第二字元線303和該隔離層103之間。該第三重摻雜區域215係相對於該第一重摻雜區域211，且其間插入該第二字元線303。該第一重摻雜區域211、該第二重摻雜區域213和該第三重摻雜區域215係作為歐姆接觸(ohmic contacts)。
參照圖6，在所示的另一實施例中，該半導體裝置更包括一第三絕緣膜115，該第三絕緣膜115係設置於該第一絕緣膜107和該第二絕緣膜109之間。該第三絕緣膜115係由氮化矽、氧化矽、氮氧化矽、可流動氧化物、東燃矽氮烷、未摻雜矽酸鹽玻璃、硼矽酸鹽玻璃、磷矽酸鹽玻璃、硼磷矽酸鹽玻璃、電漿加強型四乙基正矽酸鹽、氟矽酸鹽玻璃、碳 摻雜氧化矽、乾凝膠、氣凝膠、無定形氟化碳、有機矽酸鹽玻璃、聚對二甲苯、雙苯並環丁烯、聚醯亞胺、孔洞聚合材料或其組合所形成，但並不以此為限。該複數個導電插塞111係分別對應地穿設於該第一絕緣膜107和該第三絕緣膜115。該位元線接觸插塞505係設置於該第一絕緣膜107並和該第一摻雜區域203電連接。該位元線501係設置於該位元線接觸插塞505上並位於該第三絕緣膜115中。
圖7為示意圖，以流程圖例示本揭露於一實施例中之半導體裝置的製造方法10。圖8至圖14為示意圖，以剖面圖例示本揭露於一實施例中半導體裝置的製造方法之部分流程。圖15為示意圖，以剖面圖例示本揭露於另一實施例中半導體裝置之另一製造方法的部分流程。圖16至圖33為示意圖，以剖面圖例示本揭露於一實施例中半導體裝置的製造方法之部分流程。
參照圖7和圖8，於步驟S11，在所示的實施例中，提供一基底101。該基底101係由例如矽、鍺、矽鍺、矽碳、矽鍺碳、鎵、砷化鎵、砷化銦、磷化銦和所有其他IV-IV族、III-V族或II-VI族半導體材料等所形成。該基底101係具有一第一晶格常數及晶向<100>。或者，在另一實施例中所示，該基底將包括一有機半導體或一層狀堆疊的半導體，例如矽/矽鍺、絕緣層上覆矽或絕緣層上覆矽鍺。當該基底101由絕緣層上覆矽所形成，該基底101將包括一頂部半導體層、一底部半導體層及一掩埋絕緣層，該底部半導體層由矽所形成，該掩埋絕緣層係將該頂部半導體層和該底部半導體層分開。該掩埋絕緣層係包括例如結晶氧化物或非晶氧化物、氮化物或其任何組合。
參照圖7和圖9，於步驟S13，在所示的實施例中，形成一 隔離層103於該基底101中。該隔離層103限定一主動區域105於該基底101中。該隔離層103係由一絕緣材料所形成。該絕緣材料例如氧化矽、氮化矽、氮氧化矽、氧化氮化矽或摻雜氟的矽酸鹽。執行一微影製程於該基底101上定義將形成該主動區域105的位置。於該微影製程後，執行一蝕刻製程以形成一溝渠於該基底101中。於該蝕刻製程後，一絕緣材料係經由一沉積製程將該溝渠填滿。於該沉積製程後，執行一平坦化製程，例如化學機械研磨，以將多餘的填料移除，並為後續製程提供平坦的表面，且同時形成該隔離層103和該主動區域105。儘管所示的實施例中僅示出一個主動區域105，但該半導體裝置可以具有任意數量之主動區域105。
參照圖7和圖10，於步驟S15，在所示的實施例中，形成一摻雜區域201於該主動區域105中，且其係位於該基底101之上部部分。該摻雜區域201係以一摻質摻雜，該摻雜區域201之摻質濃度介於約1E17 atoms/cm^3和約1E19 atoms/cm^3之間。該摻質係為磷、砷或銻。或者，在另一實施例中所示，該摻質係為硼。
參照圖7、圖9和圖12，於步驟S17，在所示的實施例中，形成複數個溝渠於該基底101中。參照圖11，經由一沉積製程形成一第一遮罩層117於該基底101之上，該沉積製程係為化學氣象沉積。該第一遮罩層117係由氧化矽所形成。經由另一沉積製程，形成一第二遮罩層119於該基底101之上該另一沉積製程係為化學氣象沉積。該第二遮罩層119係由氮化矽所形成。
參照圖12，該複數個溝渠係形成於該基底101中。該複數個溝渠係為一第一字元線溝渠305和一第二字元線溝渠317。該第一字元線溝渠305和該第二字元線溝渠317將該摻雜區域201劃分為一第一摻雜區 域203、一第二摻雜區域205和一第三摻雜區域207。該第一摻雜區域203係設置於該第一字元線溝渠305和該第二字元線溝渠317之間。該第二摻雜區域205係設置於該隔離層103和該第一字元線溝渠305之間，該第二摻雜區域205係相對於該第一摻雜區域203，且其間插入該第一字元線溝渠305。該第三摻雜區域207係設置於該第二字元線溝渠317和該隔離層103之間。該第三摻雜區域207係相對於該第一摻雜區域203，且其間插入該第二字元線溝渠317。
參照圖12，該第一字元線溝渠305和該第二字元線溝渠317之底部是平坦的。該第一字元線溝渠305和該第二字元線溝渠317之底部略低於該摻雜區域201之底部。更具體地，該第一字元線溝渠305和該第二字元線溝渠317之底部略低於該摻雜區域201之底部約0.1奈米至約50奈米。執行一微影製程於該基底101上定義將形成該第一字元線溝渠305和該第二字元線溝渠317的位置。於該微影製程後，執行一蝕刻製程以形成該第一字元線溝渠305和該第二字元線溝渠317於該基底101中。
參照圖7和圖13，於步驟S19，在所示的實施例中，形成一覆蓋層121(coverage layer)覆蓋該第一字元線溝渠305和該第二字元線溝渠317的上部部分。該覆蓋層121亦覆蓋該第二遮罩層119之頂面。該覆蓋層121係經由一沉積製程所形成，該沉積製程係為原子層沉積，且於過程中精確控制原子層沉積之第一前驅物的量(quantity)。該覆蓋層121係由氧化鋁、氧化鉿、氧化鋯、氧化鈦、氮化鈦、氮化鎢、氮化矽或氧化矽所形成。
在所示的實施例中，該覆蓋層121係由氧化鋁所形成時，原子層沉積之第一前驅物係為三甲基鋁(trimethylaluminum)，而原子層沉 積之第二前驅物係為水或臭氧。或者，在所示的另一實施例中，當覆蓋層121係由氧化鉿所形成時，原子層沉積之第一前驅物係為四氯化鉿(hafnium tetrachloride)、三級丁氧化鉿(hafnium tert-butoxide)、二甲基醯胺鉿(hafnium dimethylamide)、甲基乙基醯胺鉿(hafnium ethylmethylamide)、二乙基醯胺鉿(hafnium diethylamide)或甲氧基-三級丁氧化鉿(hafnium methoxy-t-butoxide)，而原子層沉積之第二前驅物係為水或臭氧。或者，在所示的另一實施例中，該覆蓋層121係由氧化鋯所形成時，原子層沉積之第一前驅物係為四氯化鋯(zirconium tetrachloride)，而原子層沉積之第二前驅物係為水或臭氧。或者，在所示的另一實施例中，該覆蓋層121係由氧化鈦所形成時，原子層沉積之第一前驅物係為四氯化鈦(titanium tetrachloride)、鈦酸四乙酯(tetraethyl titanate)、或異丙醇鈦(titanium isopropoxide)，而原子層沉積之第二前驅物係為水或臭氧。或者，在所示的另一實施例中，該覆蓋層121係由氮化鈦所形成時，原子層沉積之第一前驅物係為四氯化鈦(titanium tetrachloride)和氨水(ammonia)。或者，在所示的另一實施例中，該覆蓋層121係由氮化鎢所形成時，原子層沉積之第一前驅物係為六氟化鎢(tungsten hexafluoride)和氨水。或者，在所示的另一實施例中，該覆蓋層121係由氮化矽所形成時，原子層沉積之第一前驅物係為矽烯、氯、氨水和四氫化二氮。或者，在所示的另一實施例中，該覆蓋層121係由所氧化矽形成時，原子層沉積之第一前驅物係為矽四異氰酸酯(silicon tetraisocyanate)或CH3OSi(NCO)3，而原子層沉積之第二前驅物係為氫或臭氧。
參照圖7和圖14，於步驟S21，在所示的實施例中，分別對 應地形成複數個底部遮罩層123於該第一字元線溝渠305和該第二字元線溝渠317的底部。該複數個底部遮罩層123係由氧化矽或其類似物所形成。該複數個底部遮罩層123係由一沉積製程及一連串蝕刻製程所形成。
參照圖15，在所示的另一實施例中，經由一植入製程，一底部摻雜區域125分別對應地形成於該第一字元線溝渠305和該第二字元線溝渠317之底部下方。該底部摻雜區域125相較於該摻雜區域201和該基底101，具有較低的蝕刻速率。
參照圖7、圖16和圖17，於步驟S23，在所示的實施例中，分別對應地形成複數個應力區域401貼設於該第一字元線溝渠305和該第二字元線溝渠317的之側壁的下部部分。參照圖16，分別對應向外延伸地形成複數個側凹空間403於該第一字元線溝渠305和該第二字元線溝渠317的之內表面的下部部分。該複數個側凹空間403之底部係略低於該第一字元線溝渠305之底部或該第二字元線溝渠317之底部。更具體地，該複數個側凹空間403之底部係低於該第一字元線溝渠305之底部或該第二字元線溝渠317之底部約0.5奈米至約500奈米。該複數個側凹空間403係經由一蝕刻製程所形成，該蝕刻製程係為濕式蝕刻。該底部遮罩層123係作為保護層以避免位於底部遮罩層123之下的區域於蝕刻製程過程中被蝕刻，換言之，位於底部遮罩層123之下的區域經蝕刻製程後仍將保持完整。此外，於蝕刻製程過程中，該覆蓋層121亦作為該摻雜區域201之上部部分的保護層。
參照圖17，經由一沉積製程，形成該複數個應力區域401於該複數個側凹空間403中，該沉積製程係為選擇性磊晶成長。該複數個應力區域401係具有一第二晶格常數，且該第二晶格常數和該基底101之 第一晶格常數不同。該複數個應力區域401係由矽鍺或碳化矽所形成。此外，在一些實施例中，該複數個應力區域401將以摻質摻雜，各應力區域401之摻質濃度係由外邊緣向第一字元線絕緣層307(或第二字元線絕緣層319)之方向逐漸提高。或者，在另一實施例中所示，各應力區域401之摻質濃度係由外邊緣向第一字元線絕緣層307(或第二字元線絕緣層319)之方向逐漸降低。經摻雜之該複數個應力區域401將會有較低之片電阻。
參照圖7、圖18和圖19，於步驟S25，在所示的實施例中，藉由一系列的蝕刻製程移除該覆蓋層121、該第二遮罩層119、該第一遮罩層117和該複數個底部遮罩層123，蝕刻製程係為濕式蝕刻或乾式蝕刻。
參照圖7和圖20至圖22，於步驟S27，在所示的實施例中，該複數個字元線係形成於該基底101之該主動區域105中。參照圖20，一第一字元線絕緣層307和一第二字元線絕緣層319分別對應地形成於該第一字元線溝渠305和該第二字元線溝渠317之內表面。該複數個應力區域401係分別相應地貼設於該第一字元線絕緣層307之側壁的下部部分和該第二字元線絕緣層319之側壁的下部部分。該第一字元線絕緣層307和該第二字元線絕緣層319係由一絕緣材料所形成，且該絕緣材料之介電常數約當4.0或大於4.0，該絕緣材料係為氧化鉿、氧化鋯、氧化鋁、氧化鈦、氧化鑭、鈦酸鍶、鋁酸鑭、氧化釔、三氧化鎵(III)、氧化鎵釓、鈦酸鋯鉛、鈦酸鍶鋇或其混合物。該第一字元線絕緣層307和該第二字元線絕緣層319之厚度係約0.5奈米和約10奈米之間。或者，在另一實施例中所示，該絕緣材料為氧化矽、氮化矽、氮氧化矽、氧化氮化矽或其類似物。該第二字元線絕緣層319可和該第一字元線絕緣層307由相同材料所形成，但 並不以此為限。
參照圖21，一第一字元線電極309形成於該第一字元線絕緣層307之上且位於該第一字元線溝渠305中；一第二字元線電極321形成於該第二字元線絕緣層319之上且位於該第二字元線溝渠317中。該第一字元線電極309和該第二字元線電極321係由一導電材料所形成，該導電材料係為摻雜多晶矽、矽鍺、金屬、金屬合金、金屬矽化物、金屬氮化物、金屬碳化物或包括前述材料的組合之多層結構。金屬係為鋁、銅、鎢或鈷。金屬矽化物係為鎳矽化物、鉑矽化物、鈦矽化物、鉬矽化物、鈷矽化物、鉭矽化物、鎢矽化物或其類似物。該第一字元線電極309和該第二字元線電極321之厚度係約50奈米和約500奈米之間。該第二字元線電極321和該第一字元線電極309係由相同材料所形成，但並不以此為限。
參照圖22，一第一字元線覆蓋層311形成於該第一字元線電極309之上且位於該第一字元線溝渠305中；一第二字元線覆蓋層323形成於該第二字元線電極321之上且位於該第二字元線溝渠317中。該第一字元線覆蓋層311之頂面和該第二字元線覆蓋層323之頂面係和該基底101之頂面等高。該第一字元線覆蓋層311之側壁係和該第一字元線絕緣層307之內表面的上部部分直接接觸；該第二字元線覆蓋層323之側壁係和該第二字元線絕緣層319之內表面的上部部分直接接觸。該第一字元線覆蓋層311和該第二字元線覆蓋層323係由一包括絕緣材料之單層結構所形成，且該絕緣材料之介電常數約當4.0或大於4.0，該絕緣材料係為氧化鉿、氧化鋯、氧化鋁、氧化鈦、氧化鑭、鈦酸鍶、鋁酸鑭、氧化釔、三氧化鎵(III)、氧化鎵釓、鈦酸鋯鉛、鈦酸鍶鋇或其混合物。或者，在另一實施例中所示，該絕緣材料為氧化矽、氮化矽、氮氧化矽、氧化氮化矽或 其類似物。該第二字元線覆蓋層323和該第一字元線覆蓋層311係由相同材料所形成，但並不以此為限。
參照圖22，該第一字元線溝渠305、該第一字元線絕緣層307、該第一字元線電極309和該第一字元線覆蓋層311共同構成一第一字元線301。該第二字元線溝渠317、該第二字元線絕緣層319、該第二字元線電極321和該第二字元線覆蓋層323共同構成一第二字元線303。
參照圖7和圖23至圖28，於步驟S29，在所示的實施例中，形成一位元線501於該基底101中。參照圖23，在所示的實施例中，該位元線開口503係形成於該基底101之上部部分，執行一微影製程於該基底101上定義將形成該位元線開口503的位置。於該微影製程後，執行一蝕刻製程以形成該位元線開口503於該基底101之上部部分。更具體地，該位元線開口503係形成於該第一摻雜區域203之上部部分。
參照圖24，該位元線接觸插塞505係形成於該位元線開口503中。在所示的實施例中，藉由一金屬化製程將一導電材料填入該位元線開口503，該導電材料係為經摻雜多晶矽、金屬、金屬氮化物或金屬矽化物。於該金屬化製程後，執行一平坦化製程，例如化學機械研磨，以將多餘的填料移除，並為後續製程提供平坦的表面，且同時形成該位元線接觸插塞505。該位元線接觸插塞505係和該第一摻雜區域203電連接，金屬係為鋁、銅、鎢、鈷或其合金。金屬矽化物係為鎳矽化物、鉑矽化物、鈦矽化物、鉬矽化物、鈷矽化物、鉭矽化物、鎢矽化物或其類似物。該位元線接觸插塞505之頂面係和該基底101之頂面等高。
參照圖25，藉由一系列的沉積製程以依序地沉積一底部位元線層515、一頂部位元線層517和一位元線覆蓋層519於該基底101上。 該底部位元線層515係用以覆蓋該位元線接觸插塞505。該頂部位元線層517形成於該底部位元線層515之上。該位元線覆蓋層519形成於該頂部位元線層517之上。該底部位元線層515係由經摻雜多晶矽所形成。該頂部位元線層517係由如鎢、鋁、銅、鎳或鈷等之導電材料所形成。該位元線覆蓋層519係由氧化矽、氮化矽、氮氧化矽或氧化氮化矽所形成。
參照圖26，執行一微影製程於該位元線覆蓋層519定義將形成該位元線501的位置。於該微影製程後，執行一蝕刻製程以將該位元線覆蓋層圖形化為一位元線遮罩511。該位元線遮罩511將保護位於其之下的該頂部位元線層517和該底部位元線層515。
參照圖27，執行一蝕刻製程，該蝕刻製程係為非等向性乾式蝕刻且以該位元線遮罩511為遮罩。在蝕刻製程過程中，多數的底部位元線層515和多數的頂部位元線層517將被移除，僅位於該位元線遮罩511之下的部分底部位元元線層515和頂部位元線層517能保留，而保留之底部位元線層515和頂部位元線層517將分別對應地形成一位元線底部電極507和一位元線頂部電極509。部分之位元元線接觸插塞505將於蝕刻製程中被移除，換言之，該位元線接觸插塞505之寬度於蝕刻製程後將會減少。因此，該位元線接觸插塞505之側壁係和該位元線開口503之側壁彼此間將隔開。
參照圖28，該複數個位元線間隙壁513係分別形成並覆蓋於該位元線遮罩511之側壁、該位元線頂部電極509之側壁、該位元線底部電極507之側壁和該位元線接觸插塞505之側壁。該複數個位元線間隙壁513係填滿該位元線開口503。在所示的實施例中，一間隙壁絕緣層將經由一沉積製程沉積並覆蓋該位元線遮罩511、該位元線頂部電極509、 該位元線底部電極507和該位元線接觸插塞505，且該間隙壁絕緣層將填滿該位元線開口503。在該沉積製程後，執行一蝕刻製程將直至該位元線遮罩511之頂面曝露出來，與此同時，該複數個位元線間隙壁513將同時形成，該蝕刻製程係為非等向性乾式蝕刻。該複數個位元線間隙壁513係由氧化矽、氮化矽、氮氧化矽或氧化氮化矽所形成。
參照圖28，該位元線遮罩511、該位元線頂部電極509、該位元線底部電極507、該位元線接觸插塞505和該複數個位元線間隙壁513共同構成該位元線501。
參照圖7、圖29和圖30，於步驟S31，在所示的實施例中，形成複數個導電插塞111於該基底101之上。參照圖29，經由一沉積製程，一第一絕緣膜107係形成於該基底101之上並包圍該位元線501。一平坦化製程，例如化學機械研磨，可被選擇性地執行以將多餘的填料移除，並為後續製程提供平坦的表面。該第一絕緣膜107係由氮化矽、氧化矽、氮氧化矽、可流動氧化物、東燃矽氮烷、未摻雜矽酸鹽玻璃、硼矽酸鹽玻璃、磷矽酸鹽玻璃、硼磷矽酸鹽玻璃、電漿加強型四乙基正矽酸鹽、氟矽酸鹽玻璃、碳摻雜氧化矽、乾凝膠、氣凝膠、無定形氟化碳、有機矽酸鹽玻璃、聚對二甲苯、雙苯並環丁烯、聚醯亞胺、孔洞聚合材料或其組合所形成，但並不以此為限。參照圖26，於該平坦化製程後，執行一微影製程於該第一絕緣膜107定義將形成該複數個導電插塞111的位置。於該微影製程後，執行一蝕刻製程以形成複數個開口113於該第一絕緣膜107中，該蝕刻製程係為非等向性乾式蝕刻。
參照圖30，，藉由一金屬化製程將一導電材料填入該複數個開口113，該導電材料係為經摻雜多晶矽、鈦、氮化鈦、鉭、氮化鉭、 鎢、銅、鋁或鋁合金。於該金屬化製程後，執行一平坦化製程，例如化學機械研磨，以將多餘的填料移除，並為後續製程提供平坦的表面，且同時形成該複數個導電插塞111。該複數個導電插塞111係分別和該第二摻雜區域205和該第三摻雜區域207電連接。
參照圖1、圖7和圖31至圖33，於步驟S33，在所示的實施例中，形成複數個電容結構601於該基底101之上。參照圖31，經由一沉積製程，一第二絕緣膜109係形成於該第一絕緣膜107之上。一平坦化製程，例如化學機械研磨，可被選擇性地執行以將多餘的填料移除，並為後續製程提供平坦的表面。該第二絕緣膜109係由氮化矽、氧化矽、氮氧化矽、可流動氧化物、東燃矽氮烷、未摻雜矽酸鹽玻璃、硼矽酸鹽玻璃、磷矽酸鹽玻璃、硼磷矽酸鹽玻璃、電漿加強型四乙基正矽酸鹽、氟矽酸鹽玻璃、碳摻雜氧化矽、乾凝膠、氣凝膠、無定形氟化碳、有機矽酸鹽玻璃、聚對二甲苯、雙苯並環丁烯、聚醯亞胺、孔洞聚合材料或其組合所形成，但並不以此為限。於該平坦化製程後，執行一微影製程於該第二絕緣膜109定義將形成該複數個電容結構601的位置。於該微影製程後，執行一蝕刻製程以形成複數個電容開口603於該第二絕緣膜109中，該蝕刻製程係為非等向性乾式蝕刻。該複數個電容開口603係分別對應地位於該複數個導電插塞111之上方。
參照圖32，該複數個電容底部電極605係分別對應地形成並覆蓋該複數個電容開口603之內表面。該複數個電容底部電極605係由經摻雜多晶矽、金屬或金屬矽化物所形成，金屬係為鋁、銅或鎢。金屬矽化物係為鎳矽化物、鉑矽化物、鈦矽化物、鉬矽化物、鈷矽化物、鉭矽化物、鎢矽化物或其類似物。該複數個電容底部電極605係分別對應地和該 複數個導電插塞111電連接。
參照圖33，該電容絕緣層607係形成於該複數個電容底部電極605上且位於該複數個電容開口603中。該電容絕緣層607係為一包括絕緣材料之單層結構所形成，且該絕緣材料之介電常數約當4.0或大於4.0，該絕緣材料係為氧化鉿、氧化鋯、氧化鋁、氧化鈦、氧化鑭、鈦酸鍶、鋁酸鑭、氧化釔、三氧化鎵(III)、氧化鎵釓、鈦酸鋯鉛、鈦酸鍶鋇或其混合物。該電容絕緣層607之厚度係約1埃和約100埃之間。或者，在另一實施例中所示，該電容絕緣層607係由一堆疊層(stacked layer)所形成，該堆疊層係由氧化矽、氮化矽和氧化矽所構成。
參照回圖1，該電容頂部電極609係形成於該電容絕緣層607上。該電容頂部電極609係填滿該複數個電容開口603且覆蓋該電容絕緣層607之頂面。該電容頂部電極609係由經摻雜多晶矽或金屬所形成，金屬係為鋁、銅或鎢。
由於本揭露之半導體裝置的設計，該複數個應力區域401的第二晶格常數不同於該基底101的第一晶格常數，因此，半導體器件的載流子遷移率將會提高；相應地，半導體裝置的性能將會提升。
雖然已詳述本揭露及其優點，然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所定義之本揭露的精神與範圍。例如，可用不同的方法實施上述的許多製程，並且以其他製程或其組合替代上述的許多製程。
再者，本申請案的範圍並不受限於說明書中所述之製程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應 實施例具有相同功能或是達到實質上相同結果之現存或是未來發展之製程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等製程、機械、製造、物質組成物、手段、方法、或步驟係包含於本申請案之申請專利範圍內。
101:基底
103:隔離層
105:主動區域
107:第一絕緣膜
109:第二絕緣膜
111:導電插塞
113:開口
115:第三絕緣膜
117:第一遮罩層
119:第二遮罩層
121:覆蓋層
123:底部遮罩層
125:底部摻雜區域
201:摻雜區域
203:第一摻雜區域
205:第二摻雜區域
207:第三摻雜區域
209:重摻雜區域
211:第一重摻雜區域
213:第二重摻雜區域
215:第三重摻雜區域
301:第一字元線
303:第二字元線
305:第一字元線溝渠
307:第一字元線絕緣層
309:第一字元線電極
311:第一字元線覆蓋層
313:底部覆蓋層
315:頂部覆蓋層
317:第二字元線溝渠
319:第二字元線絕緣層
321:第二字元線電極
323:第二字元線覆蓋層
401:應力區域
403:側凹空間
501:位元線
503:位元線開口
505:位元線接觸插塞
507:位元線底部電極
509:位元線頂部電極
511:位元線遮罩
513:位元線間隙壁
515:底部位元線層
517:頂部位元線層
519:位元線覆蓋層
601:電容結構
603:電容開口
605:電容底部電極
607:電容絕緣層
609:電容頂部電極

Claims (7)

  1. 一種半導體裝置之製造方法，包括：提供一基底，具有一第一晶格常數；以及形成一第一字元線於該基底中，並形成複數個應力區域相鄰於該第一字元線之側壁的下部部分；其中該複數個應力區域具有一第二晶格常數，且該第二晶格常數和該基底之第一晶格常數不同；其中形成該第一字元線於該基底中，並形成該複數個應力區域相鄰於該第一字元線之側壁的下部部分之步驟包括：形成一第一字元線溝渠於該基底中；形成一覆蓋層覆蓋該第一字元線溝渠之內表面的上部部分；形成一底部遮罩層於該第一字元線溝渠之底部上；形成複數個側凹空間向外延伸地於該第一字元線溝渠之內表面的下部部分；形成該複數個應力區域於該複數個側凹空間中；移除該覆蓋層和該底部遮罩層；形成一第一字元線絕緣層覆蓋該第一字元線溝渠之內表面；形成一第一字元線電極於該第一字元線絕緣層之上並位於該第一字元線溝渠中；以及形成一第一字元線覆蓋層於該第一字元線電極之上並位於該第一字元線溝渠中，其中該第一字元線溝渠、該第一字元線絕緣層、該第一字元線電極和該第一字元線覆蓋層共同構成該第一字元線。
  2. 如請求項1所述之半導體裝置之製造方法，其中該複數個應力區域之底部低於該第一字元線之底部。
  3. 如請求項1所述之半導體裝置之製造方法，其中該第一字元線覆蓋層由一包括絕緣材料之單層結構所形成，且絕緣材料之介電常數約當4.0或大於4.0。
  4. 如請求項1所述之半導體裝置之製造方法，其中該第一字元線覆蓋層由一堆疊層所形成，該堆疊層包括一底部覆蓋層和一頂部覆蓋層，該底部覆蓋層設置於該第一字元線電極之上，該頂部覆蓋層設置於該底部覆蓋層之上，該底部覆蓋層由氧化鉿、氧化鋯、氧化鋁、氧化鈦、氧化鑭、鈦酸鍶、鋁酸鑭、氧化釔、三氧化鎵(III)、氧化鎵釓、鈦酸鋯鉛、鈦酸鍶鋇或其混合物所形成，該頂部覆蓋層由氧化矽、氮化矽、氮氧化矽、氧化氮化矽或摻雜氟的矽酸鹽所形成。
  5. 如請求項1所述之半導體裝置之製造方法，其中該第一字元線覆蓋層之側壁直接和該第一字元線絕緣層之內表面的上部部分相接觸。
  6. 如請求項1所述之半導體裝置之製造方法，其中該第一字元線覆蓋層之側壁直接和該第一字元線溝渠之內表面的上部部分相接觸。
  7. 如請求項1所述之半導體裝置之製造方法，其中該第一字元線溝渠之 底部是平坦的。
TW109114403A 2019-09-05 2020-04-29 半導體裝置之製造方法 TWI741579B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/561,489 2019-09-05
US16/561,489 US11164816B2 (en) 2019-09-05 2019-09-05 Semiconductor device and method for fabricating the same

Publications (2)

Publication Number Publication Date
TW202111920A TW202111920A (zh) 2021-03-16
TWI741579B true TWI741579B (zh) 2021-10-01

Family

ID=74733458

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109114403A TWI741579B (zh) 2019-09-05 2020-04-29 半導體裝置之製造方法

Country Status (2)

Country Link
US (2) US11164816B2 (zh)
TW (1) TWI741579B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116798975A (zh) * 2022-03-08 2023-09-22 长鑫存储技术有限公司 半导体结构及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8344434B2 (en) * 2006-11-14 2013-01-01 Fujitsu Semiconductor Limited Semiconductor device having ferroelectric capacitor
US20130052780A1 (en) * 2011-08-24 2013-02-28 Samsung Electronics Co., Ltd. Semiconductor devices and methods of fabricating the same
TW201344886A (zh) * 2012-04-25 2013-11-01 Samsung Electronics Co Ltd 含有應力鄰近效應的積體電路元件及其製造方法
US20160322422A1 (en) * 2014-01-08 2016-11-03 Sony Corporation Semiconductor device, memory circuit, method of manufacturing semiconductor device
TW201911584A (zh) * 2017-07-26 2019-03-16 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6255168B1 (en) * 1999-09-13 2001-07-03 United Microelectronics Corp. Method for manufacturing bit line and bit line contact
US20050026383A1 (en) * 2000-01-11 2005-02-03 Jeng-Jye Shau Embedded electrically programmable read only memory devices
JP2001244436A (ja) * 2000-03-01 2001-09-07 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP5093747B2 (ja) * 2004-11-16 2012-12-12 日本電気株式会社 磁気メモリ
US9007818B2 (en) * 2012-03-22 2015-04-14 Micron Technology, Inc. Memory cells, semiconductor device structures, systems including such cells, and methods of fabrication
KR101929478B1 (ko) * 2012-04-30 2018-12-14 삼성전자주식회사 매립 채널 어레이를 갖는 반도체 소자
KR20140112935A (ko) * 2013-03-15 2014-09-24 삼성전자주식회사 반도체 장치 및 그 제조 방법
TWI497649B (zh) * 2013-04-01 2015-08-21 Inotera Memories Inc 埋入式字元線結構及其製造方法
KR102244219B1 (ko) * 2014-09-29 2021-04-27 삼성전자주식회사 메모리 장치 및 그 제조 방법
KR102212393B1 (ko) * 2014-12-17 2021-02-04 삼성전자주식회사 반도체 소자 및 이의 제조 방법
KR20160139301A (ko) * 2015-05-27 2016-12-07 삼성전자주식회사 스트레서를 가지는 반도체 소자 및 그 제조 방법
US9673214B2 (en) * 2015-10-07 2017-06-06 Kabushiki Kaisha Toshiba Semiconductor device
KR102707534B1 (ko) * 2016-12-02 2024-09-20 삼성전자주식회사 반도체 메모리 소자
CN110998843B (zh) * 2017-06-13 2023-11-03 阿托梅拉公司 具有含超晶格的凹陷的沟道阵列晶体管（rcat）的半导体器件及相关方法
US9972626B1 (en) * 2017-06-22 2018-05-15 Winbond Electronics Corp. Dynamic random access memory and method of fabricating the same
US10347538B2 (en) * 2017-06-30 2019-07-09 Taiwan Semiconductor Manufacturing Co., Ltd. Method for direct forming stressor, semiconductor device having stressor, and method for forming the same
KR102404060B1 (ko) * 2018-01-11 2022-06-02 삼성전자주식회사 캐패시터를 갖는 반도체 소자 및 그 형성 방법
US11011637B2 (en) * 2019-08-21 2021-05-18 Nanya Technology Corporation Semiconductor structure having buried gate, buried source and drain contacts, and strained silicon and method of manufacturing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8344434B2 (en) * 2006-11-14 2013-01-01 Fujitsu Semiconductor Limited Semiconductor device having ferroelectric capacitor
US20130052780A1 (en) * 2011-08-24 2013-02-28 Samsung Electronics Co., Ltd. Semiconductor devices and methods of fabricating the same
TW201344886A (zh) * 2012-04-25 2013-11-01 Samsung Electronics Co Ltd 含有應力鄰近效應的積體電路元件及其製造方法
US20160322422A1 (en) * 2014-01-08 2016-11-03 Sony Corporation Semiconductor device, memory circuit, method of manufacturing semiconductor device
TW201911584A (zh) * 2017-07-26 2019-03-16 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法

Also Published As

Publication number Publication date
US11164816B2 (en) 2021-11-02
US20210074639A1 (en) 2021-03-11
US11699661B2 (en) 2023-07-11
TW202111920A (zh) 2021-03-16
CN112447723A (zh) 2021-03-05
US20210375763A1 (en) 2021-12-02

Similar Documents

Publication Publication Date Title
TWI726738B (zh) 半導體元件及其製備方法
TWI726705B (zh) 半導體裝置及其製造方法
TWI726717B (zh) 半導體元件及其製備方法
TWI726609B (zh) 半導體元件及其製造方法
TW202207464A (zh) 具有石墨烯系元素的半導體元件及其製備方法
TW202109740A (zh) 半導體元件及其製備方法
CN112786597B (zh) 半导体元件及其制备方法
TWI732543B (zh) 半導體元件及其製備方法
TW202114228A (zh) 半導體裝置及其製造方法
TWI726692B (zh) 半導體裝置及其製造方法
TWI741579B (zh) 半導體裝置之製造方法
TWI741602B (zh) 半導體裝置及其製造方法
TWI793520B (zh) 半導體元件及其製備方法
CN112447723B (zh) 半导体装置及其制造方法
TWI722920B (zh) 半導體元件及其製備方法
TW202111776A (zh) 半導體裝置及其製造方法