CN116798975A - 半导体结构及其制作方法 - Google Patents
半导体结构及其制作方法 Download PDFInfo
- Publication number
- CN116798975A CN116798975A CN202210228820.0A CN202210228820A CN116798975A CN 116798975 A CN116798975 A CN 116798975A CN 202210228820 A CN202210228820 A CN 202210228820A CN 116798975 A CN116798975 A CN 116798975A
- Authority
- CN
- China
- Prior art keywords
- layer
- contact
- substrate
- adjustment
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 66
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 99
- 230000004888 barrier function Effects 0.000 claims abstract description 69
- 239000000463 material Substances 0.000 claims description 60
- 238000002955 isolation Methods 0.000 claims description 38
- 238000000034 method Methods 0.000 claims description 29
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 25
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 25
- 229920002120 photoresistant polymer Polymers 0.000 claims description 23
- 239000003990 capacitor Substances 0.000 claims description 20
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 15
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 420
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 22
- 229910052710 silicon Inorganic materials 0.000 description 22
- 239000010703 silicon Substances 0.000 description 22
- 230000008569 process Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 9
- 230000003667 anti-reflective effect Effects 0.000 description 8
- 230000007423 decrease Effects 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 230000001174 ascending effect Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 229910021480 group 4 element Inorganic materials 0.000 description 5
- 239000011241 protective layer Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- -1 phosphorus ions Chemical class 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本申请提供一种半导体结构及其制作方法，涉及半导体技术领域，用于解决半导体结构的导通电流低的技术问题。半导体结构包括衬底、覆盖衬底的阻挡层、第一调整层和第一接触结构；衬底包括多个间隔设置的有源区，有源区包括第一接触区，阻挡层设置有多个间隔设置的第一接触孔，每个第一接触孔贯穿阻挡层并延伸至衬底内部暴露一个第一接触区；第一调整层位于第一接触孔的侧壁；第一接触结构填充第一调整层和第一接触区所围合的区域内。第一接触结构中与第一调整层相接触的一层原子需适应第一调整层，其产生拉应力或者压应力，拉应力或者压应力使得第一接触结构的电子迁移率提高，从而提高第一接触结构的导通电流，进而提高半导体结构的性能。
Description
技术领域
本申请涉及半导体技术领域，尤其涉及一种半导体结构及其制作方法。
背景技术
随着半导体技术的发展，半导体结构被广泛地应用在各种电子设备中。半导体结构的关键尺寸(Critical Dimension)越来越小，以适应电子设备小型化、集成度的需求。随着半导体结构的关键尺寸的减少，尤其是当半导体结构的关键尺寸小于或者等于28nm时，半导体结构的导通电流降低，影响半导体结构的性能。
发明内容
鉴于上述问题，本申请实施例提供一种半导体结构及其制作方法，用于提高半导体结构的导通电流，从而提高半导体结构的性能。
根据一些实施例，本申请的第一方面提供一种半导体结构，其包括：衬底、覆盖所述衬底的阻挡层、第一调整层和第一接触结构；所述衬底包括多个间隔设置的有源区，所述有源区包括第一接触区，所述阻挡层设置有多个间隔设置的第一接触孔，每个所述第一接触孔贯穿所述阻挡层并延伸至所述衬底内部暴露一个所述第一接触区；所述第一调整层位于所述第一接触孔的侧壁；所述第一接触结构填充所述第一调整层和所述第一接触区所围合的区域。
在一些可能的实施例中，所述第一接触结构的晶格常数与所述第一调整层的晶格常数不同。
在一些可能的实施例中，所述半导体结构还包括：位线结构，所述位线结构包括位于所述阻挡层上方的多条间隔设置且沿第一方向延伸的位线，所述位线与所述第一接触结构电连接。
在一些可能的实施例中，所述半导体结构还包括：隔离层、第二接触孔、第二调整层、第二接触结构；所述隔离层覆盖所述位线结构；所述第二接触孔位于相邻的两条位线之间，贯穿所述隔离层、所述阻挡层并延伸至所述衬底内部，暴露出所述有源区的第二接触区；所述第二调整层位于所述第二接触孔的侧壁；所述第二接触结构填充所述第二调整层和所述第二接触区所围合的区域。
在一些可能的实施例中，所述半导体结构还包括：电容结构，所述电容结构包括多个间隔排布的电容，每个所述电容与每个所述第二接触结构一一对应电连接。
在一些可能的实施例中，所述第二接触结构的晶格常数与所述第二调整层的晶格常数不同。
在一些可能的实施例中，所述第一调整层和第二调整层的材质包括锗化硅、碳化硅或者碳化锗硅。
在一些可能的实施例中，所述第一调整层和第二调整层的厚度为4-6nm；所述第二调整层的材料与所述第一调整层的材料不同。
本申请实施例提供的半导体结构至少具有如下优点：
本申请实施例提供的半导体结构中，衬底包括有源区，有源区具有第一接触区，在衬底上的阻挡层中设置多个间隔设置的第一接触孔，并将第一接触孔延伸至衬底内部，以暴露第一接触区；在每个第一接触孔的侧壁设置第一调整层，并将第一接触结构至少填充在第一调整层和第一接触区所围合的区域内，第一接触结构中与第一调整层相接触的一层原子需适应第一调整层，其使第一接触结构中产生拉应力或者压应力，拉应力或者压应力使得第一接触结构中的原子原有的六度简并能谷分解为能量上升的四度简并能谷和能量下降的二度简并能谷，所产生的能量分裂导致四度简并能谷和二度简并能谷之间的能谷散射几率减小，第一接触结构的电子迁移率提高，从而提高第一接触结构的导通电流，进而提高半导体结构的性能。
根据一些实施例，本申请第二方面提供一种半导体结构的制作方法，其包括：提供衬底，所述衬底包括多个间隔设置的有源区，所述有源区包括第一接触区；去除部分所述衬底，形成多个间隔设置的第一接触孔，每个所述第一接触孔暴露一个所述第一接触区；在所述第一接触孔的侧壁形成第一调整层；在所述第一调整层的表面和所述第一接触区形成第一接触结构。
在一些可能的实施例中，所述第一接触结构的晶格常数与所述第一调整层的晶格常数不同。
在一些可能的实施例中，去除部分所述衬底，形成多个间隔设置的第一接触孔，每个所述第一接触孔暴露一个所述第一接触区，包括：在衬底上形成阻挡层，所述阻挡层覆盖所述衬底；在所述阻挡层上形成第一绝缘层；去除部分所述第一绝缘层、部分所述阻挡层和部分所述衬底，形成多个间隔设置的第一接触孔。
在一些可能的实施例中，在所述第一接触孔的侧壁形成第一调整层，包括：在所述第一接触孔的侧壁和底壁，以及所述第一绝缘层上沉积第一材料层；刻蚀所述第一材料层，去除位于所述第一接触孔的底壁和所述第一绝缘层上的所述第一材料层，形成所述第一调整层。
在一些可能的实施例中，去除部分所述第一绝缘层、部分所述阻挡层和部分所述衬底，形成多个间隔设置的第一接触孔，包括：在所述第一绝缘层上形成依次层叠的抗反射层、掩膜层和光刻胶层；以所述光刻胶层为掩膜，刻蚀所述掩膜层、所述抗反射层、所述第一绝缘层、所述阻挡层和所述衬底，形成所述第一接触孔；去除所述第一绝缘层上的各膜层，以暴露所述第一绝缘层。
在一些可能的实施例中，在所述第一调整层的表面和所述第一接触区形成第一接触结构，包括：在所述第一调整层的表面、所述第一接触区上外延生长所述第一接触结构。
在一些可能的实施例中，所述第一绝缘层的厚度为8-12nm，所述第一调整层的厚度为4-6nm。
在一些可能的实施例中，在所述第一调整层的表面和所述第一接触区形成第一接触结构之后，还包括：在所述衬底上方形成间隔设置的多条位线结构，所述第一接触结构与位线结构电连接；在所述位线结构上方形成电容结构，所述有源区还包括第二接触区，所述第二接触区与电容结构电连接。
在一些可能的实施例中，在所述位线结构上方形成电容结构，包括：在所述位线上形成隔离层，所述隔离层覆盖所述位线且在相邻的位线之间形成有第二接触孔，每个所述第二接触孔暴露一个所述第二接触区；在所述第二接触孔的侧壁上形成第二调整层；在所述第二调整层的表面和所述第二接触区外延生长第二接触结构，所述第二接触结构的晶格常数与所述第二调整层的晶格常数不同。
在一些可能的实施例中，所述第一调整层和所述第二调整层的材质包括锗化硅、碳化硅或者碳化锗硅。
本申请实施例提供的半导体结构的制作方法至少具有如下优点：
本申请实施例提供的半导体结构的制作方法中，通过去除部分衬底，形成多个间隔设置的第一接触孔，在第一接触孔的侧壁形成第一调整层，并在第一调整层的表面和第一接触区形成第一接触结构，使得第一接触结构中与第一调整层相接触的一层原子需适应第一调整层，其使第一接触结构中产生拉应力或者压应力，拉应力或者压应力使得第一接触结构中的原子原有的六度简并能谷分解为能量上升的四度简并能谷和能量下降的二度简并能谷，所产生的能量分裂导致四度简并能谷和二度简并能谷之间的能谷散射几率减小，第一接触结构的电子迁移率提高，从而提高第一接触结构的导通电流，进而提高半导体结构的性能。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请一实施例中的半导体结构的一种示意图；
图2为本申请一实施例中的衬底的示意图；
图3为本申请一实施例中的拉应力产生原理图；
图4为本申请一实施例中的半导体结构的另一种示意图；
图5为本申请一实施例中的压应力产生原理图；
图6为本申请一实施例中的六度简并能谷分解的示意图；
图7为本申请一实施例中的半导体结构的制作方法的一种流程图；
图8为本申请一实施例中的形成光刻胶层后的示意图；
图9为本申请一实施例中的形成第一接触孔后的示意图；
图10为本申请一实施例中的形成第一材料层后的示意图；
图11为本申请一实施例中的形成第一调整层后的示意图；
图12为本申请一实施例中的形成第一接触结构后的示意图；
图13为本申请一实施例中的形成去除部分第一接触结构后的示意图；
图14为本申请一实施例中的形成隔离层后的示意图；
图15为本申请一实施例中的形成第二接触孔后的示意图；
图16为本申请一实施例中的形成第二调整层后的示意图；
图17为本申请一实施例中的去除部分第二调整层后后的示意图；
图18为本申请一实施例中的形成第二接触结构后的示意图；
图19为本申请一实施例中的去除部分第二接触结构后的示意图。
具体实施方式
随着半导体结构的关键尺寸的减少，尤其是当关键尺寸小于或者等于28nm时，半导体结构的导通电流降低。经发明人研究发现，其原因在于，随着关键尺寸的减少，半导体结构，尤其是晶体管中出现短沟道效应(Short Channel Effects，简称SCE)。短沟道效应包括阈值电压随着沟道长度降低而降低、漏致势垒降低(Drain Induced Barrier Lowering，简称DIBL)、载流子表面散射、速度饱和、离子化和热电子效应等，其降低了栅极电极控制沟道区内电位分布和电流流动的能力，导致半导体结构的导通电流降低。
本申请实施例提供的半导体结构中，衬底及其上的阻挡层中设置有第一接触孔，第一接触孔暴露衬底的第一接触区，第一接触孔的侧壁上设置有第一调整层，且第一调整层和第一接触区所围合的区域内填充有第一接触结构，第一接触结构中与第一调整层相接触的一层原子需适应第一调整层，其使第一接触结构中产生拉应力或者压应力，拉应力或者压应力使得第一接触结构中的原子原有的六度简并能谷分解为能量上升的四度简并能谷和能量下降的二度简并能谷，所产生的能量分裂导致四度简并能谷和二度简并能谷之间的能谷散射几率减小，第一接触结构的电子迁移率提高，从而提高第一接触结构的导通电流，进而提高半导体结构的性能。
为了使本申请实施例的上述目的、特征和优点能够更加明显易懂，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其它实施例，均属于本申请保护的范围。
参考图1和图2，本申请实施例中的半导体结构包括：衬底100、阻挡层200、第一调整层400和第一接触结构500。如图2所示，衬底100包括多个有源区(Active Area，简称AA)110，多个有源区110间隔设置。示例性的，多个有源区110之间可以设置浅槽隔离(ShallowTrench Isolation，简称STI)结构120，通过浅槽隔离结构120将多个有源区110之间隔开来，以保证各有源区110之间彼此独立。
具体的，通过在初始衬底内形成浅沟槽，并在浅沟槽内填充绝缘材料(例如氧化硅)，从而形成多个由浅槽隔离结构120分隔开的有源区110。初始衬底的材质可以为半导体材料，例如硅、锗、碳化硅、锗化硅等，初始衬底还可以为绝缘体上锗(Germanium onInsulator，简称GOI)衬底或者绝缘体上硅(Silicon on Insulator，简称SOI)等。
继续参考图1和图2，有源区110包括第一接触区111(如图2所示)，第一接触区111与第一接触结构500电连接，以通过第一接触结构500电连接其他结构，例如位线。其中，第一接触区111可以与第一接触结构500相接触，如图1所示，第一接触区111的上表面与第一接触结构500的下表面相接触，以实现两者之间的电连接。
在一些可能的实施例中，如图2所示，有源区110还包括第二接触区112，第一接触区111和第二接触区112通过字线130相分隔。具体的，衬底100内形成有字线130，且字线130与有源区110相交，从而将有源区110分隔成第一接触区111和第二接触区112，即字线130的延伸方向与有源区110的延伸方向之间具有夹角。第一接触区111和第二接触区112分别位于字线130的两侧，且与字线130之间绝缘设置。第一接触区111和第二接触区112中的一个可以用作晶体管的源区，第一接触区111和第二接触区112中的另一个可以用作晶体管的漏区，部分字线130可以用于晶体管的栅极。通过设置埋入式的字线130，可以增加晶体管的积集度，并改善晶体管的器件特性。
在一种可能的实现方式中，字线130包括依次层叠设置的第一导电层131、第二导电层132和盖帽层133，第一导电层131的材质可以为金属，例如钼、钨等，第二导电层132的材质可以为多晶硅，且第一导电层131的高度大于第二导电层132的高度。如此设置，一方面，利用多晶硅的功函数较低的性能，可以减少第一导电层131和第二导电层132所形成的叠层的电阻，即第一导电层131和第二导电层132所形成的叠层的电阻低于同样高度的第一导电层131的电阻；另一方面，第二导电层132的高度较小，可以防止增加第一导电层131和第二导电层132所形成的叠层的高宽比和/或电容量。盖帽层133用于对第二导电层132进行隔离和保护，防止第二导电层132氧化，其材质可以为氮化硅或者氮氧化硅。
在另一种可能的实现方式中，如图2所示，字线130包括第一导电层131，覆盖第一导电层131侧面和底面的第二导电层132，以及设置在第一导电层131和第二导电层132上的盖帽层133，即第一导电层131设置在第二导电层132和盖帽层133所围合的区域内。第一导电层131的材质可以为金属，例如钼、钨、铜、铝等，第二导电层132用作扩散阻挡层，以防止第一导电层131中的金属扩散到其他结构中，其材质可以为氮化钛等。盖帽层133用于对第二导电层132进行隔离和保护，防止第二导电层132氧化，其材质可以为氮化硅或者氮氧化硅。
在上述两种实现方式中，字线130与衬底100之间还设置有第二绝缘层140，部分第二绝缘层140与有源区110相接触，另一部分第二绝缘层140与浅槽隔离结构120相接触。如此设置，一方面可以保证字线130和衬底100之间绝缘设置，另一方面，与有源区110接触的部分第二绝缘层140还可以用作栅介质层。第二绝缘层140的材质可以为氧化硅、氧化铪、氧化锆、氧化铝等。
继续参考图1和图2，阻挡层200覆盖衬底100，其材质可以为氮化硅。在一些可能的实施例中，衬底100还可以包括覆盖在有源区110和浅槽隔离结构120上的第三绝缘层150，第三绝缘层150对有源区110进行隔离和保护。字线130可以与第三绝缘层150相齐平，以便于字线130的制作。
阻挡层200中设置有多个间隔设置的第一接触孔210(参考图9)，每个第一接触孔210贯穿阻挡层200并延伸至衬底100内部，以使每个第一接触孔210暴露一个第一接触区111，从而使得形成在第一接触孔210内的结构(例如第一接触结构500)与第一接触区111相接触而实现电连接。以平行于衬底100的平面为截面，第一接触孔210的截面形状可以为圆形、椭圆形、正方形、长方形等，各第一接触孔210可以呈六角密堆积排布或者方阵排布。
继续参考图1，第一调整层400位于第一接触孔210的侧壁上，第一调整层400覆盖第一接触孔210的侧壁，暴露第一接触孔210的部分底壁。第一调整层400背离衬底100的表面可以与阻挡层200背离衬底100的表面齐平，以便于第一调整层400的形成。第一调整层400所围合的区域内仍暴露有第一接触区111，第一调整层400的厚度为4-6nm。
继续参考图1和图2，第一接触结构500填充第一调整层400和第一接触区111所围合的区域内。例如，第一接触结构500可以填平该区域，以使第一接触结构500的表面、第一调整层400的表面、阻挡层200的表面齐平，从而使这三者的表面形成较为平整的平面，便于在其上形成其他结构。
在本申请一种可能的实施例中，第一接触结构500的晶格常数与第一调整层400的晶格常数不同。如此设置，第一接触结构500中与第一调整层400相接触的一层原子需适应第一调整层400的晶格常数，其产生拉应力或者压应力，拉应力或者压应力使得第一接触结构500中的原子原有的六度简并能谷分解为能量上升的四度简并能谷和能量下降的二度简并能谷，所产生的能量分裂导致四度简并能谷和二度简并能谷之间的能谷散射几率减小，第一接触结构500的电子迁移率提高，从而提高第一接触结构500的导通电流，进而提高半导体结构的性能。
示例性的，第一接触结构500的晶格常数小于第一调整层400的晶格常数，如图3所示，第一接触结构500中的原子适应第一调整层400的晶格常数，第一接触结构500中产生拉应力。拉应力使得原有的六度简并能谷Δ6分解为能量上升的四度简并能谷Δ4和能量下降的二度简并能谷Δ2，所产生的能量分裂会导致Δ2和Δ4之间的能谷散射几率减小，电子迁移率提高，从而提高导通电流。
在一些可能的实现方式中，第一调整层400、第一接触区111和第一接触结构500具有相同的Ⅳ族元素，例如硅元素。如此设置，第一接触结构500可以通过外延生长工艺形成在第一调整层400和第一接触区111所围合的区域内，第一接触结构500与第一调整层400的结合更加紧密，其所受的拉应力或压应力较大。
示例性的，第一接触区111的材质为硅，第一调整层400的材质包括锗化硅、碳化硅或者碳化锗硅，第一接触结构500的材质为多晶硅，其可以为掺杂多晶硅，例如，通过离子注入工艺向多晶硅中掺杂N型掺杂离子，例如磷离子。
当第一接触结构500为位线接触(Bit Line Contact，简称BLC)时，优选的，第一调整层400的材质为锗化硅，第一接触区111和第一接触结构500的材质为硅。如此设置，锗化硅的晶格常数大于硅的晶格常数，第一接触结构500受到拉应力，拉应力的方向平行于第一接触孔210的延伸方向，提高第一接触结构500沿第一接触孔210的延伸方向上的电子迁移率，提高导通电流。
本申请实施例中的半导体结构还包括位线结构，位线结构包括位于阻挡层200上方的多条间隔设置且沿第一方向延伸的位线，位线与第一接触结构500电连接。位线的延伸方向与字线130的延伸方向不同，例如，两者的延伸方向垂直。沿第一方向，位线与至少一个第一接触结构500电连接，通过第一接触结构500，位线可以与第一接触区111电连接。具体的，每条位线连接位于同一行的多个第一接触区111，即同一行的多个第一接触区111可以连接同一条位线，且每个第一接触区111仅连接一条位线。
可以理解的是，位线的延伸方向与有源区110的延伸方向之间具有一定角度，即这两个延伸方向不平行。示例性的，位线接触结构竖直设置，多条位线之间相互平行，有源区110倾斜设置，多个有源区110之间相互平行，以使同一条位线可以连接多个有源区110。
位线可以包括第三导电层和设置在第三导电层上的保护层，第三导电层与第一接触结构500相接触，第三导电层可以为单层或者叠层，其材质可以包括金属单质或者金属化合物，保护层可以为氮化硅层或者氮氧化硅层。
参考图4，半导体结构还包括：隔离层600、第二接触孔610、第二调整层700、第二接触结构800。其中，隔离层600覆盖位线结构。隔离层600中具有第二接触孔610，第二接触孔610贯穿隔离层600、阻挡层200(参考图14)并延伸至衬底100内部，暴露出衬底100的有源区110的第二接触区。
具体的，隔离层600中设置有多个间隔设置的第二接触孔610，多个第二接触孔610位于相邻的两条位线之间，且不暴露位线。每相邻的两条位线之间设置有至少一个第二接触孔610，在一些可能的示例中，第二接触孔610呈阵列排布，每相邻的两条位线之间设置有多个沿第一方向排布的第二接触孔610。每个第二接触孔610暴露一个第二接触区112，例如，多个第二接触孔610与多个第二接触区112一一对应。
继续参考图4，第二调整层700位于第二接触孔610的侧壁，第二调整层700覆盖第二接触孔610的至少部分侧壁，暴露第二接触孔610的部分底壁。第二调整层700的表面可以与隔离层600的表面齐平，也可以低于隔离层600的表面，第二调整层700的厚度可以为4-6nm。
第二接触结构800填充第二调整层700和第二接触区112所围合的区域内，第二接触结构800的晶格常数与第二调整层700的晶格常数不同。如此设置，第二接触结构800中与第二调整层700相接触的一层原子需适应第二调整层700的晶格常数，其产生拉应力或者压应力，拉应力或者压应力使得第二接触结构800中的原子原有的六度简并能谷分解为能量上升的四度简并能谷和能量下降的二度简并能谷，所产生的能量分裂导致四度简并能谷和二度简并能谷之间的能谷散射几率减小，第二接触结构800的电子迁移率提高，从而提高第二接触结构800的导通电流，进一步提高半导体结构的性能。
示例性的，第二接触结构800的晶格常数大于第二调整层700的晶格常数，如图5所示，第二接触结构800中的原子适应第二调整层700的晶格常数，其产生压应力。参考图6，压应力使得原有的六度简并能谷Δ6分解为能量上升的四度简并能谷Δ4和能量下降的二度简并能谷Δ2，所产生的能量分裂会导致Δ2和Δ4之间的能谷散射几率减小，电子迁移率提高，从而提高导通电流。
在一些可能的实现方式中，第二调整层700、第二接触区112和第二接触结构800具有相同的Ⅳ族元素，例如硅元素。如此设置，第二接触结构800可以通过外延生长工艺形成在第二调整层700和第二接触区112所围合的区域内，第二接触结构800与第二调整层700的结合更加紧密，其所受的拉应力或压应力较大。
示例性的，第二接触区112的材质为硅，第二调整层700的材质包括锗化硅、碳化硅或者碳化锗硅，第二接触结构800的材质为多晶硅。当第二接触结构800为电容接触时，优选的，第二调整层700的材质为碳化硅，第二接触区112和第二接触结构800的材质为硅。如此设置，碳化硅的晶格常数小于硅的晶格常数，第二接触结构800受到压应力，压应力的方向平行于第二接触孔610的延伸方向，提高第二接触结构700沿第二接触孔610的延伸方向上的电子迁移率，提高导通电流。
在半导体结构包括第一调整层400的实施例的基础上，第一调整层400和第二调整层700的材质包括锗化硅、碳化硅或者碳化锗硅，第二调整层700的材料与第一调整层400的材料不同，以分别使第一调整层400和第二调整层700与第一接触结构500和第二接触结构800相适配，例如，第一调整层400的材质可以为锗化硅，第二调整层700的材质可以为碳化硅。第一调整层400和第二调整层700的厚度均为4-6nm。
本申请实施例中的半导体结构还包括：电容结构，电容结构包括多个间隔排布的电容，每个电容与每个第二接触结构800一一对应电连接。电容包括相对设置的上极板和下极板，以及设置在上极板和下极板之间的介电层，上极板和下极板中的一者与第二接触结构800相接触，从而使得电容与第二接触区112电连接。
综上，本申请实施例提供的半导体结构中，衬底100包括有源区110，有源区110具有第一接触区111，在衬底100上的阻挡层200中设置多个间隔设置的第一接触孔210，并将第一接触孔210延伸至衬底100内部，以暴露第一接触区111；在每个第一接触孔210的侧壁设置第一调整层400，并将第一接触结构500至少填充在第一调整层400和第一接触区111所围合的区域内，第一接触结构500中与第一调整层400相接触的一层原子需适应第一调整层400，第一接触结构500中产生拉应力或者压应力，拉应力或者压应力使得第一接触结构500中的原子原有的六度简并能谷分解为能量上升的四度简并能谷和能量下降的二度简并能谷，所产生的能量分裂导致四度简并能谷和二度简并能谷之间的能谷散射几率减小，第一接触结构500的电子迁移率提高，从而提高第一接触结构500的导通电流，进而提高半导体结构的性能。
本申请实施例还提供一种半导体结构的制作方法，参考图7，该制作方法包括以下步骤：
步骤S10：提供衬底，衬底包括多个间隔设置的有源区，有源区包括第一接触区。
参考图2，衬底100包括多个有源区110，多个有源区110间隔设置。示例性的，多个有源区110之间可以设置浅槽隔离(Shallow Trench Isolation，简称STI)结构120。具体的，通过在初始衬底内形成浅沟槽，并在浅沟槽内填充绝缘材料(例如氧化硅)，从而形成多个由浅槽隔离结构120分隔开的有源区110。
有源区110包括第一接触区111，在一些可能的实施例中，有源区110还包括第二接触区112，第一接触区111和第二接触区112通过字线130相分隔。具体的，衬底100内形成有字线130，且字线130与有源区110相交，从而将有源区110分隔成第一接触区111和第二接触区112，即字线130的延伸方向与有源区110的延伸方向之间具有夹角。第一接触区111和第二接触区112分别位于字线130的两侧，且与字线130之间绝缘设置。第一接触区111和第二接触区112中的一个可以用作晶体管的源区，第一接触区111和第二接触区112中的另一个可以用作晶体管的漏区，部分字线130可以用于晶体管的栅极，以增加晶体管的积集度，并改善晶体管的器件特性。
字线130与衬底100之间还设置有第二绝缘层140，部分第二绝缘层140与有源区110相接触，另一部分第二绝缘层140与浅槽隔离结构120相接触，第二绝缘层140的材质可以为氧化硅等。如此设置，一方面可以保证字线130和衬底100之间绝缘设置，另一方面，与有源区110接触的部分第二绝缘层140还可以用在栅介质层。
步骤S20：去除部分衬底，形成多个间隔设置的第一接触孔，每个第一接触孔暴露一个第一接触区。
参考图4、图8和图9，第一接触孔210形成在衬底100中，其暴露第一接触区111，第一接触孔210与第一接触区111一一对应。在一些可能的实现方式中，去除部分衬底100，形成多个间隔设置的第一接触孔210，每个第一接触孔210暴露一个第一接触区111，包括：
在衬底100上形成阻挡层200，阻挡层200覆盖衬底100。参考图8，阻挡层200形成在衬底100上，且覆盖衬底100，其材质可以为氮化硅。阻挡层200可以通过沉积工艺形成，例如化学气相沉积(Chemical Vapor Deposition，简称CVD)工艺、物理气相沉积(PhysicalVapor Deposition，简称PVD)工艺或者原子层沉积(Atomic Layer Deposition，简称ALD)工艺等。
在一些可能的实施例中，如图8所示，衬底100还可以包括覆盖在有源区110和浅槽隔离结构120上的第三绝缘层150，第三绝缘层150对有源区110进行隔离和保护，字线130的顶面与第三绝缘层150的顶面齐平，阻挡层200覆盖在第三绝缘层150和字线130上。
形成阻挡层200后，在阻挡层200上形成第一绝缘层300。继续参考图8和图9，第一绝缘层300沉积形成在阻挡层200上，其覆盖阻挡层200。第一绝缘层300一方面可以用作阻挡层200的保护层，在后续对第一接触孔210内的第一接触结构500进行处理时减少对阻挡层200的损伤，例如，当对第一接触结构500进行离子注入时，可以减少阻挡层200的损伤；另一方面，第一绝缘层300还可以用作形成在其上的结构的刻蚀停止层，从而在刻蚀第一绝缘层300之上的结构时减少对阻挡层200的损伤，以保证阻挡层200的性能。其中，第一绝缘层300的材质可以氧化物，例如氧化硅，第一绝缘层300的厚度为8-12nm，
形成第一绝缘层300后，去除部分第一绝缘层300、部分阻挡层200和部分衬底100，形成多个间隔设置的第一接触孔210。参考图8和图9，通过干法刻蚀或者湿法刻蚀工艺，刻蚀第一绝缘层300、阻挡层200和衬底100，形成第一接触孔210。在一些可能的示例中，去除部分第一绝缘层300、部分阻挡层200和部分衬底100，形成多个间隔设置的第一接触孔210，包括：
在第一绝缘层300上形成依次层叠的抗反射层910、掩膜层920和光刻胶层930。参考图8，在第一绝缘层300上形成抗反射层(Anti-Reflection Coating，简称ARC)910，在抗反射层910上形成掩膜层920，并在掩膜层920上形成光刻胶层930。
其中，光刻胶层930(Photo Resist，简称PR)通过曝光显影等过程，形成所需图案。掩膜层920用于转移光刻胶层930中的图案，其材质较硬，可以承受持续时间较长的刻蚀而本身的损伤较小，以保证图案转移过程中的准确性。抗反射层910用于吸收光刻胶层930曝光过程中的光，以减少光反射，从而保证光刻胶层930中所形成的图案的准确性。
在一些可能的示例中，掩膜层920的材质可以为多晶硅，掩膜层920可以通过沉积工艺形成，抗反射层910和光刻胶层930可以通过旋涂工艺(Spin on)形成。
形成抗反射层910、掩膜层920和光刻胶层930后，以光刻胶层930为掩膜，刻蚀掩膜层920、抗反射层910、第一绝缘层300、阻挡层200和衬底100，形成第一接触孔210。参考图8和图9，以光刻胶层930为掩膜，刻蚀掩膜层920，去除部分掩膜层920，以将光刻胶层930的图案转移到掩膜层920中，并继续刻蚀抗反射层910、第一绝缘层300、阻挡层200和衬底100，在第一绝缘层300、阻挡层200和衬底100中形成第一接触孔210。第一接触孔210贯穿第一绝缘层300和阻挡层200，第一接触孔210的底壁位于衬底100中。
去除第一绝缘层300上的各膜层，以暴露第一绝缘层300。参考图9，第一绝缘层300上的抗反射层910、掩膜层920和光刻胶层930可以通过刻蚀工艺去除。
在一些可能的示例中，在以光刻胶层930为掩膜，刻蚀掩膜层920、抗反射层910、第一绝缘层300、阻挡层200和衬底100，形成第一接触孔210的过程中，还去除光刻胶层930、硬掩模层和抗反射层910中远离衬底100的至少一个膜层。例如，在形成第一接触孔210的过程中，光刻胶层930被去除，此时，只需单独去除掩膜层920和抗反射层910，即去除第一绝缘层300上的各膜层是指去除第一绝缘层300上的抗反射层910和掩膜层920。
在另一些可能的示例中，在以光刻胶层930为掩膜，刻蚀掩膜层920、抗反射层910、第一绝缘层300、阻挡层200和衬底100，形成第一接触孔210的过程中，光刻胶层930被去除部分，此时，去除第一绝缘层300上的各膜层是指去除第一绝缘层300上的抗反射层910、掩膜层920和光刻胶层930。
步骤S30：在第一接触孔的侧壁形成第一调整层。
参考图9至图11，第一调整层400覆盖第一接触孔210的侧壁，未覆盖第一接触孔210的底壁，第一接触区111暴露在第一调整层400所围合的区域内。第一调整层400的厚度为4-6nm，优选的，第一调整层400的厚度为5nm，第一调整层400的材质可以包括锗化硅、碳化硅或者碳化锗硅等。
参考图9至图11，在一些可能的实现方式中，在第一接触孔210的侧壁形成第一调整层400，包括：
在第一接触孔210的侧壁和底壁，以及第一绝缘层300上沉积第一材料层410。如图9和图10所示，第一材料层覆盖第一接触孔210的侧壁和底壁和第一绝缘层300背离衬底100的表面。
形成第一材料层410后，刻蚀第一材料层410，去除位于第一接触孔210的底壁和第一绝缘层300上的第一材料层410，形成第一调整层400。如图10和图11所示，刻蚀第一材料层410，保留位于第一接触孔210的侧壁上的第一材料层410，去除其他的第一材料层410，保留的第一材料层410形成第一调整层400。
步骤S40：在第一调整层的表面和第一接触区形成第一接触结构。
参考图1，第一接触结构500填充第一调整层400和第一接触区111所围合的区域内，例如，第一接触结构500可以填平该区域，以使第一接触结构500的表面、第一调整层400的表面、阻挡层200的表面齐平，从而使这三者的表面形成较为平整的平面，便于在其上形成其他结构。
在一些可能的实现方式中，在第一调整层400的表面和第一接触区111形成第一接触结构500，包括：在第一调整层400的表面、第一接触区111上外延生长第一接触结构500，第一接触结构500的晶格常数与第一调整层400的晶格常数不同。其中，第一调整层400、第一接触区111和第一接触结构500具有相同的Ⅳ族元素，例如硅元素，以实现第一接触结构500的外延生长。
如此设置，第一接触结构500作为外延层，其与第一调整层400相结合的原子适应第一调整层400的晶格常数，第一接触结构500的原子产生拉应力或者压应力，拉应力或者压应力使得第一接触结构500中的原子原有的六度简并能谷分解为能量上升的四度简并能谷和能量下降的二度简并能谷，所产生的能量分裂导致四度简并能谷和二度简并能谷之间的能谷散射几率减小，第一接触结构500的电子迁移率提高，从而提高第一接触结构500的导通电流，提高半导体结构的性能。
当第一接触结构500为位线接触(Bit Line Contact，简称BLC)时，优选的，第一调整层400的材质为锗化硅，第一接触区111和第一接触结构500的材质为硅。如此设置，锗化硅的晶格常数大于硅的晶格常数，第一接触结构500受到拉应力，拉应力的方向平行于第一接触孔210的延伸方向，提高第一接触结构500沿第一接触孔210的延伸方向上的电子迁移率，提高导通电流。
在另一些可能的实现方式中，参考图12，在第一调整层400的表面和第一接触区111形成第一接触结构500，包括：在第一调整层400的表面、第一绝缘层300的表面和第一接触区111上外延生长第一接触结构500。其中，第一调整层400、第一绝缘层300、第一接触区111和第一接触结构500具有相同的Ⅳ族元素，例如硅元素，以实现第一接触结构500的外延生长。具体的，第一调整层400的材质可以为锗化硅，第一绝缘层300的材质可以为氧化硅，第一接触区111的材质可以为硅，第一接触结构500的材质可以为多晶硅。参考图12，形成第一接触结构500后，还可以对第一接触结构500进行离子注入，以使第一接触结构500形成掺杂，提高第一接触结构500的性能。
在衬底100上形成有阻挡层200的实施例中，在第一调整层400的表面和第一接触区111形成第一接触结构500(步骤S40)之后，还可以包括：去除阻挡层200上方的第一绝缘层300和第一接触结构500，以暴露阻挡层200。如图13所示，通过平坦化处理去除阻挡层200上方的第一绝缘层300和第一接触结构500。
综上，本申请实施例提供的半导体结构的制作方法中，通过去除部分衬底100，形成多个间隔设置的第一接触孔210，在第一接触孔210的侧壁形成第一调整层400，并在第一调整层400的表面和第一接触区111形成第一接触结构500，使得第一接触结构500中与第一调整层400相接触的一层原子需适应第一调整层400，其产生拉应力或者压应力，拉应力或者压应力使得第一接触结构500中的原子原有的六度简并能谷分解为能量上升的四度简并能谷和能量下降的二度简并能谷，所产生的能量分裂导致四度简并能谷和二度简并能谷之间的能谷散射几率减小，第一接触结构500的电子迁移率提高，从而提高第一接触结构500的导通电流，进而提高半导体结构的性能。
在本申请一些可能的实施例中，在第一调整层400的表面和第一接触区111形成第一接触结构500(步骤S40)之后，还包括：
步骤S50：在衬底上方形成间隔设置的多条位线结构，第一接触结构与位线结构电连接。
位线结构包括多条间隔设置且沿第一方向延伸的位线，位线与第一接触结构500电连接。沿第一方向，位线与至少一个第一接触结构500电连接，通过第一接触结构500，位线可以与第一接触区111电连接。具体的，每条位线连接位于同一行的多个第一接触区111，即同一行的多个第一接触区111可以连接同一条位线，且每个第一接触区111仅连接一条位线。
位线可以包括第三导电层和设置在第三导电层上的保护层，第三导电层与第一接触结构400相接触，第三导电层可以为单层或者叠层，保护层可以为氮化硅层或者氮氧化硅层。
在衬底100上设置有阻挡层200的实施例中，在衬底100上方形成间隔设置的多条位线结构，第一接触结构500与位线结构电连接，可以包括以下过程：在阻挡层200和第一接触结构500上沉积初始第三导电层和初始保护层；刻蚀初始保护层和初始第三导电层，剩余的初始保护层形成保护层，剩余的初始第三导电层形成导电层，以形成多条间隔设置的位线。
步骤S60：在位线结构上方形成电容结构，有源区还包括第二接触区，第二接触区与电容结构电连接。
具体的，在位线结构上方形成电容结构，包括：
在位线上形成隔离层600，隔离层600覆盖位线且在相邻的位线之间形成有第二接触孔610，每个第二接触孔610暴露一个第二接触区112。参考图14和图15，在位线上沉积隔离层600，隔离层600覆盖位线，以对位线进行隔离和保护。隔离层600设置有第二接触孔610，第二接触孔610位于相邻的位线之间，且不暴露位线。第二接触孔610延伸至衬底100内，以暴露衬底100的第二接触区112。示例性的，第二接触孔610贯穿隔离层600和阻挡层200，其底壁位于衬底100内，以暴露第二接触区112。
在第二接触孔610的侧壁上形成第二调整层700。参考图16和图17，示例性的，在第二接触孔610的侧壁和底壁，以及隔离层600上沉积第二调整层700，再去除位于第二接触孔610的底壁和隔离层600上的第二调整层700，保留位于第二接触孔610的侧壁上的第二调整层700。
在第二调整层700的表面和第二接触区112外延生长第二接触结构800，第二接触结构800的晶格常数与第二调整层700的晶格常数不同。参考图17和图18，通过外延生长工艺在第二调整层700的表面和第二接触区112形成第二接触结构800，第二接触结构800填充在第二调整层700和第二接触区112所围合的区域内。
第二接触结构800的晶格常数与第二调整层700的晶格常数不同。如此设置，第二接触结构800中与第二调整层700相接触的一层原子需适应第二调整层700的晶格常数，其产生拉应力或者压应力，拉应力或者压应力使得第二接触结构800中的原子原有的六度简并能谷分解为能量上升的四度简并能谷和能量下降的二度简并能谷，所产生的能量分裂导致四度简并能谷和二度简并能谷之间的能谷散射几率减小，第二接触结构800的电子迁移率提高，从而提高第二接触结构800的导通电流，进一步提高半导体结构的性能。
在一些可能的实现方式中，第二调整层700、第二接触区112和第二接触结构800具有相同的Ⅳ族元素，例如硅元素，以实现第二接触结构800的外延生长。具体的，第二调整层700的材质可以为碳化硅，第二接触区112的材质可以为硅，第一接触结构500的材质可以为多晶硅。如此设置，碳化硅的晶格常数小于硅的晶格常数，第二接触结构800受到压应力，压应力的方向平行于第二接触孔610的延伸方向，提高第二接触结构700沿第二接触孔610的延伸方向上的电子迁移率，提高导通电流。
本申请实施例中，第一调整层400和第二调整层700的材质包括锗化硅、碳化硅或者碳化锗硅，第一调整层400和第二调整层700的材质可以不同，第一调整层400和第二调整层700的厚度均为4-6nm。
在一些可能的实施例中，参考图19，形成第二接触结构800后，还包括：去除部分第二调整层700和部分第二接触结构800，以使第二接触结构800背离衬底100的表面低于隔离层600背离衬底100的表面，如此设置，可以避免第二接触结构800之间电连接，保证其绝缘设置。
本说明书中各实施例或实施方式采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分相互参见即可。参考术语“一个实施方式”、“一些实施方式”、“示意性实施方式”、“示例”、“具体示例”、或“一些示例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施方式或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。
最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。
Claims (18)
1.一种半导体结构，其特征在于，包括：衬底、覆盖所述衬底的阻挡层、第一调整层和第一接触结构；
所述衬底包括多个间隔设置的有源区，所述有源区包括第一接触区，所述阻挡层设置有多个间隔设置的第一接触孔，每个所述第一接触孔贯穿所述阻挡层并延伸至所述衬底内部暴露一个所述第一接触区；
所述第一调整层位于所述第一接触孔的侧壁；
所述第一接触结构填充所述第一调整层和所述第一接触区所围合的区域。
2.根据权利要求1所述的半导体结构，其特征在于，所述第一接触结构的晶格常数与所述第一调整层的晶格常数不同。
3.根据权利要求1或2所述的半导体结构，其特征在于，所述半导体结构还包括：位线结构，所述位线结构包括位于所述阻挡层上方的多条间隔设置且沿第一方向延伸的位线，所述位线与所述第一接触结构电连接。
4.根据权利要求3所述的半导体结构，其特征在于，所述半导体结构还包括：隔离层、第二接触孔、第二调整层、第二接触结构；
所述隔离层覆盖所述位线结构；所述第二接触孔位于相邻的两条位线之间，贯穿所述隔离层、所述阻挡层并延伸至所述衬底内部，暴露出所述有源区的第二接触区；所述第二调整层位于所述第二接触孔的侧壁；所述第二接触结构填充所述第二调整层和所述第二接触区所围合的区域。
5.根据权利要求4所述的半导体结构，其特征在于，所述半导体结构还包括：电容结构，所述电容结构包括多个间隔排布的电容，每个所述电容与每个所述第二接触结构一一对应电连接。
6.根据权利要求4所述的半导体结构，其特征在于，所述第二接触结构的晶格常数与所述第二调整层的晶格常数不同。
7.根据权利要求4所述的半导体结构，其特征在于，所述第一调整层和第二调整层的材质包括锗化硅、碳化硅或者碳化锗硅。
8.根据权利要求4所述的半导体结构，其特征在于，所述第一调整层和第二调整层的厚度为4-6nm；所述第二调整层的材料与所述第一调整层的材料不同。
9.一种半导体结构的制作方法，其特征在于，包括：
提供衬底，所述衬底包括多个间隔设置的有源区，所述有源区包括第一接触区；
去除部分所述衬底，形成多个间隔设置的第一接触孔，每个所述第一接触孔暴露一个所述第一接触区；
在所述第一接触孔的侧壁形成第一调整层；
在所述第一调整层的表面和所述第一接触区形成第一接触结构。
10.根据权利要求9所述的制作方法，其特征在于，所述第一接触结构的晶格常数与所述第一调整层的晶格常数不同。
11.根据权利要求9所述的制作方法，其特征在于，去除部分所述衬底，形成多个间隔设置的第一接触孔，每个所述第一接触孔暴露一个所述第一接触区，包括：
在衬底上形成阻挡层，所述阻挡层覆盖所述衬底；
在所述阻挡层上形成第一绝缘层；
去除部分所述第一绝缘层、部分所述阻挡层和部分所述衬底，形成多个间隔设置的第一接触孔。
12.根据权利要求11所述的制作方法，其特征在于，在所述第一接触孔的侧壁形成第一调整层，包括：
在所述第一接触孔的侧壁和底壁，以及所述第一绝缘层上沉积第一材料层；
刻蚀所述第一材料层，去除位于所述第一接触孔的底壁和所述第一绝缘层上的所述第一材料层，形成所述第一调整层。
13.根据权利要求11所述的制作方法，其特征在于，去除部分所述第一绝缘层、部分所述阻挡层和部分所述衬底，形成多个间隔设置的第一接触孔，包括：
在所述第一绝缘层上形成依次层叠的抗反射层、掩膜层和光刻胶层；
以所述光刻胶层为掩膜，刻蚀所述掩膜层、所述抗反射层、所述第一绝缘层、所述阻挡层和所述衬底，形成所述第一接触孔；
去除所述第一绝缘层上的各膜层，以暴露所述第一绝缘层。
14.根据权利要求9所述的制作方法，其特征在于，在所述第一调整层的表面和所述第一接触区形成第一接触结构，包括：
在所述第一调整层的表面、所述第一接触区上外延生长所述第一接触结构。
15.根据权利要求11-13任一项所述的制作方法，其特征在于，所述第一绝缘层的厚度为8-12nm，所述第一调整层的厚度为4-6nm。
16.根据权利要求9-14任一项所述的制作方法，其特征在于，在所述第一调整层的表面和所述第一接触区形成第一接触结构之后，还包括：
在所述衬底上方形成间隔设置的多条位线结构，所述第一接触结构与位线结构电连接；
在所述位线结构上方形成电容结构，所述有源区还包括第二接触区，所述第二接触区与电容结构电连接。
17.根据权利要求16所述的制作方法，其特征在于，在所述位线结构上方形成电容结构，包括：
在所述位线上形成隔离层，所述隔离层覆盖所述位线且在相邻的位线之间形成有第二接触孔，每个所述第二接触孔暴露一个所述第二接触区；
在所述第二接触孔的侧壁上形成第二调整层；
在所述第二调整层的表面和所述第二接触区外延生长第二接触结构，所述第二接触结构的晶格常数与所述第二调整层的晶格常数不同。
18.根据权利要求17所述的制作方法，其特征在于，所述第一调整层和所述第二调整层的材质包括锗化硅、碳化硅或者碳化锗硅。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210228820.0A CN116798975A (zh) | 2022-03-08 | 2022-03-08 | 半导体结构及其制作方法 |
| PCT/CN2022/081555 WO2023168742A1 (zh) | 2022-03-08 | 2022-03-17 | 半导体结构及其制作方法 |
| US17/808,891 US20230292487A1 (en) | 2022-03-08 | 2022-06-24 | Semiconductor structure and method for manufacturing semiconductor structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210228820.0A CN116798975A (zh) | 2022-03-08 | 2022-03-08 | 半导体结构及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116798975A true CN116798975A (zh) | 2023-09-22 |
Family
ID=87937011
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210228820.0A Pending CN116798975A (zh) | 2022-03-08 | 2022-03-08 | 半导体结构及其制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN116798975A (zh) |
| WO (1) | WO2023168742A1 (zh) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105448919B (zh) * | 2014-09-01 | 2018-07-27 | 华邦电子股份有限公司 | 动态随机存取存储器及其制造方法 |
| CN111192876A (zh) * | 2018-11-15 | 2020-05-22 | 长鑫存储技术有限公司 | 具有电容器的存储器件及其形成方法 |
| US11164816B2 (en) * | 2019-09-05 | 2021-11-02 | Nanya Technology Corporation | Semiconductor device and method for fabricating the same |
| CN114093870B (zh) * | 2020-08-25 | 2023-10-13 | 长鑫存储技术有限公司 | 半导体结构及其制作方法 |
| CN113035872B (zh) * | 2021-03-05 | 2023-04-07 | 长鑫存储技术有限公司 | 半导体结构及其制作方法 |
| CN113690187B (zh) * | 2021-08-17 | 2023-10-20 | 福建省晋华集成电路有限公司 | 半导体结构及其形成方法 |
-
2022
- 2022-03-08 CN CN202210228820.0A patent/CN116798975A/zh active Pending
- 2022-03-17 WO PCT/CN2022/081555 patent/WO2023168742A1/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023168742A1 (zh) | 2023-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9087856B2 (en) | Semiconductor device with buried bit line and method for fabricating the same | |
| US8237221B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| US6545360B1 (en) | Semiconductor device and manufacturing method thereof | |
| CN108257919B (zh) | 随机动态处理存储器元件的形成方法 | |
| CN112864018A (zh) | 沟槽型场效应晶体管结构及其制备方法 | |
| US20120132986A1 (en) | Semiconductor devices and methods of manufacturing the same | |
| CN112349720B (zh) | 半导体存储装置 | |
| US20010034109A1 (en) | Trench seimconductor devices reduced trench pitch | |
| TWI751431B (zh) | 具有低閃爍雜訊的半導體裝置及其形成方法 | |
| KR20230098897A (ko) | 반도체 구조 및 제조 방법 | |
| US20080073730A1 (en) | Semiconductor device and method for formimg the same | |
| US20230084374A1 (en) | Semiconductor device and method for fabricating the same | |
| US20230054358A1 (en) | Semiconductor device and manufacturing method thereof | |
| CN211929495U (zh) | 栅极结构 | |
| CN111916399B (zh) | 一种半导体器件的制备方法以及半导体器件 | |
| CN116798975A (zh) | 半导体结构及其制作方法 | |
| CN115939043A (zh) | 半导体结构及其制作方法 | |
| US20230292487A1 (en) | Semiconductor structure and method for manufacturing semiconductor structure | |
| US6992352B2 (en) | Trenched DMOS devices and methods and processes for making same | |
| CN117525117B (zh) | 晶体管器件及其制备方法 | |
| CN113437148B (zh) | 半导体结构及其形成方法 | |
| CN115863411B (zh) | 一种屏蔽栅功率器件及其制备方法 | |
| US20240030342A1 (en) | Semiconductor devices | |
| CN114497041A (zh) | 半导体结构及半导体结构的制作方法 | |
| KR100269634B1 (ko) | 트랜지스터의 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |