CN111192876A - 具有电容器的存储器件及其形成方法 - Google Patents

具有电容器的存储器件及其形成方法 Download PDF

Info

Publication number
CN111192876A
CN111192876A CN201811360797.0A CN201811360797A CN111192876A CN 111192876 A CN111192876 A CN 111192876A CN 201811360797 A CN201811360797 A CN 201811360797A CN 111192876 A CN111192876 A CN 111192876A
Authority
CN
China
Prior art keywords
capacitor
top surface
contact
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811360797.0A
Other languages
English (en)
Inventor
鲍锡飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN201811360797.0A priority Critical patent/CN111192876A/zh
Publication of CN111192876A publication Critical patent/CN111192876A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及集成电路领域，提供了一种具有电容器的存储器件及其形成方法，所述存储器件包括在基底上形成的多个电容接触以及第一支撑层，所述多个电容接触与所述多个电容接触区一一对应电连接，所述第一支撑层覆盖所述多个电容接触区之间的所述基底的顶表面，每个电容接触包括在基底上依次叠加的第一电容接触和第二电容接触，第一支撑层的顶表面高于第一电容接触的顶表面且低于第二电容接触的顶表面。在基底上对应于电容接触区形成设置电容器的电容孔时，即使在未能蚀刻完全第一支撑层的情形下，由于第二电容接触凸出于第一支撑层，电容器的下电极层也易与第二电容接触形成良好的电接触，有利于提高存储器件的良率。

Description

具有电容器的存储器件及其形成方法
技术领域
本发明涉及集成电路领域，特别涉及一种具有电容器的存储器件及其形成方法。
背景技术
电容器是集成电路领域中的重要元件之一，利用其电荷储存功能，电容器在半导体存储器件例如动态随机存储器(DRAM)用于存储数据。
动态随机存储器是计算机中常用的半导体存储器件，通常包括多个重复的存储单元组成的阵列。每个存储单元包括电容器及晶体管，其中电容器用于存储数据，而晶体管可控制电容器对于数据的存取。具体的，晶体管的栅极电连接至动态随机存储器的字线(wordline)，晶体管的一个源/漏区电连接至动态随机存储器的位线(bit line)，另一个源/漏区则通过电容接触点电连接至电容器，从而达到数据存储和输出的目的。
随着集成电路制程的发展，动态随机存储器的存储单元的几何尺寸也按照摩尔定律不断减小，对应的电容器在基底上的横向面积逐渐减小，为了获得较大的电容，一种方法是在基底上制作堆叠层并在堆叠层中形成暴露电容接触点的深槽，并以深槽侧壁提供对应该电容接触点的电容器的主要极板面积。但是，随着深槽的深宽比不断提高(例如可大于25：1)，在制作深槽时，存在经由蚀刻制程未能刻穿堆叠层(尤其是最下层的支撑层)的情况，使得对应的深槽底部未能暴露出电容接触点，进而导致基于该深槽制作的电容器无法与下方电容接触点接触，即使得动态随机存储器的电容“失效”，降低了器件良率。
发明内容
随着电容器越做越高，蚀刻制程在小尺寸下达到高的深宽比面临着挑战。为了解决由于蚀刻制程不完全导致深槽未能达到预定深度，不能暴露出电容接触点的问题，本发明提供一种具有电容器的存储器件及其形成方法。
根据本发明的一个方面，本发明提供一种具有电容器的存储器件，包括：
基底，所述基底的顶表面具有多个电容接触区；多个电容接触，所述多个电容接触设置于基底上且与所述多个电容接触区一一对应电连接；以及第一支撑层，所述第一支撑层设置于所述基底上且覆盖所述多个电容接触区之间的所述基底的顶表面；其中，每个所述电容接触包括在远离所述基底的顶表面方向依次叠加的第一电容接触和第二电容接触，所述第一支撑层的顶表面高于所述第一电容接触的顶表面且低于所述第二电容接触的顶表面。
可选的，所述存储器件还包括在所述基底上与所述多个电容接触一一对应形成的多个下电极，每个所述下电极与对应的第二电容接触的至少部分顶表面接触。
可选的，每个所述下电极还与对应的第一电容接触的至少部分顶表面接触。
可选的，每个所述下电极沿所述电容接触的顶表面朝向远离所述基底顶表面的方向延伸以围成一筒状结构，所述下电极具有朝向所述筒状结构内部的内表面以及背离所述筒状结构内部的外表面；所述电容器结构还包括覆盖所述内表面和所述外表面的电容介质层、以及覆盖所述电容介质层的上电极层。
可选的，所述基底中包括多个有源区和用于限定所述多个有源区的隔离区，在所述第一支撑层的上方对应于所述隔离区依次相隔设置有第二支撑层和第三支撑层，以连接并支撑所述多个下电极。
可选的，所述基底在对应于每个所述有源区的顶表面设置有两个所述电容接触区。
可选的，所述第二电容接触的顶表面面积小于或者等于所述第一电容接触的顶表面面积。
可选的，所述第二电容接触平行于所述基底顶表面的横截面包括圆形、椭圆形和多边形所组成的组中的一种或者两种以上的组合；和/或，所述第二电容接触垂直于所述基底顶表面的横截面包括半圆形、矩形、正方形和梯形所组成的组中的一种或者两种以上的组合。
可选的，所述第一电容接触和/或所述第二电容接触的材料包括掺杂多晶硅、金属氮化物、金属硅化物和金属所组成的组中的一种或者两种以上的组合。
可选的，所述第一支撑层的材料包括氧化硅、氮化硅和氮氧化硅所组成的组中的一种或者两种以上的组合。
可选的，所述存储器件为动态随机存储器。
根据本发明的另一方面，还提供了一种具有电容器的存储器件的形成方法，包括以下步骤：
提供基底，所述基底的顶表面具有多个电容接触区；以及在所述基底上形成多个电容接触以及第一支撑层，其中，所述多个电容接触与所述多个电容接触区一一对应电连接，所述第一支撑层覆盖所述多个电容接触区之间的所述基底的顶表面，每个所述电容接触包括沿远离所述基底的顶表面方向依次叠加的第一电容接触和第二电容接触，所述第一支撑层的顶表面高于所述第一电容接触的顶表面且低于所述第二电容接触的顶表面。
可选的，在所述基底上形成所述多个电容接触以及所述第一支撑层的步骤包括：
在所述基底上对应于所述多个电容接触区形成多个第一电容接触，每个所述第一电容接触与对应的电容接触区电连接；在所述基底上依次形成第一支撑层和掩模层，所述第一支撑层覆盖所述多个第一电容接触的顶表面且覆盖所述多个电容接触区之间的所述基底的顶表面，所述掩模层覆盖所述第一支撑层的顶表面；形成贯穿所述掩模层和所述第一支撑层的多个开孔，以分别暴露出每个所述第一电容接触的至少部分顶表面；在所述基底上形成多个第二电容接触，每个所述第二电容接触覆盖所述第一电容接触被暴露的顶表面并填满对应的开孔；以及去除剩余的所述掩模层。
可选的，所述掩模层的材料包括光刻胶、碳化硅和无定形碳所组成的组中的一种或者两种以上的组合。
可选的，去除剩余的所述掩模层之后，所述存储器件的形成方法还包括：
在所述基底上形成叠层，所述叠层覆盖所述多个电容接触以及所述第一支撑层的顶表面，所述叠层的顶表面高于所述第二电容接触的顶表面；在所述叠层中对应所述电容接触区形成贯穿所述叠层的多个电容孔，所述电容孔的底表面暴露出所述第二电容接触的至少部分顶表面；以及沿所述电容孔的底表面、侧表面以及剩余的所述叠层的顶表面形成下电极层，所述下电极层与所述第二电容接触的至少部分顶表面接触。
可选的，所述叠层包括在所述基底上沿远离所述基底的顶表面方向依次叠加的第一牺牲层、第二支撑层、第二牺牲层和第三支撑层，所述第一牺牲层的顶表面高于所述第二电容接触的顶表面。
可选的，所述电容孔还贯穿所述第一支撑层，以暴露出所述第一电容接触的至少部分顶表面，所述下电极层还与所述第一电容接触的至少部分顶表面接触并覆盖第一支撑层的侧表面。
可选的，形成所述下电极层后，所述存储器件的形成方法还包括：
去除部分所述下电极层、部分所述第三支撑层、部分所述第二支撑层、所述第一牺牲层和所述第二牺牲层，以形成相互断开的多个下电极；每个所述下电极具有朝向所述电容孔内部的内表面以及背离所述电容孔内部的外表面；形成电容介质层，所述电容介质层覆盖所述下电极的内表面和外表面；以及形成上电极层，所述上电极层覆盖所述电容介质层。
可选的，所述基底中包括多个有源区和用于限定所述多个有源区的隔离区，剩余的所述第二支撑层和剩余的所述第三支撑层在所述第一支撑层上对应于所述隔离区依次相隔设置。
本发明提供的具有电容器的存储器件，在基底上设置有电连接至多个电容接触区的多个电容接触以及覆盖基底的多个电容接触区之间顶表面的第一支撑层，每个电容接触包括在基底上依次叠加的第一电容接触和第二电容接触，其中，第一支撑层的顶表面高于所述第一电容接触的顶表面且低于所述第二电容接触的顶表面，也即第二电容接触的顶表面凸出于(即暴露出)第一支撑层的顶表面并通过第一电容接触电连接至基底顶表面的电容接触区，从而对于存储器件与电容接触电连接的电容器来说，其下电极容易与电容接触中的第二电容接触形成良好的电接触，有利于提高存储器件的良率。
本发明提供的具有电容器的存储器件的形成方法，在基底上形成多个电容接触以及第一支撑层，所述多个电容接触与所述多个电容接触区一一对应电连接，所述第一支撑层覆盖所述多个电容接触区之间的所述基底的顶表面，每个所述电容接触包括在基底上依次叠加的第一电容接触和第二电容接触，所述第一支撑层的顶表面高于所述第一电容接触的顶表面且低于所述第二电容接触的顶表面。从而，对于后续在基底上对应于电容接触区形成设置电容器的电容孔时，即使在未能蚀刻完全第一支撑层的情形下，由于第二电容接触的顶表面凸出于第一支撑层的顶表面，电容孔也容易暴露出第二电容接触的至少部分顶表面，从而使后续铺设于电容孔中的下电极层容易与第二电容接触及电容接触区形成良好的电接触，有利于提高存储器件的良率。
附图说明
图1是本发明一实施例中具有电容器的存储器件的剖面示意图。
图2是本发明一实施例中具有电容器的存储器件的形成方法的流程示意图。
图3-1至图3-21是依照本发明一实施例的具有电容器的存储器件的形成方法在形成存储器件过程中的剖面示意图。
图4是本发明一实施例中位线接触、有源区与字线的平面示意图。
附图标记说明：
100-基底 10-电容接触区
200-电容接触 310-第一支撑层
210-第一电容接触 220-第二电容接触
101-衬底 101a-第一字线沟槽
101b-第二字线沟槽 102-衬垫层
103-栅极介质层 104-第一字线层
105-第二字线层 110-字线
106-第一介质层 121-位线接触
120-位线 122-功函数层
123-位线层 107-第二介质层
108-侧墙 109-导电材料层
111-保护层 113-第三介质层
202-掩模层 310a-开孔
300-叠层 320-第一牺牲层
330-第二支撑层 340-第二牺牲层
350-第三支撑层 300a-电容孔
300a-1-特殊电容孔 401-下电极层
410-下电极 402-封闭层
410a-内表面 410b-外表面
420-电容介质层 430-上电极层
具体实施方式
以下结合附图和具体实施例对本发明的具有电容器的存储器件及其形成方法作进一步详细说明。根据下面的说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
下文中的术语“第一”“第二”等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可替换，例如可使得本文所述的本发明实施例能够不同于本文所述的或所示的其他顺序来操作。类似的，如果本文所述的方法包括一系列步骤，且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序，且一些所述的步骤可被省略和/或一些本文未描述的其他步骤可被添加到该方法。为了不致使附图过于复杂，每个部件并非标记于每一附图。
需要说明的是，本发明实施例重点描述的是如何解决由于蚀刻制程不完全导致在基底上形成存储器件的电容器时深槽未能暴露出电容接触点的问题，但并不代表本发明涉及的具有电容器的存储器件及其形成方法仅包括以下所描述的结构或步骤，公知的存储器件结构和工艺步骤也可包含在其中。
图1是本发明一实施例中具有电容器的存储器件的剖面示意图。参照图1，本发明一实施例中，所述存储器件包括：
基底100，所述基底100的顶表面具有多个电容接触区10；
多个电容接触200，所述多个电容接触200设置于基底100上且与所述多个电容接触区10一一对应电连接；以及，
第一支撑层310，所述第一支撑层310设置于基底100上，且覆盖所述多个电容接触区10之间的基底100的顶表面；其中，每个所述电容接触200包括在远离所述基底100的顶表面方向依次叠加的第一电容接触210和第二电容接触220，第一支撑层310的顶表面高于第一电容接触210的顶表面且低于第二电容接触220的顶表面。
具体而言，基底100可以是一存储器件的前端结构，例如其中可以形成有作为存储器件一部分的MOS晶体管(未示出)和/或暴露出上述多个电容接触区10的隔离层(未示出)等等。设置于基底100顶表面上的电容接触区10用于后续形成存储器件的电容器(未示出)。第一支撑层310可用于隔离所述多个电容接触区10以及隔离存储器件的电连接至每个电容接触区10的多个电容器，并且对存储器件的多个电容器还可以起一部分支撑作用。
为了使电容接触区10与对应的电容器之间形成良好的电接触，本实施例中的存储器件还包括设置于基底100上且与所述多个电容接触区10一一对应电连接的多个电容接触200，并且，每个所述电容接触200包括在远离基底100的顶表面方向依次叠加的第一电容接触210和第二电容接触220，并且设置使得第二电容接触220的顶表面较第一电容接触210和第一支撑层310的顶表面都高一些，如此设置是为了使基底100上的电容器的下电极与对应的电容接触300形成良好的电连接，以提高存储器件的良率。
为了进一步对本发明的具有电容器的存储器件及其形成方法进行深入的描述，以下结合一动态随机存储器(DRAM)的形成过程对本发明一实施例的具有电容器的存储器件及其形成方法进行详细的说明。需要说明的是，本发明所涉及的存储器件并不限于动态随机存储器，在一些实施例中，本发明所涉及的存储器件也可以是其它具有电容器的半导体存储器件。
图2是本发明一实施例中具有电容器的存储器件的形成方法的流程示意图。参照图2，本发明一实施例中，具有电容器的存储器件的形成方法包括以下步骤：
S1：提供基底，所述基底的顶表面具有多个电容接触区；
S2：在所述基底上形成多个电容接触以及第一支撑层，其中，所述多个电容接触与所述多个电容接触区一一对应电连接，所述第一支撑层覆盖所述多个电容接触区之间的所述基底的顶表面，每个所述电容接触包括沿远离所述基底的顶表面方向依次叠加的第一电容接触和第二电容接触，所述第一支撑层的顶表面高于所述第一电容接触的顶表面且低于所述第二电容接触的顶表面；
S3：在所述基底上形成叠层，所述叠层覆盖所述多个电容接触以及所述第一支撑层的顶表面，所述叠层的顶表面高于所述第二电容接触的顶表面；
S4：在所述叠层中形成对应于所述多个电容接触区且贯穿所述叠层的多个电容孔，所述电容孔的底表面暴露出所述第二电容接触的至少部分顶表面；
S5：沿所述电容孔的底表面、侧表面以及剩余的所述叠层的顶表面形成下电极层。
图3-1至图3-21示出了依照本发明一实施例的具有电容器的存储器件的形成方法在形成存储器件过程中的剖面示意图。其中，图3-1至图3-9示出了依照本发明一实施例的具有电容器的存储器件的形成方法形成基底过程中的剖面示意图。结合图2、图3-1至图3-9，本发明一实施例的具有电容器的存储器件的形成方法包括步骤S1，提供基底100，所述基底100的顶表面具有多个电容接触区10。
本实施例的基底100可包括如下形成过程。
图3-1是依照本实施例具有电容器的存储器件的形成方法衬底的剖面示意图。参照图3-1，提供一衬底101，所述衬底101中定义有多个有源区AA和用于限定所述多个有源区AA的隔离区STI。衬底101例如是硅衬底，但不限于此，一些实施例中，也可以选用本领域公知的其他衬底。
图3-2是依照本实施例的具有电容器的存储器件的形成方法形成字线沟槽后的剖面示意图。在图3-1的基础上参照图3-2，利用光罩及蚀刻工艺，蚀刻衬底101，在衬底101中形成多个第一字线沟槽101a和多个第二字线沟槽101b。在执行光罩及蚀刻工艺之前，可在衬底101的顶表面上形成一衬垫层102，衬垫层102的材料例如是二氧化硅。
如图3-2所示，本实施例中，相邻的一个第一字线沟槽101a和一个第二字线沟槽101b均与同一有源区AA相交(穿过)。优选方案中，多个第一字线沟槽101a和多个第二字线沟槽101b相互平行。多个第一字线沟槽101a和第二字线沟槽101b用于制作存储器件的埋置字线。形成第一字线沟槽101a和第二字线沟槽101b的光罩及蚀刻工艺可以利用本领域公知的方法。
图3-3是依照本实施例的具有电容器的存储器件的形成方法形成栅极介质层、第一字线层和第二字线层后的剖面示意图。在图3-2的基础上参照图3-3，在形成有第一字线沟槽101a和第二字线沟槽101b的衬底101表面依次叠加形成栅极介质层103、第一字线层104和第二字线层105。
栅极介质层103顺应地覆盖(或共形覆盖、保形覆盖)于形成有第一字线沟槽101a和第二字线沟槽101b的衬底101表面。栅极介质层103的材料例如为氧化硅。在形成栅极介质层103之前可沿着第一字线沟槽101a和第二字线沟槽101b的内表面通过注入形成MOS晶体管的沟道区，所注入离子的类型可以根据存储器件用于控制电容器的MOS晶体管的类型选择。
第一字线层104顺应地覆盖于栅极介质层103表面，第二字线层105覆盖第一字线层104表面并填满了第一字线沟槽101a和第二字线沟槽101b。第一字线层104和第二字线层105的材料可以选自诸如金属(例如钽、钛、钼、钨、铂、铝、铪、钌)、金属硅化物(例如硅化钛、硅化钴、硅化镍、硅化钽)、金属氮化物(例如氮化钛、氮化钽)、掺杂多晶硅、其他导电材料中的材料或者它们的组合。本实施例中，第一字线层104的材料例如是氮化钛，第二字线层105的材料例如是金属钨。
图3-4是依照本实施例的具有电容器的存储器件的形成方法形成字线后的剖面示意图。在图3-3的基础上参考图3-4，回刻蚀第二字线层105、第一字线层104以及栅极介质层103，以在衬底101中形成存储器件的多条字线110。其中，每条字线110与相应的多个有源区AA相交。对于同一有源区AA，MOS晶体管(或存储器件)的源/漏区被限定在第一字线沟槽101a和第二字线沟槽101b两侧的衬底内，从而字线110可与相应的多个有源区AA中的MOS晶体管的栅极形成了电连接。MOS晶体管的源/漏区通常设置为高于字线110的顶表面并延伸至衬底101的顶表面。本实施例中，对应于同一有源区AA，两个字线沟槽限定了一个第一源/漏区111和两个第二源/漏区112，其中第一源/漏区111位于第一字线沟槽101a和第二字线沟槽101b之间的衬底101中，第二源/漏区112位于第一字线沟槽101a和第二字线沟槽101b相背离的一侧衬底101中。
图3-5是依照本实施例的具有电容器的存储器件的形成方法形成第一介质层后的剖面示意图。在图3-4的基础上参考图3-5，在字线110上方沉积第一介质层106，使第一介质层106填满第一字线沟槽101a和第二字线沟槽101b。形成第一介质层106可利用诸如注入化学气相沉积以及化学机械研磨工艺(目的是去除沉积于衬底顶表面上的多余的第一介质层材料以及衬垫层102，使第一介质层106的顶表面与衬底101的顶表面齐平)。第一介质层106的材料可包括氮化硅、氧化硅、氮氧化硅、其他绝缘材料或者它们的组合，本实施例中例如是氮化硅。
图3-6是依照本实施例的具有电容器的存储器件的形成方法形成位线接触后的剖面示意图。在图3-5的基础上参考图3-6，在衬底101上对应于第一源/漏区111形成多个位线接触121。位线接触121的下表面可位于字线110的顶表面上方且低于衬底101的顶表面。位线接触121的材料例如是掺杂多晶硅。图4是本发明一实施例中位线接触、有源区与字线的平面示意图。图3-6可以看作图4中的XY方向的剖面示意图。参考图4，本实施例中，每个位线接触121与相应的多个有源区AA相交，以便于使每个有源区AA中的第一源/漏区111连接至对应的位线(位线与位线接触121的位置和走向一致)。可利用光罩及蚀刻工艺形成位线接触，此处不再赘述。
图3-7是依照本实施例的具有电容器的存储器件的形成方法形成位线后的剖面示意图。在图3-6的基础上参考图3-7，对应于上述多个位线接触121，在衬底101上形成多个位线120。每个所述位线120包括位线接触121、覆盖位线接触121顶表面的功函数层122、覆盖所述功函数层122顶表面的位线层123。在位线层123顶表面可形成第二介质层107，在所述位线接触121、功函数层121、位线层123以及第二介质层107的侧表面可形成侧墙108。本实施例中，所述侧墙108为沿远离位线层123侧表面的方向依次叠加的氧化硅层和氮化硅层。功函数层122、位线层123、第二介质层107以及侧墙108的氧化硅层可利用光罩及蚀刻工艺形成，侧墙108的氮化硅层可利用非等向刻蚀工艺形成。用于形成位线120的材料可包括金属钨、钛、镍、铝、铂、二氧化钛、氮化钛及掺杂多晶硅中的一种或者两种以上的组合。本实施例中，所述功函数层122的材料例如是氮化钛，位线层123的材料例如是金属钨，第二介质层107的材料例如是氮化硅。
图3-8是依照本实施例的具有电容器的存储器件的形成方法形成导电材料层后的剖面示意图。在图3-7的基础上参考图3-8，在衬底101上依次沉积导电材料层109和保护层111，并利用光罩及蚀刻工艺，去除对应于衬底101中隔离区STI的部分保护层111以及部分导电材料层109。本实施例中，导电材料层109的材料例如是金属钨，保护层111的材料例如是氮化硅。
图3-9是依照本实施例的具有电容器的存储器件的形成方法回刻蚀导电材料层后的剖面示意图。在图3-8的基础上参考图3-9，在剩余的导电材料层109和保护层111之间的间隙沉积第三介质层113，并进行回刻蚀工艺，以去除保护层111、部分第三介质层113、部分第二介质层107以及部分导电材料层109。在进行回刻蚀工艺之前，也可以利用CMP工艺去除部分或全部的保护层111。
图3-9所示的前端器件结构可以作为本实施例的存储器件的基底100。经过上述步骤，剩余的导电材料层109被形成为对应于衬底101中的第二源/漏区112且覆盖于衬底101顶表面上的多个区块，对应于这些区块，后续可在其表面上制作存储器件的电容接触以及电容器，因而，可将剩余的导电材料层109的顶表面范围作为本实施例中基底上的电容接触区10。具体的，本实施例的基底100中包括多个有源区AA和用于限定所述多个有源区AA的隔离区STI，每个所述有源区AA中界定有第一源/漏区111和第二源/漏区112；所述基底100中形成有多条字线110和多条位线120，每条字线110与相应的有源区AA相交并分隔第一源/漏区111和第二源/漏区112，每条位线120与相应的有源区AA相交并与对应的第一源/漏区111电接触，多个电容接触区10设置于基底100的对应于第二源/漏区112的顶表面。优选的，基底100在对应于每个有源区AA的顶表面设置有两个所述电容接触区10。
图3-10至图3-14示出了依照本发明一实施例的具有电容器的存储器件的形成方法形成电容接触过程中的剖面示意图。接下来结合图2、图3-10至图3-14对本发明一实施例的具有电容器的存储器件的形成方法进行描述。结合图2、图3-10至图3-14，本发明一实施例的具有电容器的存储器件的形成方法包括步骤S2，在基底100上形成多个电容接触200以及第一支撑层310，其中，所述多个电容接触200与所述多个电容接触区10一一对应电连接，所述第一支撑层310覆盖所述多个电容接触区10之间的所述基底100的顶表面，每个所述电容接触200包括沿远离所述基底100的顶表面方向依次叠加的第一电容接触210和第二电容接触220，所述第一支撑层310的顶表面高于所述第一电容接触210的顶表面且低于所述第二电容接触220的顶表面。
本实施例的电容接触200可包括如下形成过程。
图3-10是依照本实施例具有电容器的存储器件的形成方法在基底上形成第一电容接触后的剖面示意图。在图3-9的基础上参考图3-10，在基底100利用光罩及蚀刻工艺，对应于所述多个电容接触区10形成多个第一电容接触210，每个第一电容接触210与对应的电容接触区10电连接(或电接触)。第一电容接触210的材料例如是金属钨。对应于隔离区STI和位线120在多个第一电容接触210之间具有隔离空隙。本实施例在沉积金属钨之前，还可以在导电材料层109的顶表面先覆盖一层电容接触层201，电容接触层201的材料例如是氮化钛。
图3-11是依照本实施例具有电容器的存储器件的形成方法在基底上形成第一支撑层和掩模层后的剖面示意图。在图3-10的基础上参考图3-11，在基底100上依次形成第一支撑层310和掩模层202，所述第一支撑层310覆盖上述多个第一电容接触210的顶表面且覆盖上述多个电容接触区10之间的基底100顶表面，掩模层202覆盖第一支撑层310的顶表面。
第一支撑层310的材料可包括氧化硅、氮化硅和氮氧化硅所组成的组中的一种或者两种以上的组合，本实施例中例如是氮化硅。掩模层202的材料可以选自光刻胶、碳化硅和无定形碳所组成的组中的一种或者两种以上的组合，或者，掩模层202可选用适于作为刻蚀掩模又容易去除的各种材料。本实施例中，掩模层202可先利用光罩工艺图案化，使得在其中形成对应于所述多个电容接触区10且暴露出第一支撑层310的部分顶表面的多个开口。所述多个开口的范围可小于或等于电容接触区10的范围。
图3-12是依照本实施例具有电容器的存储器件的形成方法在第一电容接触上形成开孔后的剖面示意图。在图3-11的基础上参考图3-12，对应于多个电容接触区10形成贯穿所述掩模层202和所述第一支撑层310的多个开孔310a，以使所述多个开孔310a分别暴露出每个第一电容接触210的至少部分顶表面。例如，可利用已经图案化处理的掩模层202作为掩模，去除被暴露的第一支撑层310部分，从而形成所述多个开孔310a。
图3-13是依照本实施例具有电容器的存储器件的形成方法形成第二电容接触后的剖面示意图。在图3-12的基础上参考图3-13，在基底100上形成多个第二电容接触220，每个第二电容接触220覆盖对应的第一电容接触210被暴露的顶表面并填满开孔310a。第二电容接触220的材料例如是金属钨。金属钨可以通过化学气相沉积或者电镀工艺沉积后，利用掩模层202作为回刻蚀或者CMP工艺的终止层，使第二电容接触220的顶表面与掩模层202的顶表面齐平。
图3-14是依照本实施例具有电容器的存储器件的形成方法去除掩模层后的剖面示意图。在图3-13的基础上参考图3-14，去除掩模层202。本实施例中掩模层202的材料例如是光刻胶，从而可以利用等离子体灰化工艺去除。
参考图3-14，经过步骤S2，在基底100上对应于电容接触区10形成了沿远离基底100顶表面的方向依次叠加的第一电容接触210和第二电容接触220，二者可以作为本实施例的存储器件的电容接触200。本实施例中，所述第二电容接触220的顶表面面积小于或者等于所述第一电容接触210的顶表面面积，目的是减小对后续电容孔深宽比的影响，优选的，第二电容接触220仅覆盖第一电容接触210的中间区域。多个第二电容接触220平行于基底100顶表面的横截面可包括圆形、椭圆形和多边形所组成的组中的一种或者两种以上的组合。多个第二电容接触220垂直于基底100顶表面的横截面可包括半圆形、矩形、正方形和梯形所组成的组中的一种或者两种以上的组合。第一电容接触210和/或第二电容接触220的材料可括掺杂多晶硅、金属氮化物、金属硅化物和金属所组成的组中的一种或者两种以上的组合。
本实施例的具有电容器的存储器件的形成方法还可包括在电容接触200上形成存储器件的电容器的步骤。接下来结合图2、图3-15至图3-20对本发明一实施例的具有电容器的存储器件的形成方法进行描述。
图3-15是依照本实施例具有电容器的存储器件的形成方法在电容接触上形成叠层后的剖面示意图。在图3-14的基础上参照图2和图3-15，本发明一实施例的具有电容器的存储器件的形成方法包括步骤S3，在基底100上形成叠层300，所述叠层300覆盖上述多个电容接触200以及第一支撑层310的顶表面，且叠层300的顶表面高于第二电容接触220的顶表面。
本实施例中，所述叠层300包括在基底上沿远离基底100顶表面的方向依次叠加的第一牺牲层320、第二支撑层330、第二牺牲层340和第三支撑层350。其中，第一牺牲层320弥补了第二电容接触220和图案化的第一支撑层310之间的台阶差，且第一牺牲层320的顶表面高于第二电容接触220的顶表面。第一牺牲层320和第二牺牲层340可以包括多层材料，例如其材料可选自硼磷硅玻璃、磷硅玻璃或者二者的组合。第二支撑层330和第三支撑层350的材料例如是氮化硅。优选的，可以使第一牺牲层320和/或第二牺牲层340的厚度大于第一支撑层310、第二支撑层330和第三支撑层350中任意一个的厚度，目的是后续沿纵向构建存储器件的电容器极板。
图3-16是依照本实施例具有电容器的存储器件的形成方法在叠层中上形成电容孔后的剖面示意图。在图3-15的基础上参考图2和图3-16，本发明一实施例的具有电容器的存储器件的形成方法还包括步骤S4，在叠层300中形成对应于上述多个电容接触区10且贯穿所述叠层300的多个电容孔300a，所述电容孔300a的底表面暴露出上述第二电容接触220的至少部分顶表面。可以利用光罩及蚀刻工艺形成所述多个电容孔300a。
为了突出本发明的优点，图3-16示出了在实际工艺中可能遇到的一种情形，如虚线处的特殊电容孔300a-1，它是由于随着电容孔的深宽比较大以及工艺条件等原因，使得在部分区域叠层300没有被完全刻穿，第一支撑层310也没有被刻蚀，刻蚀过程在第一支撑层310上方即停止所形成的。在这种情形下，虽然特殊电容孔300a-1没有将第一电容接触210的顶表面暴露出来，但是由于本实施例的电容接触200还包括叠加在第一电容接触210上且突出于第一支撑层310顶表面的第二电容接触220，从而，即使在上述刻蚀不充分的情形下，第二电容接触220的至少部分顶表面仍容易被暴露出，从而有助于避免后续在特殊电容孔300a-1内形成电容器时，由于电容器的下电极未与电容接触直接接触、导致电容器失效的问题。
参考图3-16，在步骤S4中，对于除特殊电容孔300a-1以外的部分电容孔300a，较优地，不仅贯穿叠层300，并且第一支撑层310也被去除一部分，以便于电容孔300a还暴露出第一电容接触210的至少部分顶表面以及第二电容接触220的侧表面，从而可以形成较大的内表面，即为后续电容器提供了与电容接触区10较大的极板面积。剩余的第一支撑层310、第一牺牲层320、第二支撑层330、第二牺牲层340、第三支撑层350的侧表面构成了电容孔300a的侧表面。
图3-17是依照本实施例具有电容器的存储器件的形成方法在叠层中上形成下电极层后的剖面示意图。在图3-16的基础上参考图2和图3-17，本发明一实施例的具有电容器的存储器件的形成方法还包括步骤S5，在基底100上的沉积形成下电极层401，下电极层401保形地覆盖在电容孔300a(包括特殊电容孔300a-1)的底表面、侧表面以及剩余的所述叠层300的顶表面。下电极层401的材料可包括金属氮化物及金属硅化物所组成的组中的一种或两种的组合，本实施例中例如是氮化钛。由于下电极层401还覆盖在电容孔300a的侧表面，从而下电极层401具有覆盖于电容接触200表面的部分和与该部分连接并沿远离基底100顶表面纵向延伸的部分。
本实施例中，由于第二电容接触220的顶表面高于第一支撑层310的顶表面，在刻蚀形成电容孔300a的过程中更容易被暴露出，从而即使在电容孔的刻蚀不够充分的情形下，下电极层401在电容孔300a底部也容易与第二电容接触220的顶表面接触，有利于提高后续基于下电极层401作为一侧极板的电容器的可靠性，有利于提高存储器件的良率。
本实施例的具有电容器的存储器件的形成方法还可包括在基底100上形成存储器件的电容器的步骤。图3-18至图3-21示出了依照本发明一实施例的具有电容器的存储器件的形成方法形成电容器过程中的剖面示意图。结合图3-18至图3-20，在形成下电极层401之后，本实施例的存储器件的形成方法还可包括下面的步骤：去除部分所述下电极层401、部分所述第三支撑层350、部分所述第二支撑层330、所述第二牺牲层340和所述第一牺牲层320，以形成相互断开的多个下电极410。具体的，该步骤可包括以下过程。
图3-18是依照本实施例具有电容器的存储器件的形成方法在暴露出部分第二牺牲层后的剖面示意图。在图3-17的基础上参考图3-18，首先，在基底100上形成封闭层402，并利用光罩及蚀刻工艺蚀刻去除部分下电极层401以及被暴露出的第三支撑层350。封闭层402可包括金属、氮化硅和氧化硅构成的多层。本实施例中，封闭层402中的打开区域对应于位线120上方，从而被暴露出的第三支撑层350被去除，继而位线120上方形成的部分下电极层401的顶表面以及部分侧表面也被去除，直至暴露出下方第二牺牲层340的部分顶表面。
图3-19是依照本实施例具有电容器的存储器件的形成方法去除第二牺牲层后的剖面示意图。在图3-18的基础上参考图3-19，其次，去除第二牺牲层340。例如可利用湿法蚀刻将全部第二牺牲层340去除(第三支撑层350下方的第二牺牲层340均被去除)。
图3-20是依照本实施例具有电容器的存储器件的形成方法去除第一牺牲层后的剖面示意图。在图3-19的基础上参考图3-20，再次，继续去除封闭层402打开区域的第二支撑层330部分，以暴露并去除第一牺牲层320，之后去除封闭层402，去除封闭层402所覆盖的下电极层401的顶表面部分。
经过上述步骤，在基底上形成了相互隔断的多个下电极410。在远离基底100顶表面的一侧，每个下电极410还覆盖对应的第二电容接触220的至少部分顶表面，以及剩余的第一支撑层310的侧表面。每个下电极410沿剩余的第一支撑层310的侧表面方向延伸(类似于一筒状结构)，并具有分别朝向和背离电容孔300a(或筒状结构)内部的内表面410a和外表面410b。此外，在沿远离基底100顶表面的方向，对应于隔离区STI区域，剩余的第二支撑层330和剩余的第三支撑层350在第一支撑层310上方依次相隔设置，用于连接和支撑所述多个下电极410以及支撑后续形成的电容器。
图3-21是依照本实施例具有电容器的存储器件的形成方法形成电容器后的剖面示意图。在图3-20的基础上参考图3-21，本实施例的存储器件的形成方法还可包括下面的步骤：依次形成叠加覆盖于所述下电极410的内表面410a和外表面410b的电容介质层420和上电极层430。电容介质层420和上电极层430可采用化学气相沉积工艺形成。具体的，电容介质层430可顺应地沿下电极410的表面(包括内表面410a和外表面410b)和被暴露出的第一支撑层310、第二支撑层330和第三支撑层350的表面沉积(在特殊电容孔300a-1处，电容介质层430还可覆盖于被暴露的电容接触200的表面)；上电极层430覆盖于电容介质层430表面，并且还填充了电容孔300a以及相邻电容孔300a之间的间隙。
电容介质层420的材料可包括由氧化锆(ZrO2)、氧化铪(HfO2)、氧化钛锆(ZrTiO4)、氧化钌(RuO2)、氧化锑(Sb2O3)、氧化铝(Al2O3)所组成组中的一种或两种以上的组合。上电极层430覆盖于电容介质层420表面，所述上电极层430的材料可包括掺杂多晶硅、金属氮化物及金属硅化物中的一种或两种以上的组合，本实施例中上电极层430的材料例如是掺杂多晶硅。
由于每个下电极410沿剩余的第一支撑层310的侧表面向远离基底100一侧的方向延伸，因而通过在下电极410的内表面410a和外表面410b形成依次叠加的电容介质层420和上电极层430后，在基底100上形成的电容器是双面的。
在形成上述电容器之后，还可以沉积介质材料(未示出)于基底上，以填充电容器之间的间隙。
本发明实施例还包括一种具有电容器的存储器件，所述存储器件可以利用上述方法形成。所述存储器件例如是动态随机存储器(DRAM)。
参考图3-21，所述存储器件包括基底100以及在基底100上形成的多个电容接触200，所述基底100的顶表面具有多个电容接触区10，所述多个电容接触与所述多个电容接触区10一一对应电连接；基底100上还形成有第一支撑层310，所述第一支撑层310覆盖所述多个电容接触区10之间的基底100的顶表面，其中，每个所述电容接触200包括沿远离基底100顶表面的方向依次叠加的第一电容接触210和第二电容接触220，所述第一支撑层310的顶表面高于第一电容接触210的顶表面且低于第二电容接触220的顶表面。
所述基底100中包括多个有源区AA和用于限定所述多个有源区AA的隔离区STI，每个所述有源区AA中界定有第一源/漏区111和第二源/漏区112。基底100中可形成有多条字线110和多条位线120，每条字线110与基底100中的有源区AA相交并分隔第一源/漏区111和第二源/漏区112，每条位线120与相应的有源区AA相交并与对应的第一源/漏区111电接触，多个电容接触区10设置于基底100的对应于第二源/漏区112的顶表面。所述基底100在对应于每个有源区AA的顶表面优选设置有两个电容接触区10，与所述两个第一电容接触区10对应的两个电容接触200分别位于该有源区AA的位线120两侧并均与所述位线120隔离。
所述存储器件还可包括与所述多个电容接触区10一一对应的多个电容孔300a以及覆盖于电容孔300a内表面的下电极410，每个所述下电极410与对应的电容孔300a暴露出的第二电容接触220的至少部分顶表面接触。可选的，所述下电极还可覆盖对应的电容孔300a暴露出的第一电容接触210的至少部分顶表面，以及第一支撑层310的侧表面(即围成一筒状结构)。每个下电极410具有朝向所述电容孔300a(或所围成的筒状结构)内部的内表面410a和背离所述电容孔300a内部的外表面410b，在所述下电极410的内表面410a和外表面410b可依次叠加有电容介质层420和上电极层430，以构成存储器件的电容器。
在相邻有源区AA之间的基底100的上方沿远离基底100顶表面的方向依次相隔设置有第二支撑层330和第三支撑层350，以连接并支撑所述多个下电极410。
本实施例的具有电容器的存储器件中，电容接触200包括低于第一支撑层310顶表面的第一电容接触210和突出于第一支撑层310顶表面的第二电容接触220，在蚀刻形成电容孔300a时，第二电容接触220在某些刻蚀不完全的情形下仍容易被暴露出(如图3-21中的虚线圈处)，从而有利于使电容器的下电极410与电容接触200接触进而使得电容器与基底100的电容接触区10形成良好电连接，因此有利于提高存储器件的良率。
需要说明的是，本说明书中的实施例采用递进的方式描述，每个实施例重点说明的都是与前述实施例的不同之处，各个实施例之间相同和相似的地方互相参见即可。
上述描述仅是对本发明较佳实施例的描述，并非对本发明权利范围的任何限定，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (19)

1.一种具有电容器的存储器件，其特征在于，包括：
基底，所述基底的顶表面具有多个电容接触区；
多个电容接触，所述多个电容接触设置于基底上且与所述多个电容接触区一一对应电连接；以及
第一支撑层，所述第一支撑层设置于所述基底上且覆盖所述多个电容接触区之间的所述基底的顶表面；
其中，每个所述电容接触包括在远离所述基底的顶表面方向依次叠加的第一电容接触和第二电容接触，所述第一支撑层的顶表面高于所述第一电容接触的顶表面且低于所述第二电容接触的顶表面。
2.如权利要求1所述的存储器件，其特征在于，所述存储器件还包括在所述基底上与所述多个电容接触一一对应形成的多个下电极，每个所述下电极与对应的第二电容接触的至少部分顶表面接触。
3.如权利要求2所述的存储器件，其特征在于，每个所述下电极还与对应的第一电容接触的至少部分顶表面接触。
4.如权利要求2所述的存储器件，其特征在于，每个所述下电极沿所述电容接触的顶表面朝向远离所述基底顶表面的方向延伸以围成一筒状结构，所述下电极具有朝向所述筒状结构内部的内表面以及背离所述筒状结构内部的外表面；所述电容器结构还包括覆盖所述内表面和所述外表面的电容介质层、以及覆盖所述电容介质层的上电极层。
5.如权利要求2所述的存储器件，其特征在于，所述基底中包括多个有源区和用于限定所述多个有源区的隔离区，在所述第一支撑层的上方对应于所述隔离区依次相隔设置有第二支撑层和第三支撑层，以连接并支撑所述多个下电极。
6.如权利要求5所述的存储器件，其特征在于，所述基底在对应于每个所述有源区的顶表面设置有两个所述电容接触区。
7.如权利要求1至6任一项所述的存储器件，其特征在于，所述第二电容接触的顶表面面积小于或者等于所述第一电容接触的顶表面面积。
8.如权利要求1至6任一项所述的存储器件，其特征在于，所述第二电容接触平行于所述基底顶表面的横截面包括圆形、椭圆形和多边形所组成的组中的一种或者两种以上的组合；和/或，所述第二电容接触垂直于所述基底顶表面的横截面包括半圆形、矩形、正方形和梯形所组成的组中的一种或者两种以上的组合。
9.如权利要求1至6任一项所述的存储器件，其特征在于，所述第一电容接触和/或所述第二电容接触的材料包括掺杂多晶硅、金属氮化物、金属硅化物和金属所组成的组中的一种或者两种以上的组合。
10.如权利要求1至6任一项所述的存储器件，其特征在于，所述第一支撑层的材料包括氧化硅、氮化硅和氮氧化硅所组成的组中的一种或者两种以上的组合。
11.如权利要求1至6任一项所述的存储器件，其特征在于，所述存储器件为动态随机存储器。
12.一种具有电容器的存储器件的形成方法，其特征在于，包括：
提供基底，所述基底的顶表面具有多个电容接触区；以及
在所述基底上形成多个电容接触以及第一支撑层，其中，所述多个电容接触与所述多个电容接触区一一对应电连接，所述第一支撑层覆盖所述多个电容接触区之间的所述基底的顶表面，每个所述电容接触包括沿远离所述基底的顶表面方向依次叠加的第一电容接触和第二电容接触，所述第一支撑层的顶表面高于所述第一电容接触的顶表面且低于所述第二电容接触的顶表面。
13.如权利要求12所述的存储器件的形成方法，其特征在于，在所述基底上形成所述多个电容接触以及所述第一支撑层的步骤包括：
在所述基底上对应于所述多个电容接触区形成多个第一电容接触，每个所述第一电容接触与对应的电容接触区电连接；
在所述基底上依次形成第一支撑层和掩模层，所述第一支撑层覆盖所述多个第一电容接触的顶表面且覆盖所述多个电容接触区之间的所述基底的顶表面，所述掩模层覆盖所述第一支撑层的顶表面；
形成贯穿所述掩模层和所述第一支撑层的多个开孔，以分别暴露出每个所述第一电容接触的至少部分顶表面；
在所述基底上形成多个第二电容接触，每个所述第二电容接触覆盖所述第一电容接触被暴露的顶表面并填满对应的开孔；以及
去除剩余的所述掩模层。
14.如权利要求13所述的存储器件的形成方法，其特征在于，所述掩模层的材料包括光刻胶、碳化硅和无定形碳所组成的组中的一种或者两种以上的组合。
15.如权利要求13所述的存储器件的形成方法，其特征在于，去除剩余的所述掩模层之后，所述存储器件的形成方法还包括：
在所述基底上形成叠层，所述叠层覆盖所述多个电容接触以及所述第一支撑层的顶表面，所述叠层的顶表面高于所述第二电容接触的顶表面；
在所述叠层中对应所述电容接触区形成贯穿所述叠层的多个电容孔，所述电容孔的底表面暴露出所述第二电容接触的至少部分顶表面；以及
沿所述电容孔的底表面、侧表面以及剩余的所述叠层的顶表面形成下电极层，所述下电极层与所述第二电容接触的至少部分顶表面接触。
16.如权利要求15所述的存储器件的形成方法，其特征在于，所述叠层包括在所述基底上沿远离所述基底的顶表面方向依次叠加的第一牺牲层、第二支撑层、第二牺牲层和第三支撑层，所述第一牺牲层的顶表面高于所述第二电容接触的顶表面。
17.如权利要求15所述的存储器件的形成方法，其特征在于，所述电容孔还贯穿所述第一支撑层，以暴露出所述第一电容接触的至少部分顶表面，所述下电极层还与所述第一电容接触的至少部分顶表面接触并覆盖第一支撑层的侧表面。
18.如权利要求16所述的存储器件的形成方法，其特征在于，形成所述下电极层后，所述存储器件的形成方法还包括：
去除部分所述下电极层、部分所述第三支撑层、部分所述第二支撑层、所述第一牺牲层和所述第二牺牲层，以形成相互断开的多个下电极；每个所述下电极具有朝向所述电容孔内部的内表面以及背离所述电容孔内部的外表面；
形成电容介质层，所述电容介质层覆盖所述下电极的内表面和外表面；以及
形成上电极层，所述上电极层覆盖所述电容介质层。
19.如权利要求18所述的存储器件的形成方法，其特征在于，所述基底中包括多个有源区和用于限定所述多个有源区的隔离区，剩余的所述第二支撑层和剩余的所述第三支撑层在所述第一支撑层上对应于所述隔离区依次相隔设置。
CN201811360797.0A 2018-11-15 2018-11-15 具有电容器的存储器件及其形成方法 Pending CN111192876A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811360797.0A CN111192876A (zh) 2018-11-15 2018-11-15 具有电容器的存储器件及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811360797.0A CN111192876A (zh) 2018-11-15 2018-11-15 具有电容器的存储器件及其形成方法

Publications (1)

Publication Number Publication Date
CN111192876A true CN111192876A (zh) 2020-05-22

Family

ID=70708880

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811360797.0A Pending CN111192876A (zh) 2018-11-15 2018-11-15 具有电容器的存储器件及其形成方法

Country Status (1)

Country Link
CN (1) CN111192876A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113097144A (zh) * 2021-03-30 2021-07-09 长鑫存储技术有限公司 半导体结构及其制备方法
WO2022037181A1 (zh) * 2020-08-21 2022-02-24 长鑫存储技术有限公司 半导体存储器的制备方法及半导体存储器
WO2022095609A1 (zh) * 2020-11-05 2022-05-12 长鑫存储技术有限公司 存储器的电容连接线的制作方法和存储器
CN116209247A (zh) * 2022-08-08 2023-06-02 北京超弦存储器研究院 动态存储器、其制作方法、读取方法及存储装置
CN116209248A (zh) * 2022-08-08 2023-06-02 北京超弦存储器研究院 动态存储器、其制作方法、读取方法及存储装置
WO2023168742A1 (zh) * 2022-03-08 2023-09-14 长鑫存储技术有限公司 半导体结构及其制作方法
CN117529104A (zh) * 2024-01-08 2024-02-06 长鑫新桥存储技术有限公司 半导体结构及其制备方法
US12004343B2 (en) 2020-11-05 2024-06-04 Changxin Memory Technologies, Inc. Method of manufacturing capacitor connecting line of memory

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022037181A1 (zh) * 2020-08-21 2022-02-24 长鑫存储技术有限公司 半导体存储器的制备方法及半导体存储器
US11856748B2 (en) 2020-08-21 2023-12-26 Changxin Memory Technologies, Inc. Semiconductor memory preparation method and semiconductor memory
WO2022095609A1 (zh) * 2020-11-05 2022-05-12 长鑫存储技术有限公司 存储器的电容连接线的制作方法和存储器
US12004343B2 (en) 2020-11-05 2024-06-04 Changxin Memory Technologies, Inc. Method of manufacturing capacitor connecting line of memory
CN113097144A (zh) * 2021-03-30 2021-07-09 长鑫存储技术有限公司 半导体结构及其制备方法
CN113097144B (zh) * 2021-03-30 2022-05-27 长鑫存储技术有限公司 半导体结构及其制备方法
WO2023168742A1 (zh) * 2022-03-08 2023-09-14 长鑫存储技术有限公司 半导体结构及其制作方法
CN116209248A (zh) * 2022-08-08 2023-06-02 北京超弦存储器研究院 动态存储器、其制作方法、读取方法及存储装置
CN116209247B (zh) * 2022-08-08 2024-02-20 北京超弦存储器研究院 动态存储器、其制作方法、读取方法及存储装置
CN116209248B (zh) * 2022-08-08 2024-02-23 北京超弦存储器研究院 动态存储器、其制作方法、读取方法及存储装置
CN116209247A (zh) * 2022-08-08 2023-06-02 北京超弦存储器研究院 动态存储器、其制作方法、读取方法及存储装置
CN117529104A (zh) * 2024-01-08 2024-02-06 长鑫新桥存储技术有限公司 半导体结构及其制备方法
CN117529104B (zh) * 2024-01-08 2024-05-14 长鑫新桥存储技术有限公司 半导体结构及其制备方法

Similar Documents

Publication Publication Date Title
CN111192876A (zh) 具有电容器的存储器件及其形成方法
US11195840B2 (en) Method and structures pertaining to improved ferroelectric random-access memory (FeRAM)
US8664075B2 (en) High capacitance trench capacitor
US11217587B2 (en) Semiconductor device with capacitor contact surrounded by conductive ring and manufacturing method of the semiconductor device
US8247304B2 (en) Method of manufacturing semiconductor device having capacitor under bit line structure
TW201740510A (zh) 記憶體陣列中具有共平面數位線接觸結構及儲存節點接觸結構的半導體記憶體元件及其製作方法
US20130015551A1 (en) Method for fabricating memory device with buried digit lines and buried word lines
CN110943085A (zh) 半导体装置和形成该半导体装置的方法
CN112908936B (zh) 半导体结构及其形成方法
KR20010054734A (ko) 반도체 장치의 제조방법
CN109427786B (zh) 半导体存储装置及其制作工艺
US20100187101A1 (en) Method of manufacturing the semiconductor device
US7312114B2 (en) Manufacturing method for a trench capacitor having an isolation collar electrically connected with a substrate on a single side via a buried contact for use in a semiconductor memory cell
US5539230A (en) Chimney capacitor
JP2001257325A (ja) 半導体記憶装置及びその製造方法
CN100403524C (zh) 记忆晶胞电容与逻辑元件的整合制造方法及其结构
US11469181B2 (en) Memory device with air gaps for reducing capacitive coupling
KR20100138203A (ko) 반도체 소자의 제조방법
US20100078697A1 (en) Semiconductor device including capacitor and method for manufacturing the same
US11469233B2 (en) Method for preparing a memory device with air gaps for reducing capacitive coupling
CN208923137U (zh) 具有电容器的存储器件
US20100012996A1 (en) Dynamic random access memory structure
US7056802B2 (en) Method for fabricating a trench capacitor with an insulation collar which is electrically connected to a substrate on one side via a buried contact, in particular for a semiconductor memory cell
CN216563127U (zh) 半导体存储装置
CN117042451B (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination