JP2001250864A - 半導体装置のコンタクトホール形成方法 - Google Patents
半導体装置のコンタクトホール形成方法Info
- Publication number
- JP2001250864A JP2001250864A JP2001014814A JP2001014814A JP2001250864A JP 2001250864 A JP2001250864 A JP 2001250864A JP 2001014814 A JP2001014814 A JP 2001014814A JP 2001014814 A JP2001014814 A JP 2001014814A JP 2001250864 A JP2001250864 A JP 2001250864A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- insulating layer
- semiconductor substrate
- contact hole
- spacer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 139
- 239000004065 semiconductor Substances 0.000 title claims abstract description 130
- 239000010410 layer Substances 0.000 claims abstract description 162
- 125000006850 spacer group Chemical group 0.000 claims abstract description 95
- 239000000758 substrate Substances 0.000 claims abstract description 95
- 239000011229 interlayer Substances 0.000 claims abstract description 32
- 238000005530 etching Methods 0.000 claims description 62
- 239000012535 impurity Substances 0.000 claims description 27
- 230000002265 prevention Effects 0.000 claims description 20
- 150000004767 nitrides Chemical class 0.000 claims description 14
- 238000005229 chemical vapour deposition Methods 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- 238000005468 ion implantation Methods 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 8
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 6
- 238000007740 vapor deposition Methods 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 239000005360 phosphosilicate glass Substances 0.000 claims description 3
- 239000010408 film Substances 0.000 description 80
- 238000004519 manufacturing process Methods 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- MANYRMJQFFSZKJ-UHFFFAOYSA-N bis($l^{2}-silanylidene)tantalum Chemical compound [Si]=[Ta]=[Si] MANYRMJQFFSZKJ-UHFFFAOYSA-N 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- BALXUFOVQVENIU-KXNXZCPBSA-N pseudoephedrine hydrochloride Chemical compound [H+].[Cl-].CN[C@@H](C)[C@@H](O)C1=CC=CC=C1 BALXUFOVQVENIU-KXNXZCPBSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 フィールド酸化膜の損傷を防止して工程収率
を向上させる半導体装置のコンタクトホール形成方法を
提供する。 【解決手段】 半導体基板１００の活性領域上に第１、
第２スペーサ１２４、１３２を有するゲート電極１１８
ａ、１１８ｂを形成する。半導体基板１００上にコンタ
クトホールが形成される空間を確保するためし最外郭ス
ペーサを除去する。半導体基板１００にエッチング防止
膜及び層間絶縁層を形成し、ゲート電極１１８ａ、１１
８ｂ間の半導体基板１００表面及びフィールド領域に隣
接したゲート電極１１８ａ、１１８ｂの側面からフィー
ルド領域の一部まで半導体基板１００表面が露出される
ように層間絶縁層及びエッチング防止膜をエッチングす
る。ゲート電極１１８ａ、１１８ｂ間の幅を十分に確保
し、エッチング防止膜を形成した後コンタクトホールを
形成することで、ボーダーレスコンタクト工程と自己整
列コンタクト工程を同時に行う。
を向上させる半導体装置のコンタクトホール形成方法を
提供する。 【解決手段】 半導体基板１００の活性領域上に第１、
第２スペーサ１２４、１３２を有するゲート電極１１８
ａ、１１８ｂを形成する。半導体基板１００上にコンタ
クトホールが形成される空間を確保するためし最外郭ス
ペーサを除去する。半導体基板１００にエッチング防止
膜及び層間絶縁層を形成し、ゲート電極１１８ａ、１１
８ｂ間の半導体基板１００表面及びフィールド領域に隣
接したゲート電極１１８ａ、１１８ｂの側面からフィー
ルド領域の一部まで半導体基板１００表面が露出される
ように層間絶縁層及びエッチング防止膜をエッチングす
る。ゲート電極１１８ａ、１１８ｂ間の幅を十分に確保
し、エッチング防止膜を形成した後コンタクトホールを
形成することで、ボーダーレスコンタクト工程と自己整
列コンタクト工程を同時に行う。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関するものであり、より詳細には半導体装置のフィ
ールド酸化膜が損傷されることを防止して工程収率を向
上させることができる半導体装置のコンタクトホール形
成方法に関するものである。
法に関するものであり、より詳細には半導体装置のフィ
ールド酸化膜が損傷されることを防止して工程収率を向
上させることができる半導体装置のコンタクトホール形
成方法に関するものである。
【０００２】
【従来の技術】高集積化により、CMOSメモリセルのよう
にチップ（chip）で一番大きい面積を占める部分でレイ
アウト（layout）面積を減らすために、パターンのサイ
ズだけでなくパターンの間の間隙を減らさなければなら
ない。特にゲート間の距離も減らすことになり、ゲート
上でコンタクトがオーバーラップ（over lap）される
自己整列コンタクト（self align contact）の採用で
レイアウト全体の面積を減らしている。自己整列コンタ
クトでは、ゲート−ポリのショートを防止するために、
コンタクト形成のためのエッチング工程をするときに内
エッチング性を有する絶縁膜がゲート上にあるべきであ
って、ゲートの側壁もスペーサ形態が必要になる。か
つ、MOSトランジスターをLDD形態のトランジスターとし
て形成するとき、高濃度の不純物領域をゲート電極の導
電層から隔離するための役割をするスペーサがあること
になる。
にチップ（chip）で一番大きい面積を占める部分でレイ
アウト（layout）面積を減らすために、パターンのサイ
ズだけでなくパターンの間の間隙を減らさなければなら
ない。特にゲート間の距離も減らすことになり、ゲート
上でコンタクトがオーバーラップ（over lap）される
自己整列コンタクト（self align contact）の採用で
レイアウト全体の面積を減らしている。自己整列コンタ
クトでは、ゲート−ポリのショートを防止するために、
コンタクト形成のためのエッチング工程をするときに内
エッチング性を有する絶縁膜がゲート上にあるべきであ
って、ゲートの側壁もスペーサ形態が必要になる。か
つ、MOSトランジスターをLDD形態のトランジスターとし
て形成するとき、高濃度の不純物領域をゲート電極の導
電層から隔離するための役割をするスペーサがあること
になる。
【０００３】通常、前記LDD用スペーサの厚みはトラン
ジスターの特性によって決定される。半導体素子の高集
積化に伴いゲート電極間の距離をスペーサ厚みの２倍ま
で減らすとき、スペーサ形成後に行われる自己整列コン
タクト工程でゲート側壁の絶縁膜スペーサはコンタクト
オープンのためのエッチング工程をするときにエッチン
グされず残らなければならないので、アクティブ領域と
直接コンタクトになる部分はパターンに関係なくしてこ
のスペーサの厚みによって決定される。
ジスターの特性によって決定される。半導体素子の高集
積化に伴いゲート電極間の距離をスペーサ厚みの２倍ま
で減らすとき、スペーサ形成後に行われる自己整列コン
タクト工程でゲート側壁の絶縁膜スペーサはコンタクト
オープンのためのエッチング工程をするときにエッチン
グされず残らなければならないので、アクティブ領域と
直接コンタクトになる部分はパターンに関係なくしてこ
のスペーサの厚みによって決定される。
【０００４】従って、スペーサが大きい場合には、前記
アクティブ領域の露出される部分があまりに小さくなっ
て低抵抗の配線膜が十分に埋められないことや、ドライ
エッチング工程をするときに止まる現象が発生してオー
プンされないことや、高抵抗になることが発生して不良
を惹起させる。このようにダブルスペーサを利用してコ
ンタクトを形成するLDD構造を有する半導体装置の製造
方法が米国特許第５，７６３，３１２号（issued to
Vanguard International Semiconductor Corporatio
n）に開示されている。
アクティブ領域の露出される部分があまりに小さくなっ
て低抵抗の配線膜が十分に埋められないことや、ドライ
エッチング工程をするときに止まる現象が発生してオー
プンされないことや、高抵抗になることが発生して不良
を惹起させる。このようにダブルスペーサを利用してコ
ンタクトを形成するLDD構造を有する半導体装置の製造
方法が米国特許第５，７６３，３１２号（issued to
Vanguard International Semiconductor Corporatio
n）に開示されている。
【０００５】図１及び図２は前記米国特許第５，７６
３，３１２号に開示されたLDDスペーサの製造方法を説
明するための断面図である。図１Ａに示すように、フィ
ールド酸化膜２によって活性領域とフィールド領域に区
分された半導体基板１の活性領域上にゲート酸化膜４、
導電層パターン６及び第１絶縁層パターン８に構成され
たゲート電極１０を形成する。
３，３１２号に開示されたLDDスペーサの製造方法を説
明するための断面図である。図１Ａに示すように、フィ
ールド酸化膜２によって活性領域とフィールド領域に区
分された半導体基板１の活性領域上にゲート酸化膜４、
導電層パターン６及び第１絶縁層パターン８に構成され
たゲート電極１０を形成する。
【０００６】図１Ｂに示すように、前記ゲート電極１０
をマスクにして低濃度の不純物をイオン注入し、前記半
導体基板１内に第１不純物領域１２を形成する。図２Ａ
に示すように、前記半導体基板全面に第２絶縁層（図示
せず）、望ましくには窒化珪素を約４００〜８００Å程
度の厚みを有するように化学気相蒸着方法で蒸着させて
形成する。続いて、前記第２絶縁層をエッチバックして
前記ゲート電極１０の側壁に第１スペーサ１４を形成す
る。前記第１スペーサ１４は約３００〜７００Å程度の
厚みを有するように形成する。
をマスクにして低濃度の不純物をイオン注入し、前記半
導体基板１内に第１不純物領域１２を形成する。図２Ａ
に示すように、前記半導体基板全面に第２絶縁層（図示
せず）、望ましくには窒化珪素を約４００〜８００Å程
度の厚みを有するように化学気相蒸着方法で蒸着させて
形成する。続いて、前記第２絶縁層をエッチバックして
前記ゲート電極１０の側壁に第１スペーサ１４を形成す
る。前記第１スペーサ１４は約３００〜７００Å程度の
厚みを有するように形成する。
【０００７】図２Ｂに示すように、前記ゲート電極１０
及び第１スペーサ１４が形成された半導体基板全面に第
３絶縁層（図示せず）、望ましくは酸化珪素を約４００
〜１０００Å程度の厚みを有するように化学気相蒸着方
法で蒸着させて形成する。続いて、前記第３絶縁層をエ
ッチバックして前記第１スペーサ１４の上に第２スペー
サ１６を形成する。前記第２スペーサ１６は約２００〜
８００Å程度の厚みを有するように形成する。
及び第１スペーサ１４が形成された半導体基板全面に第
３絶縁層（図示せず）、望ましくは酸化珪素を約４００
〜１０００Å程度の厚みを有するように化学気相蒸着方
法で蒸着させて形成する。続いて、前記第３絶縁層をエ
ッチバックして前記第１スペーサ１４の上に第２スペー
サ１６を形成する。前記第２スペーサ１６は約２００〜
８００Å程度の厚みを有するように形成する。
【０００８】図３Ａに示すように、前記第２スペーサ１
６が形成された前記半導体基板１の上の前記ゲート電極
１０、第１スペーサ１２及び第２スペーサ１４をマスク
にして前記半導体基板１内に高濃度の不純物をイオン注
入し、前記第１不純物領域１２内に第２不純物領域１８
を形成する。図３Ｂに示すように、前記半導体基板１全
面に第４絶縁層（図示せず）を形成する。前記第４絶縁
層はボロ−ホスホシリケートガラス（Boro-PhosphoSili
cateGlass：BPSG）またはホスホシリケートガラス（Pho
sphoSilicate Glass：PSG）を低圧化学気相蒸着方法ま
たはプラズマ励起化学気相蒸着（PECVD）方法を利用し
て約３０００〜１００００Å程度の厚みに蒸着すること
により形成される。
６が形成された前記半導体基板１の上の前記ゲート電極
１０、第１スペーサ１２及び第２スペーサ１４をマスク
にして前記半導体基板１内に高濃度の不純物をイオン注
入し、前記第１不純物領域１２内に第２不純物領域１８
を形成する。図３Ｂに示すように、前記半導体基板１全
面に第４絶縁層（図示せず）を形成する。前記第４絶縁
層はボロ−ホスホシリケートガラス（Boro-PhosphoSili
cateGlass：BPSG）またはホスホシリケートガラス（Pho
sphoSilicate Glass：PSG）を低圧化学気相蒸着方法ま
たはプラズマ励起化学気相蒸着（PECVD）方法を利用し
て約３０００〜１００００Å程度の厚みに蒸着すること
により形成される。
【０００９】続いて、前記第４絶縁層の上にコンタクト
ホールを形成するためのマスクパターン（図示せず）を
形成する。そして、前記マスクパターンをエッチングマ
スクにして前記第４絶縁層をエッチングし、前記第１及
び第２不純物領域（１２、１８）が形成された前記半導
体基板１の表面を露出させるコンタクトホールを形成す
る。
ホールを形成するためのマスクパターン（図示せず）を
形成する。そして、前記マスクパターンをエッチングマ
スクにして前記第４絶縁層をエッチングし、前記第１及
び第２不純物領域（１２、１８）が形成された前記半導
体基板１の表面を露出させるコンタクトホールを形成す
る。
【００１０】しかし、上述した半導体装置のLDDスペー
サの製造方法において、前記第３絶縁層と前記フィール
ド酸化膜は同一であるか殆ど類似な物質から成る。従っ
て、前記第２スペーサを形成するための前記第３絶縁層
のエッチバック工程をするときに前記第３絶縁層と前記
フィールド酸化膜２は殆ど類似なエッチング率を有する
ので、前記フィールド酸化膜の一部が共にエッチングさ
れる問題点がある。
サの製造方法において、前記第３絶縁層と前記フィール
ド酸化膜は同一であるか殆ど類似な物質から成る。従っ
て、前記第２スペーサを形成するための前記第３絶縁層
のエッチバック工程をするときに前記第３絶縁層と前記
フィールド酸化膜２は殆ど類似なエッチング率を有する
ので、前記フィールド酸化膜の一部が共にエッチングさ
れる問題点がある。
【００１１】前記したように、前記フィールド酸化膜の
一部がエッチングされば、各々のセルを分離する役割を
実行し難しく、これによって素子が誤作動する問題点が
ある。かつ、最近では半導体装置が段々高集積化される
ことによって、コンタクトの幅が減ることになる。しか
し、コンタクトの幅を減らすことには限界があるので、
このような問題点を解決しようと、コンタクトとゲート
電極との距離は維持しながらコンタクトの大きさを減ら
さないようとするために、コンタクトがアクティブ領域
とフィールド酸化膜領域にわたって形成される構造のノ
ン−オーバーラップコンタクト（non-overlap contac
t）またはボーダーレスコンタクト（borderless conta
ct）を形成する方法が開発された。
一部がエッチングされば、各々のセルを分離する役割を
実行し難しく、これによって素子が誤作動する問題点が
ある。かつ、最近では半導体装置が段々高集積化される
ことによって、コンタクトの幅が減ることになる。しか
し、コンタクトの幅を減らすことには限界があるので、
このような問題点を解決しようと、コンタクトとゲート
電極との距離は維持しながらコンタクトの大きさを減ら
さないようとするために、コンタクトがアクティブ領域
とフィールド酸化膜領域にわたって形成される構造のノ
ン−オーバーラップコンタクト（non-overlap contac
t）またはボーダーレスコンタクト（borderless conta
ct）を形成する方法が開発された。
【００１２】初期のボーダーレスコンタクト工程は半導
体基板の上に形成された層間絶縁膜をエッチングしてフ
ィールド酸化膜の一部及びこれと隣接した半導体基板の
表面を露出させて形成したが、この場合露出されるフィ
ールド酸化膜にリセス（recess）が発生する問題点があ
った。即ち、発生するリセスの深さが活性領域のソース
/ドレーンジャンクション（Junction）より深くなるこ
とやジャンクション境界線に近くなることで、コンタク
トとシリコン基板が直接接触する経路が発生して漏洩電
流が発生する問題点がある。かつ、活性領域のソース/
ドレーンジャンクションより浅くコンタクトホールが形
成されるとしても、前記ジャンクションと隣接した部分
までコンタクトホールが形成されれば、後続のコンタク
ト形成工程をするときに使用される長壁層を成すチタニ
ウム及び窒化チタニウムが熱処理工程のとき前記ソース
/ドレーン領域のシリコンと反応してしまう。
体基板の上に形成された層間絶縁膜をエッチングしてフ
ィールド酸化膜の一部及びこれと隣接した半導体基板の
表面を露出させて形成したが、この場合露出されるフィ
ールド酸化膜にリセス（recess）が発生する問題点があ
った。即ち、発生するリセスの深さが活性領域のソース
/ドレーンジャンクション（Junction）より深くなるこ
とやジャンクション境界線に近くなることで、コンタク
トとシリコン基板が直接接触する経路が発生して漏洩電
流が発生する問題点がある。かつ、活性領域のソース/
ドレーンジャンクションより浅くコンタクトホールが形
成されるとしても、前記ジャンクションと隣接した部分
までコンタクトホールが形成されれば、後続のコンタク
ト形成工程をするときに使用される長壁層を成すチタニ
ウム及び窒化チタニウムが熱処理工程のとき前記ソース
/ドレーン領域のシリコンと反応してしまう。
【００１３】このようにチタニウム及び窒化チタニウム
とシリコンが反応すると、導電体であるシリサイド膜が
形成されることで漏洩電流が発生する。このような問題
点を解決しようと、フィールド酸化膜のリセスが発生す
ることを防止するために、コンタクトオープンのための
エッチングをするときにエッチング阻止のためのエッチ
ング阻止層を形成する方法が米国特許第５，６５２，１
７６号に開示されている。
とシリコンが反応すると、導電体であるシリサイド膜が
形成されることで漏洩電流が発生する。このような問題
点を解決しようと、フィールド酸化膜のリセスが発生す
ることを防止するために、コンタクトオープンのための
エッチングをするときにエッチング阻止のためのエッチ
ング阻止層を形成する方法が米国特許第５，６５２，１
７６号に開示されている。
【００１４】図４及び図５は従来のボーダーレスコンタ
クト形成方法を説明するための断面図である。図４Ａに
示すように、半導体基板３０上にマスクパターンを形成
した後、これをエッチングマスクでエッチングしてトレ
ンチ（trench）を形成する。前記トレンチは前記半導体
基板３０の表面から約４０００〜６０００Å程度の深さ
と約４０００〜６０００Å程度の幅を有するように形成
される。
クト形成方法を説明するための断面図である。図４Ａに
示すように、半導体基板３０上にマスクパターンを形成
した後、これをエッチングマスクでエッチングしてトレ
ンチ（trench）を形成する。前記トレンチは前記半導体
基板３０の表面から約４０００〜６０００Å程度の深さ
と約４０００〜６０００Å程度の幅を有するように形成
される。
【００１５】続いて、前記半導体基板の上に形成された
マスクパターンを除去した後、前記トレンチが形成され
た半導体基板全面に前記トレンチが埋められるように酸
化物を積層する。前記酸化物としては酸化珪素、または
テトラ−エチル−オルソ−シリケート（tetra-ethyl-or
tho-silicate；TEOS）等が使用され、化学気相蒸着方法
を利用して蒸着させる。
マスクパターンを除去した後、前記トレンチが形成され
た半導体基板全面に前記トレンチが埋められるように酸
化物を積層する。前記酸化物としては酸化珪素、または
テトラ−エチル−オルソ−シリケート（tetra-ethyl-or
tho-silicate；TEOS）等が使用され、化学気相蒸着方法
を利用して蒸着させる。
【００１６】続けて、前記半導体基板３０が露出される
まで平坦化工程を行うことにより、前記半導体基板３０
内にフィールド酸化膜３２を形成する。これに伴い、前
記半導体基板１００はフィールド酸化膜１０４によって
活性領域とフィールド領域に分離される。図４Ｂに示す
ように、前記半導体基板３０の活性領域の上にゲート酸
化膜３４、導電層パターン３６及びキャッピング層パタ
ーン３８から成るゲート電極を形成する。続いて、前記
ゲート電極をマスクとして通常のイオン注入工程を利用
し、前記半導体基板内に第１不純物領域４０を形成す
る。
まで平坦化工程を行うことにより、前記半導体基板３０
内にフィールド酸化膜３２を形成する。これに伴い、前
記半導体基板１００はフィールド酸化膜１０４によって
活性領域とフィールド領域に分離される。図４Ｂに示す
ように、前記半導体基板３０の活性領域の上にゲート酸
化膜３４、導電層パターン３６及びキャッピング層パタ
ーン３８から成るゲート電極を形成する。続いて、前記
ゲート電極をマスクとして通常のイオン注入工程を利用
し、前記半導体基板内に第１不純物領域４０を形成す
る。
【００１７】続けて、前記ゲート電極の側面に不純物を
注入して前記ゲート電極の側壁にスペーサ４２を形成し
た後、前記ゲート電極及び前記スペーサ４２をマスクと
して通常のイオン注入工程を利用し、前記半導体基板内
に第２不純物領域４４を形成する。図５Ｃに示すよう
に、前記半導体基板３０全面に窒化物、例えば窒化珪素
を蒸着させてエッチング防止膜４６を形成する。前記エ
ッチング防止膜４６は後続のエッチング工程をするとき
に前記フィールド酸化膜３２を保護する役割をする。
注入して前記ゲート電極の側壁にスペーサ４２を形成し
た後、前記ゲート電極及び前記スペーサ４２をマスクと
して通常のイオン注入工程を利用し、前記半導体基板内
に第２不純物領域４４を形成する。図５Ｃに示すよう
に、前記半導体基板３０全面に窒化物、例えば窒化珪素
を蒸着させてエッチング防止膜４６を形成する。前記エ
ッチング防止膜４６は後続のエッチング工程をするとき
に前記フィールド酸化膜３２を保護する役割をする。
【００１８】続いて、前記エッチング防止膜４６が形成
された前記半導体基板３０全面に層間絶縁層４８を形成
する。前記層間絶縁層４８は酸化珪素、BPSG（boro-Pho
sphoSilicate Glass）またはPSG（PhosphoSilicate G
lass）を低圧化学気相蒸着方法またはプラズマ励起化学
気相蒸着（PECVD）方法で約３０００〜１００００Å程
度の厚みに蒸着して形成される。
された前記半導体基板３０全面に層間絶縁層４８を形成
する。前記層間絶縁層４８は酸化珪素、BPSG（boro-Pho
sphoSilicate Glass）またはPSG（PhosphoSilicate G
lass）を低圧化学気相蒸着方法またはプラズマ励起化学
気相蒸着（PECVD）方法で約３０００〜１００００Å程
度の厚みに蒸着して形成される。
【００１９】図５Ｂに示すように、前記層間絶縁層４８
上にフォトレジストパターン（図示せず）を通常のフォ
トリソグラフィを利用して形成した後、前記フォトレジ
ストパターンをエッチングマスクとして前記層間絶縁層
４８及び前記エッチング防止膜４６を順次にエッチング
して前記フィールド酸化膜３２の一部から前記フィール
ド酸化膜３２に隣接した前記ゲート電極の一部まで前記
半導体基板３０表面を露出させ、ボーダーレスコンタク
トを形成するためのコンタクトホールを形成する。
上にフォトレジストパターン（図示せず）を通常のフォ
トリソグラフィを利用して形成した後、前記フォトレジ
ストパターンをエッチングマスクとして前記層間絶縁層
４８及び前記エッチング防止膜４６を順次にエッチング
して前記フィールド酸化膜３２の一部から前記フィール
ド酸化膜３２に隣接した前記ゲート電極の一部まで前記
半導体基板３０表面を露出させ、ボーダーレスコンタク
トを形成するためのコンタクトホールを形成する。
【００２０】しかし、上述したボーダーレスコンタクト
工程はゲート電極の側壁に形成されるスペーサを工程マ
ージンに確保するための自己整列コンタクト工程と同時
に進行することができない問題点がある。即ち、ゲート
電極の側壁に工程マージンを確保するために厚く二重ス
ペーサを形成し、コンタクトホールを形成する自己整列
コンタクト工程と、層間絶縁層を形成する前に半導体基
板全面にフィールド酸化膜がエッチングされることを防
止するためのエッチング防止層を形成した後コンタクト
ホールを形成するボーダーレスコンタクト工程とを同時
に進行する場合には、各ゲート電極の間の部分がエッチ
ング防止膜に完全に埋められる。
工程はゲート電極の側壁に形成されるスペーサを工程マ
ージンに確保するための自己整列コンタクト工程と同時
に進行することができない問題点がある。即ち、ゲート
電極の側壁に工程マージンを確保するために厚く二重ス
ペーサを形成し、コンタクトホールを形成する自己整列
コンタクト工程と、層間絶縁層を形成する前に半導体基
板全面にフィールド酸化膜がエッチングされることを防
止するためのエッチング防止層を形成した後コンタクト
ホールを形成するボーダーレスコンタクト工程とを同時
に進行する場合には、各ゲート電極の間の部分がエッチ
ング防止膜に完全に埋められる。
【００２１】従って、コンタクトホールを形成するため
のエッチング工程をするときに、ボーダーレスコンタク
トを形成するために活性領域とフィールド領域の境界部
分で進行されるエッチング工程は半導体基板の表面が完
全に露出されるまで進行されるが、ゲート電極間のコン
タクトが形成される部分は半導体基板の表面までエッチ
ングが進行されずコンタクトホールがオープンされない
問題点がある。かつ、前記ゲート電極間のコンタクトホ
ールをオープンさせるために層間絶縁層のエッチング工
程をゲート電極間の半導体基板表面が露出されるまで進
行すれば、フィールド領域と活性領域の境界部分に形成
されるコンタクトホールはフィールド酸化膜まで過度に
エッチングされるという問題点がある。
のエッチング工程をするときに、ボーダーレスコンタク
トを形成するために活性領域とフィールド領域の境界部
分で進行されるエッチング工程は半導体基板の表面が完
全に露出されるまで進行されるが、ゲート電極間のコン
タクトが形成される部分は半導体基板の表面までエッチ
ングが進行されずコンタクトホールがオープンされない
問題点がある。かつ、前記ゲート電極間のコンタクトホ
ールをオープンさせるために層間絶縁層のエッチング工
程をゲート電極間の半導体基板表面が露出されるまで進
行すれば、フィールド領域と活性領域の境界部分に形成
されるコンタクトホールはフィールド酸化膜まで過度に
エッチングされるという問題点がある。
【００２２】
【発明が解決しようとする課題】従って、本発明の一目
的は、半導体装置のフィールド酸化膜の損傷を防止して
工程収率を向上させることができる半導体装置のコンタ
クトホール形成方法を提供することにある。かつ、本発
明の他の目的は、自己整列コンタクト工程とボーダーレ
スコンタクト工程とを同時に実行することで、工程を単
純化させることができる半導体装置のコンタクトホール
形成方法を提供することにある。
的は、半導体装置のフィールド酸化膜の損傷を防止して
工程収率を向上させることができる半導体装置のコンタ
クトホール形成方法を提供することにある。かつ、本発
明の他の目的は、自己整列コンタクト工程とボーダーレ
スコンタクト工程とを同時に実行することで、工程を単
純化させることができる半導体装置のコンタクトホール
形成方法を提供することにある。
【００２３】
【課題を解決するための手段】上述した目的を達成する
ための本発明によると、まず半導体基板をフィールド酸
化膜によって活性領域とフィールド領域に分離した後、
前記半導体基板の活性領域上に複数個のスペーサを有す
る多数のゲート電極を形成し、前記半導体基板の上にコ
ンタクトホールが形成される空間を確保するために前記
スペーサのうちで最外郭スペーサを除去し、前記半導体
基板全面にエッチング防止膜及び層間絶縁層を形成しす
る。次に前記層間絶縁層及び前記エッチング防止膜を順
次にエッチングし、前記ゲート電極の間の半導体基板表
面が露出されるコンタクトホール及び前記フィールド酸
化膜に隣接した半導体基板表面と前記フィールド酸化膜
の一部表面が露出されるボーダーレスコンタクトホール
を同時に形成する。
ための本発明によると、まず半導体基板をフィールド酸
化膜によって活性領域とフィールド領域に分離した後、
前記半導体基板の活性領域上に複数個のスペーサを有す
る多数のゲート電極を形成し、前記半導体基板の上にコ
ンタクトホールが形成される空間を確保するために前記
スペーサのうちで最外郭スペーサを除去し、前記半導体
基板全面にエッチング防止膜及び層間絶縁層を形成しす
る。次に前記層間絶縁層及び前記エッチング防止膜を順
次にエッチングし、前記ゲート電極の間の半導体基板表
面が露出されるコンタクトホール及び前記フィールド酸
化膜に隣接した半導体基板表面と前記フィールド酸化膜
の一部表面が露出されるボーダーレスコンタクトホール
を同時に形成する。
【００２４】本発明に従うと、LDD構造を形成するため
の複数個のスペーサを有するゲート電極を形成した後、
後続の工程を行うときにゲート電極間にコンタクトホー
ルが形成される空間を確保するため最外郭スペーサを除
去し、フィールド領域がエッチングされることを防止す
るためのエッチング防止層及び絶縁層を形成すること
で、複数個のスペーサを利用してコンタクトを形成する
自己整列コンタクト工程とゲート電極間の側面からフィ
ールド領域の一部までコンタクトを形成するボーダーレ
スコンタクト工程とを同時に行うことができ、DRAM素子
製造工程を単純化させることができる。
の複数個のスペーサを有するゲート電極を形成した後、
後続の工程を行うときにゲート電極間にコンタクトホー
ルが形成される空間を確保するため最外郭スペーサを除
去し、フィールド領域がエッチングされることを防止す
るためのエッチング防止層及び絶縁層を形成すること
で、複数個のスペーサを利用してコンタクトを形成する
自己整列コンタクト工程とゲート電極間の側面からフィ
ールド領域の一部までコンタクトを形成するボーダーレ
スコンタクト工程とを同時に行うことができ、DRAM素子
製造工程を単純化させることができる。
【００２５】本発明の広範囲な適用が下記の詳細な説明
によってさらに明白になる。しかし、該当分野で通常の
知識を有するものであれば、本発明の思想と範囲内で多
様な変更と変形が可能であるので、詳細な説明及び特定
化された実施例は本発明を具体的に説明するための一例
としてあげたものであり、本発明をこれとしてのみ限定
するためのものではないことを理解すべきものである。
によってさらに明白になる。しかし、該当分野で通常の
知識を有するものであれば、本発明の思想と範囲内で多
様な変更と変形が可能であるので、詳細な説明及び特定
化された実施例は本発明を具体的に説明するための一例
としてあげたものであり、本発明をこれとしてのみ限定
するためのものではないことを理解すべきものである。
【００２６】
【発明の実施の形態】以下、添付した図面を参照して本
発明の望ましい実施例による半導体装置のコンタクトホ
ール形成方法を詳細に説明する。図６ないし図１３は本
発明の望ましい実施例による半導体装置のコンタクトホ
ール形成方法を詳細に説明するための断面図である。図
６Ａに示すように、半導体基板１００上にフィールド酸
化膜が形成される部分を限定するためのマスクパターン
（図示せず）、例えばパッド酸化膜パターンとその上部
の窒化膜パターンから成る積層マスクパターンを形成し
た後、これをエッチングマスクにして前記半導体基板１
００をエッチングして所定の深さを有するトレンチ１０
２を形成する。前記トレンチ１０２を形成する方法はエ
ッチングガスとしてフッ素を含む混合ガスを利用して行
われる。
発明の望ましい実施例による半導体装置のコンタクトホ
ール形成方法を詳細に説明する。図６ないし図１３は本
発明の望ましい実施例による半導体装置のコンタクトホ
ール形成方法を詳細に説明するための断面図である。図
６Ａに示すように、半導体基板１００上にフィールド酸
化膜が形成される部分を限定するためのマスクパターン
（図示せず）、例えばパッド酸化膜パターンとその上部
の窒化膜パターンから成る積層マスクパターンを形成し
た後、これをエッチングマスクにして前記半導体基板１
００をエッチングして所定の深さを有するトレンチ１０
２を形成する。前記トレンチ１０２を形成する方法はエ
ッチングガスとしてフッ素を含む混合ガスを利用して行
われる。
【００２７】前記トレンチ１０２は通常前記半導体基板
１００の表面から約４０００〜６０００Å程度の深さと
約４０００〜６０００Å程度の幅を有するように形成さ
れることが一般的であるが、半導体装置の高集積化、分
離される活性領域の形態、写真工程の分解能力等によっ
て多様に変化することができる。続いて、前記半導体基
板上に形成されたマスクパターンを除去する。
１００の表面から約４０００〜６０００Å程度の深さと
約４０００〜６０００Å程度の幅を有するように形成さ
れることが一般的であるが、半導体装置の高集積化、分
離される活性領域の形態、写真工程の分解能力等によっ
て多様に変化することができる。続いて、前記半導体基
板上に形成されたマスクパターンを除去する。
【００２８】図６Ｂに示すように、前記トレンチ１０２
が形成された半導体基板１００の全面に前記トレンチが
埋められるように酸化物を積層する。前記酸化物として
は酸化珪素、またはテトラ−エチル−オルソ−シリケー
ト（tetra-ethyl-ortho-silicate；TEOS）等が使用さ
れ、化学気相蒸着方法を利用して蒸着させる。続けて、
前記窒化膜パターンが露出されるまで平坦化工程を行
い、前記窒化膜パターンを除去する。続いて、前記窒化
膜パターンの下部に形成された前記パッド酸化膜パター
ンを除去する。このとき、前記酸化物もエッチングさ
れ、前記半導体基板１００内にフィールド酸化膜１０４
が形成される。前記平坦化工程はエッチバック工程また
は化学機械的研磨（CMP）方法が使用され、望ましくに
は化学機械的研磨方法を利用して行う。
が形成された半導体基板１００の全面に前記トレンチが
埋められるように酸化物を積層する。前記酸化物として
は酸化珪素、またはテトラ−エチル−オルソ−シリケー
ト（tetra-ethyl-ortho-silicate；TEOS）等が使用さ
れ、化学気相蒸着方法を利用して蒸着させる。続けて、
前記窒化膜パターンが露出されるまで平坦化工程を行
い、前記窒化膜パターンを除去する。続いて、前記窒化
膜パターンの下部に形成された前記パッド酸化膜パター
ンを除去する。このとき、前記酸化物もエッチングさ
れ、前記半導体基板１００内にフィールド酸化膜１０４
が形成される。前記平坦化工程はエッチバック工程また
は化学機械的研磨（CMP）方法が使用され、望ましくに
は化学機械的研磨方法を利用して行う。
【００２９】従って、前記半導体基板１００はフィール
ド酸化膜１０４によって活性領域とフィールド領域に分
離される。本発明ではSTI（shallow trench isolatio
n）を利用して素子分離工程を進行するが、前記素子分
離工程はシリコン部分酸化法（LOCOS）を利用した方法
でも行うことがでできる。
ド酸化膜１０４によって活性領域とフィールド領域に分
離される。本発明ではSTI（shallow trench isolatio
n）を利用して素子分離工程を進行するが、前記素子分
離工程はシリコン部分酸化法（LOCOS）を利用した方法
でも行うことがでできる。
【００３０】図７Ａに示すように、各素子間の分離のた
めのフィールド酸化膜１０４が形成された前記半導体基
板１００のトランジスターを始め素子が形成される活性
領域上に熱酸化膜１０６を形成する。前記熱酸化膜１０
６は熱酸化法（thermal oxidation）を利用して形成さ
れる。続いて、前記熱酸化膜１０６が形成された前記半
導体基板１００の活性領域及びフィールド酸化膜１０４
上に導電層１０８及びキャッピング層１１２を順次に積
層する。
めのフィールド酸化膜１０４が形成された前記半導体基
板１００のトランジスターを始め素子が形成される活性
領域上に熱酸化膜１０６を形成する。前記熱酸化膜１０
６は熱酸化法（thermal oxidation）を利用して形成さ
れる。続いて、前記熱酸化膜１０６が形成された前記半
導体基板１００の活性領域及びフィールド酸化膜１０４
上に導電層１０８及びキャッピング層１１２を順次に積
層する。
【００３１】前記導電層１０８は導電性物質例えば不純
物がドーピングされて電導性を有するポリシリコンに成
る。かつ、前記導電層１０８は金属シリサイド層をさら
に含むことができ、前記金属シリサイド層はポリシリコ
ン層上に、例えばタングステンシリサイド（WsiX）、タ
ンタルシリサイド（TaSi2）及びモリブデンシリサイド
（MoSi2）から選択された少なくとも一つの金属シリサ
イドを所定の厚みに蒸着させて形成される。
物がドーピングされて電導性を有するポリシリコンに成
る。かつ、前記導電層１０８は金属シリサイド層をさら
に含むことができ、前記金属シリサイド層はポリシリコ
ン層上に、例えばタングステンシリサイド（WsiX）、タ
ンタルシリサイド（TaSi2）及びモリブデンシリサイド
（MoSi2）から選択された少なくとも一つの金属シリサ
イドを所定の厚みに蒸着させて形成される。
【００３２】前記キャッピング層１１２は窒化珪素（Si
N）のような窒化物を低圧化学気相蒸着（LPCVD）方法を
利用して所定の厚みを有するように蒸着させて形成す
る。前記キャッピング層１１２は後続の工程から前記導
電層１０８及び前記熱酸化膜１０６を保護する役割を
し、かつ、導電性物質から成る前記導電層１０８から外
部へ漏洩電流が流れることを防止する役割をする。
N）のような窒化物を低圧化学気相蒸着（LPCVD）方法を
利用して所定の厚みを有するように蒸着させて形成す
る。前記キャッピング層１１２は後続の工程から前記導
電層１０８及び前記熱酸化膜１０６を保護する役割を
し、かつ、導電性物質から成る前記導電層１０８から外
部へ漏洩電流が流れることを防止する役割をする。
【００３３】図７Ｂに示すように、前記キャッピング層
１１２上にマスクパターン、例えばフォトレジストパタ
ーンを形成した後、これをエッチングマスクとして前記
キャッピング層１１２、前記導電層１０８及び前記熱酸
化膜１０６を順次にパターニングし、前記半導体基板の
活性領域上にゲート酸化膜１１４、導電層パターン１１
６及びキャッピングパターン１２０から成る多数のゲー
ト電極１１８ａ、１１８ｂを形成する。
１１２上にマスクパターン、例えばフォトレジストパタ
ーンを形成した後、これをエッチングマスクとして前記
キャッピング層１１２、前記導電層１０８及び前記熱酸
化膜１０６を順次にパターニングし、前記半導体基板の
活性領域上にゲート酸化膜１１４、導電層パターン１１
６及びキャッピングパターン１２０から成る多数のゲー
ト電極１１８ａ、１１８ｂを形成する。
【００３４】図８Ａに示すように、前記ゲート電極１１
８ａ、１１８ｂをマスクとしてイオン注入工程を実行
し、前記半導体基板１００内に第１不純物領域１２２
ａ、１２２ｂを形成する。前記第１不純物領域１２２
ａ、１２２ｂはLDD（lightly doped drain）領域と
し、前記イオン注入工程は低濃度の不純物イオンを前記
半導体基板１００の表面から浅く注入して行われる。
８ａ、１１８ｂをマスクとしてイオン注入工程を実行
し、前記半導体基板１００内に第１不純物領域１２２
ａ、１２２ｂを形成する。前記第１不純物領域１２２
ａ、１２２ｂはLDD（lightly doped drain）領域と
し、前記イオン注入工程は低濃度の不純物イオンを前記
半導体基板１００の表面から浅く注入して行われる。
【００３５】続いて、前記注入されたイオンを活性化さ
せると同時に前記イオン注入によって発生する前記半導
体基板１００の格子欠陥などを補償するために、熱処理
工程を実行する。図８Ｂに示すように、前記ゲート電極
１１８ａ、１１８ｂ及び第１不純物領域１２２ａ、１２
２ｂが形成された前記半導体基板１００の全面に第１絶
縁層（図示せず）を形成する。前記第１絶縁層は窒化物
から成り、望ましくは窒化珪素を約１０００〜１２００
Å程度の厚みに蒸着させて形成される。
せると同時に前記イオン注入によって発生する前記半導
体基板１００の格子欠陥などを補償するために、熱処理
工程を実行する。図８Ｂに示すように、前記ゲート電極
１１８ａ、１１８ｂ及び第１不純物領域１２２ａ、１２
２ｂが形成された前記半導体基板１００の全面に第１絶
縁層（図示せず）を形成する。前記第１絶縁層は窒化物
から成り、望ましくは窒化珪素を約１０００〜１２００
Å程度の厚みに蒸着させて形成される。
【００３６】続いて、前記第１絶縁層を前記半導体基板
１００の表面が露出されるまでエッチバックし、前記ゲ
ート電極１１８ａ、１１８ｂの側面に第１スペーサ１２
４を形成する。このとき、前記第１スペーサ１２４のう
ち、導電層パターン１１６の側面に形成される厚みＢ
（以下、ショルダマージン（shoulder margin）とい
う）は約７００Å程度になる。
１００の表面が露出されるまでエッチバックし、前記ゲ
ート電極１１８ａ、１１８ｂの側面に第１スペーサ１２
４を形成する。このとき、前記第１スペーサ１２４のう
ち、導電層パターン１１６の側面に形成される厚みＢ
（以下、ショルダマージン（shoulder margin）とい
う）は約７００Å程度になる。
【００３７】前記ショルダマージン（Ｂ）が小さい場合
には、前記ゲート電極１１８ａ、１１８ｂの前記導電層
パターン１１６であるポリシリコン層とコンタクトとの
距離が狭くなってコンタクトに漏洩電流が発生する問題
点があり、かつ、前記ショルダマージン（Ｂ）が大きい
場合には、BC工程マージンを十分に確保することができ
ない問題点がある。
には、前記ゲート電極１１８ａ、１１８ｂの前記導電層
パターン１１６であるポリシリコン層とコンタクトとの
距離が狭くなってコンタクトに漏洩電流が発生する問題
点があり、かつ、前記ショルダマージン（Ｂ）が大きい
場合には、BC工程マージンを十分に確保することができ
ない問題点がある。
【００３８】図９Ａに示すように、前記第１スペーサ１
２４が形成された前記半導体基板１００全面に第２絶縁
層１２６を形成する。前記第２絶縁層１２６は酸化物、
望ましくは酸化珪素を約１００Å程度の厚みを有するよ
うに化学蒸着方法で蒸着させて形成される。図９Ｂに示
すように、前記第２絶縁層１２６上に前記第３絶縁層１
２８を形成する。前記第３絶縁層１２８は窒化物、望ま
しくは窒化珪素（SiN）を約５００〜１０００Å程度の
厚みを有するように化学気相蒸着方法で蒸着させて形成
される。
２４が形成された前記半導体基板１００全面に第２絶縁
層１２６を形成する。前記第２絶縁層１２６は酸化物、
望ましくは酸化珪素を約１００Å程度の厚みを有するよ
うに化学蒸着方法で蒸着させて形成される。図９Ｂに示
すように、前記第２絶縁層１２６上に前記第３絶縁層１
２８を形成する。前記第３絶縁層１２８は窒化物、望ま
しくは窒化珪素（SiN）を約５００〜１０００Å程度の
厚みを有するように化学気相蒸着方法で蒸着させて形成
される。
【００３９】図１０Ａに示すように、前記第３絶縁層１
２８にエッチバック工程を実施して、前記ゲート電極１
１８ａ、１１８ｂの側面に第２スペーサ１３２を形成す
る。前記工程は第２絶縁層１２６に対する第３絶縁層１
２８のエッチング選択比が５〜６：１である混合ガスを
利用して行われる。従って、本実施例ではフィールド酸
化膜と類似の物質から成る酸化膜のエッチバック工程を
するときにフィールド酸化膜の一部が共にエッチングさ
れることを防止することができる。
２８にエッチバック工程を実施して、前記ゲート電極１
１８ａ、１１８ｂの側面に第２スペーサ１３２を形成す
る。前記工程は第２絶縁層１２６に対する第３絶縁層１
２８のエッチング選択比が５〜６：１である混合ガスを
利用して行われる。従って、本実施例ではフィールド酸
化膜と類似の物質から成る酸化膜のエッチバック工程を
するときにフィールド酸化膜の一部が共にエッチングさ
れることを防止することができる。
【００４０】即ち、従来では、第１スペーサ上に第２ス
ペーサを形成するための工程と酸化珪素のような酸化物
から成る酸化物層をエッチバックして約２００〜８００
Å程度の厚みを有する第２スペーサを形成することで、
前記エッチバック工程をするときに前記酸化物層とほと
んど類似な物質から成るフィールド酸化膜の一部が共に
エッチングされる問題点が発生したが、本実施例では、
フィールド酸化膜と類似な物質から成る前記第２絶縁層
１２６を約１００Å程度の薄い膜に形成し、その上部に
形成された前記第３絶縁層１２８をエッチバックするこ
とで、フィールド酸化膜の一部がエッチングされること
を防止することができる。
ペーサを形成するための工程と酸化珪素のような酸化物
から成る酸化物層をエッチバックして約２００〜８００
Å程度の厚みを有する第２スペーサを形成することで、
前記エッチバック工程をするときに前記酸化物層とほと
んど類似な物質から成るフィールド酸化膜の一部が共に
エッチングされる問題点が発生したが、本実施例では、
フィールド酸化膜と類似な物質から成る前記第２絶縁層
１２６を約１００Å程度の薄い膜に形成し、その上部に
形成された前記第３絶縁層１２８をエッチバックするこ
とで、フィールド酸化膜の一部がエッチングされること
を防止することができる。
【００４１】前記第２スペーサ１３２は後続の工程を行
うときに第１スペーサ１２４がエッチングされることを
防止する役割をする。一方、前記第２絶縁層１２６の厚
みが約１００Åであるので、前記第２スペーサ１３２を
形成するための前記第３絶縁層１２８のエッチバック工
程をするときに同時にエッチバックして第２絶縁層スペ
ーサを形成することもできる。このとき、前記第２絶縁
層１２６の厚みが薄いので、前記フィールド酸化膜に及
ぼす影響は大きくない。
うときに第１スペーサ１２４がエッチングされることを
防止する役割をする。一方、前記第２絶縁層１２６の厚
みが約１００Åであるので、前記第２スペーサ１３２を
形成するための前記第３絶縁層１２８のエッチバック工
程をするときに同時にエッチバックして第２絶縁層スペ
ーサを形成することもできる。このとき、前記第２絶縁
層１２６の厚みが薄いので、前記フィールド酸化膜に及
ぼす影響は大きくない。
【００４２】続けて、前記ゲート電極１１８ａ、１１８
ｂ及び第３スペーサ１３２をマスクとしてイオン注入工
程を実行し、前記半導体基板１００内の前記第１不純物
領域１２２ａ、１２２ｂ内に第２不純物領域１３４ａ、
１３４ｂを形成する。前記第２不純物領域１３４ａ、１
３４ｂは高濃度の不純物領域（fully doped region）
といい、前記イオン注入工程は高濃度の不純物イオンを
前記半導体基板１００の表面から深く注入して行われ
る。
ｂ及び第３スペーサ１３２をマスクとしてイオン注入工
程を実行し、前記半導体基板１００内の前記第１不純物
領域１２２ａ、１２２ｂ内に第２不純物領域１３４ａ、
１３４ｂを形成する。前記第２不純物領域１３４ａ、１
３４ｂは高濃度の不純物領域（fully doped region）
といい、前記イオン注入工程は高濃度の不純物イオンを
前記半導体基板１００の表面から深く注入して行われ
る。
【００４３】続いて、前記注入されたイオンを活性化さ
せると同時に前記イオン注入によって発生する前記半導
体基板１００の格子欠陥などを補償するために、熱処理
工程を行う。図１０Ｂに示すように、前記ゲート電極１
１８ａ、１１８ｂの側壁に形成された第２スペーサ１３
２を除去する。
せると同時に前記イオン注入によって発生する前記半導
体基板１００の格子欠陥などを補償するために、熱処理
工程を行う。図１０Ｂに示すように、前記ゲート電極１
１８ａ、１１８ｂの側壁に形成された第２スペーサ１３
２を除去する。
【００４４】前記第２スペーサ１３２を除去する工程は
ウェットエッチング方法及びドライエッチング方法を全
て使用することができ、前記ウェットエッチング方法で
前記第２スペーサ１３２を除去する場合には、リン酸
（H3PO4）を含むエッチング溶液を使用して約８０〜２
００℃程度の温度で除去が行われ、前記ドライエッチン
グ方法で前記第２スペーサ１３２を除去する場合には、
CF4、CHF3及びＯ2の混合ガスを利用して除去が行われ
る。
ウェットエッチング方法及びドライエッチング方法を全
て使用することができ、前記ウェットエッチング方法で
前記第２スペーサ１３２を除去する場合には、リン酸
（H3PO4）を含むエッチング溶液を使用して約８０〜２
００℃程度の温度で除去が行われ、前記ドライエッチン
グ方法で前記第２スペーサ１３２を除去する場合には、
CF4、CHF3及びＯ2の混合ガスを利用して除去が行われ
る。
【００４５】この場合、酸化物から成る前記第２絶縁層
１２６に比べて窒化物質から成る前記第２スペーサ１３
２が前記リン酸を含むエッチング溶液に相対的に早くエ
ッチングされるので、前記第２絶縁層１２６及び酸化物
から成る前記フィールド酸化膜１０４に及ぼす影響を最
小化にしながら前記第２スペーサ１３２を完全に除去す
ることができる。従って、前記エッチング工程を行うと
きに前記半導体基板１００の活性領域及び前記フィール
ド酸化膜１０４が損傷されることを防止することができ
る
１２６に比べて窒化物質から成る前記第２スペーサ１３
２が前記リン酸を含むエッチング溶液に相対的に早くエ
ッチングされるので、前記第２絶縁層１２６及び酸化物
から成る前記フィールド酸化膜１０４に及ぼす影響を最
小化にしながら前記第２スペーサ１３２を完全に除去す
ることができる。従って、前記エッチング工程を行うと
きに前記半導体基板１００の活性領域及び前記フィール
ド酸化膜１０４が損傷されることを防止することができ
る
【００４６】前記第２スペーサ１３２を除去する工程は
第２絶縁層１２６が露出されるまで行われ、これによっ
て前記ゲート電極１１８ａ、１１８ｂ間のコンタクトホ
ールが形成される空間を確保することができる。即ち、
従来の二重スペーサを利用したLDD構造の半導体装置で
は、各々のスペーサが約２００〜８００Å程度の厚みを
有するように形成されることで、コンタクトホールが形
成されるゲート電極間の幅が狭くなるように形成され、
このような構造でボーダーレスコンタクト工程を実行す
るために形成される窒化物質から成るエッチング防止膜
を再び蒸着する場合には、前記幅が狭いコンタクトホー
ルがエッチング率が低いエッチング防止膜に完全に埋め
られ、以後コンタクトホールを形成するためのエッチン
グ工程のときコンタクトホールが完全にオープンされな
いという問題点があった。
第２絶縁層１２６が露出されるまで行われ、これによっ
て前記ゲート電極１１８ａ、１１８ｂ間のコンタクトホ
ールが形成される空間を確保することができる。即ち、
従来の二重スペーサを利用したLDD構造の半導体装置で
は、各々のスペーサが約２００〜８００Å程度の厚みを
有するように形成されることで、コンタクトホールが形
成されるゲート電極間の幅が狭くなるように形成され、
このような構造でボーダーレスコンタクト工程を実行す
るために形成される窒化物質から成るエッチング防止膜
を再び蒸着する場合には、前記幅が狭いコンタクトホー
ルがエッチング率が低いエッチング防止膜に完全に埋め
られ、以後コンタクトホールを形成するためのエッチン
グ工程のときコンタクトホールが完全にオープンされな
いという問題点があった。
【００４７】従って、本実施例ではLDD構造の高濃度に
ドーピングされた領域を形成するために形成された第２
スペーサ１３２を除去して前記ゲート電極１１８ａ、１
１８ｂ間の幅を広げることとし、後続のエッチング防止
膜の蒸着工程のためにコンタクトホールがオープンされ
ないことを防止することができる。図１１に示すよう
に、前記ゲート電極１１８ａ、１１８ｂ、前記第１スペ
ーサ１２４及び前記第２絶縁層１２６を有する前記半導
体基板１００全面にエッチング防止膜１３６を形成す
る。
ドーピングされた領域を形成するために形成された第２
スペーサ１３２を除去して前記ゲート電極１１８ａ、１
１８ｂ間の幅を広げることとし、後続のエッチング防止
膜の蒸着工程のためにコンタクトホールがオープンされ
ないことを防止することができる。図１１に示すよう
に、前記ゲート電極１１８ａ、１１８ｂ、前記第１スペ
ーサ１２４及び前記第２絶縁層１２６を有する前記半導
体基板１００全面にエッチング防止膜１３６を形成す
る。
【００４８】前記エッチング防止膜１３６は窒化物、望
ましくは室化珪素を約３００〜７００Å程度の厚みを有
するように化学気相蒸着方法で蒸着させて形成される。
さらに望ましくは、前記エッチング防止膜１３６は約５
００Å程度の厚みを有するように形成される。前記エッ
チング防止膜１３６は前記フィールド領域に隣接したゲ
ート電極１１８ａ、１１８ｂの側面から前記フィールド
酸化膜の一部までコンタクトが形成されるボーダーレス
コンタクト（borderless contact）またはノン−オー
バーラップコンタクト（non-overlap contact）工程を
するときに、前記エッチング防止膜１３６上に形成され
る層間絶縁層のエッチング工程においてフィールド酸化
膜の一部が共にエッチングされることを防止する役割を
する。
ましくは室化珪素を約３００〜７００Å程度の厚みを有
するように化学気相蒸着方法で蒸着させて形成される。
さらに望ましくは、前記エッチング防止膜１３６は約５
００Å程度の厚みを有するように形成される。前記エッ
チング防止膜１３６は前記フィールド領域に隣接したゲ
ート電極１１８ａ、１１８ｂの側面から前記フィールド
酸化膜の一部までコンタクトが形成されるボーダーレス
コンタクト（borderless contact）またはノン−オー
バーラップコンタクト（non-overlap contact）工程を
するときに、前記エッチング防止膜１３６上に形成され
る層間絶縁層のエッチング工程においてフィールド酸化
膜の一部が共にエッチングされることを防止する役割を
する。
【００４９】続いて、前記エッチング防止膜１３６が形
成された前記半導体基板１００全面に層間絶縁層１３８
を形成する。前記層間絶縁層１３８はBPSG（Boro-Phosp
hoSilicate Glass）またはPSG（PhosphoSilicate Gla
ss）を低圧化学気相蒸着方法またはプラズマ励起化学気
相蒸着（PECVD）方法を利用して約３０００〜１０００
０Å程度の厚みに蒸着させることで形成される。
成された前記半導体基板１００全面に層間絶縁層１３８
を形成する。前記層間絶縁層１３８はBPSG（Boro-Phosp
hoSilicate Glass）またはPSG（PhosphoSilicate Gla
ss）を低圧化学気相蒸着方法またはプラズマ励起化学気
相蒸着（PECVD）方法を利用して約３０００〜１０００
０Å程度の厚みに蒸着させることで形成される。
【００５０】このとき、前記層間絶縁層１３８を形成し
た後には化学機械的研磨方法を利用して前記層間絶縁層
１３８を平坦化させる工程をさらに行うこともできる。
図１２に示すように、前記層間絶縁層１３８が形成され
た半導体基板全面にフォトレジストを塗布した後、通常
のフォトリソグラフィによってフォトレジストパターン
（図示せず）を形成する。続けて、フォトレジストパタ
ーンをマスクとして利用し前記層間絶縁層１３８をエッ
チングする。
た後には化学機械的研磨方法を利用して前記層間絶縁層
１３８を平坦化させる工程をさらに行うこともできる。
図１２に示すように、前記層間絶縁層１３８が形成され
た半導体基板全面にフォトレジストを塗布した後、通常
のフォトリソグラフィによってフォトレジストパターン
（図示せず）を形成する。続けて、フォトレジストパタ
ーンをマスクとして利用し前記層間絶縁層１３８をエッ
チングする。
【００５１】前記層間絶縁層１３８をエッチングする方
法は、窒化物から成る前記エッチング防止膜１３６に対
する酸化物から成る前記層間絶縁層１３８のエッチング
選択比が１０〜１５：１である混合ガスを利用して実行
され、前記エッチング防止膜１３６の表面が露出される
まで行われる。図１３に示すように、前記層間絶縁層を
エッチングマスクにして露出された前記エッチング防止
膜１３６とその下部の第２絶縁層１２６をエッチングし
て半導体基板１００の表面を露出させる。
法は、窒化物から成る前記エッチング防止膜１３６に対
する酸化物から成る前記層間絶縁層１３８のエッチング
選択比が１０〜１５：１である混合ガスを利用して実行
され、前記エッチング防止膜１３６の表面が露出される
まで行われる。図１３に示すように、前記層間絶縁層を
エッチングマスクにして露出された前記エッチング防止
膜１３６とその下部の第２絶縁層１２６をエッチングし
て半導体基板１００の表面を露出させる。
【００５２】このとき、前記エッチング防止膜１３６と
前記第２絶縁層１２６を異方性エッチングして、前記第
２絶縁層１２６に第３スペーサ１４０を形成し、前記エ
ッチング防止膜１３６に第４スペーサ１４２を形成す
る。一方、前記露出されたエッチング防止膜１３６と前
記第２絶縁層１２６を等方性エッチングして前記ゲート
電極１１８ａ、１１８ｂの側壁に前記第１スペーサ１２
４のみ残存するようにすることもできる。
前記第２絶縁層１２６を異方性エッチングして、前記第
２絶縁層１２６に第３スペーサ１４０を形成し、前記エ
ッチング防止膜１３６に第４スペーサ１４２を形成す
る。一方、前記露出されたエッチング防止膜１３６と前
記第２絶縁層１２６を等方性エッチングして前記ゲート
電極１１８ａ、１１８ｂの側壁に前記第１スペーサ１２
４のみ残存するようにすることもできる。
【００５３】このとき、前記ゲート電極１１８ａ、１１
８ｂ間の前記半導体基板の表面が露出され、同時に前記
フィールド領域に隣接したゲート電極１１８ａ、１１８
ｂの側面から前記フィールド酸化膜の一部までの前記半
導体基板の表面を露出させ、コンタクトホールを形成す
る。即ち、前記ゲート電極１１８ａ、１１８ｂ間に形成
される自己整列コンタクト工程によってコンタクトホー
ルと前記ゲート電極１１８ａ、１１８ｂの一側から前記
フィールド酸化膜１０４の一部まで形成されるボーダー
レスコンタクトによるコンタクトホールを同時に形成す
る。
８ｂ間の前記半導体基板の表面が露出され、同時に前記
フィールド領域に隣接したゲート電極１１８ａ、１１８
ｂの側面から前記フィールド酸化膜の一部までの前記半
導体基板の表面を露出させ、コンタクトホールを形成す
る。即ち、前記ゲート電極１１８ａ、１１８ｂ間に形成
される自己整列コンタクト工程によってコンタクトホー
ルと前記ゲート電極１１８ａ、１１８ｂの一側から前記
フィールド酸化膜１０４の一部まで形成されるボーダー
レスコンタクトによるコンタクトホールを同時に形成す
る。
【００５４】従来では、ボーダーレスコンタクト工程に
よるコンタクトホール形成をするときに、ゲート電極間
のコンタクトホールが形成される部分がエッチング防止
膜に完全に埋められてコンタクトホールがオープンされ
ず、かつコンタクトホールをオープンさせるためにエッ
チング防止膜を完全にエッチングする場合、フィールド
酸化膜が損傷される問題が発生したので、ボーダーレス
コンタクト工程と自己整列コンタクト工程を同時に行う
ことができなかった。
よるコンタクトホール形成をするときに、ゲート電極間
のコンタクトホールが形成される部分がエッチング防止
膜に完全に埋められてコンタクトホールがオープンされ
ず、かつコンタクトホールをオープンさせるためにエッ
チング防止膜を完全にエッチングする場合、フィールド
酸化膜が損傷される問題が発生したので、ボーダーレス
コンタクト工程と自己整列コンタクト工程を同時に行う
ことができなかった。
【００５５】しかし、本実施例に従うと、上述したよう
に前記ゲート電極１１８ａ、１１８ｂのスペーサ形成を
するときにLDD構造の不純物領域（１３４ａ、１３４
ｂ）を形成した後、最外郭スペーサである前記第２スペ
ーサ１３２を除去して自己整列コンタクト工程を行うた
めの前記ゲート電極１１８ａ、１１８ｂ間の幅を十分に
確保し、ボーダーレスコンタクト工程のための前記エッ
チング防止膜１３６を形成することで、前記フィールド
酸化膜１０４上に形成される前記エッチング防止膜１３
６の厚みと前記ゲート電極１１８ａ、１１８ｂ間に形成
される前記エッチング防止膜１３６の厚みをほとんど等
しくなるように調節することができる。従って、コンタ
クトホールを形成するための前記エッチング防止膜１３
６のエッチング工程のとき、前記ゲート電極１１８ａ、
１１８ｂ間に蒸着された前記エッチング防止膜１３６が
除去されないという問題点を解決することができるの
で、ボーダーレスコンタクト工程と自己整列コンタクト
工程を同時に行うことができる。
に前記ゲート電極１１８ａ、１１８ｂのスペーサ形成を
するときにLDD構造の不純物領域（１３４ａ、１３４
ｂ）を形成した後、最外郭スペーサである前記第２スペ
ーサ１３２を除去して自己整列コンタクト工程を行うた
めの前記ゲート電極１１８ａ、１１８ｂ間の幅を十分に
確保し、ボーダーレスコンタクト工程のための前記エッ
チング防止膜１３６を形成することで、前記フィールド
酸化膜１０４上に形成される前記エッチング防止膜１３
６の厚みと前記ゲート電極１１８ａ、１１８ｂ間に形成
される前記エッチング防止膜１３６の厚みをほとんど等
しくなるように調節することができる。従って、コンタ
クトホールを形成するための前記エッチング防止膜１３
６のエッチング工程のとき、前記ゲート電極１１８ａ、
１１８ｂ間に蒸着された前記エッチング防止膜１３６が
除去されないという問題点を解決することができるの
で、ボーダーレスコンタクト工程と自己整列コンタクト
工程を同時に行うことができる。
【００５６】
【発明の効果】本発明によると、半導体基板上にゲート
電極及びスペーサの形成をするときにゲート電極の側面
に複数個のスペーサを形成し、不純物領域を形成した
後、ゲート電極間のコンタクトホールが形成される領域
を確保するために最外郭スペーサを除去する。次に、ボ
ーダーレスコンタクト工程をするときにフィールド酸化
膜を保護するためのエッチング防止膜及び層間絶縁層を
前記半導体基板全面に順次に形成し、これをエッチング
してコンタクトホールを形成する。従って、前記ゲート
電極間に形成される前記エッチング防止膜が前記フィー
ルド酸化膜上に形成される前記エッチング防止膜より厚
くなるよう形成されることを防止することができるの
で、前記エッチング防止膜のエッチング工程をするとき
に、前記ゲート電極間の半導体基板表面を露出させるコ
ンタクトホールがオープンされないことを防止すること
ができる。
電極及びスペーサの形成をするときにゲート電極の側面
に複数個のスペーサを形成し、不純物領域を形成した
後、ゲート電極間のコンタクトホールが形成される領域
を確保するために最外郭スペーサを除去する。次に、ボ
ーダーレスコンタクト工程をするときにフィールド酸化
膜を保護するためのエッチング防止膜及び層間絶縁層を
前記半導体基板全面に順次に形成し、これをエッチング
してコンタクトホールを形成する。従って、前記ゲート
電極間に形成される前記エッチング防止膜が前記フィー
ルド酸化膜上に形成される前記エッチング防止膜より厚
くなるよう形成されることを防止することができるの
で、前記エッチング防止膜のエッチング工程をするとき
に、前記ゲート電極間の半導体基板表面を露出させるコ
ンタクトホールがオープンされないことを防止すること
ができる。
【００５７】これに伴い、ゲート電極間の半導体基板を
露出させるコンタクトホールを形成する自己整列コンタ
クト工程及び前記フィールド領域に隣接したゲート電極
の側面から前記フィールド領域の一部まで半導体基板表
面を露出させるコンタクトホールを形成するボーダーレ
スコンタクト工程を同時に進行することができるので、
半導体装置の製造工程を単純化させることができる。
露出させるコンタクトホールを形成する自己整列コンタ
クト工程及び前記フィールド領域に隣接したゲート電極
の側面から前記フィールド領域の一部まで半導体基板表
面を露出させるコンタクトホールを形成するボーダーレ
スコンタクト工程を同時に進行することができるので、
半導体装置の製造工程を単純化させることができる。
【００５８】かつ、第１スペーサ上にフィールド酸化膜
と類似な物質から成る第２絶縁層を薄く形成し、その上
部に形成される第２絶縁層とエッチング比が異なる第３
絶縁層のエッチバック工程でスペーサを形成すること
で、従来の厚い絶縁層をエッチバックして第２スペーサ
を形成する工程をするときに、前記絶縁層と類似な物質
から成るフィールド酸化膜が損傷されることを効果的に
防止することができる。本発明を実施例によって詳細に
説明したが、本発明は実施例によって限定されず、本発
明が属する技術分野において通常の知識を有するもので
あれば本発明の思想および精神を離れることなく、本発
明は修正または変更することができる。
と類似な物質から成る第２絶縁層を薄く形成し、その上
部に形成される第２絶縁層とエッチング比が異なる第３
絶縁層のエッチバック工程でスペーサを形成すること
で、従来の厚い絶縁層をエッチバックして第２スペーサ
を形成する工程をするときに、前記絶縁層と類似な物質
から成るフィールド酸化膜が損傷されることを効果的に
防止することができる。本発明を実施例によって詳細に
説明したが、本発明は実施例によって限定されず、本発
明が属する技術分野において通常の知識を有するもので
あれば本発明の思想および精神を離れることなく、本発
明は修正または変更することができる。
【図１】従来の半導体装置のLDD用スペーサ製造方法を
説明するための断面図である。
説明するための断面図である。
【図２】従来の半導体装置のLDD用スペーサ製造方法を
説明するための断面図である。
説明するための断面図である。
【図３】従来の半導体装置のLDD用スペーサ製造方法を
説明するための断面図である。
説明するための断面図である。
【図４】従来の半導体装置のコンタクトホール形成方法
を説明するための断面図である。
を説明するための断面図である。
【図５】従来の半導体装置のコンタクトホール形成方法
を説明するための断面図である。
を説明するための断面図である。
【図６】本発明の実施例による半導体装置のコンタクト
ホール形成方法を説明するための断面図である。
ホール形成方法を説明するための断面図である。
【図７】本発明の実施例による半導体装置のコンタクト
ホール形成方法を説明するための断面図である。
ホール形成方法を説明するための断面図である。
【図８】本発明の実施例による半導体装置のコンタクト
ホール形成方法を説明するための断面図である。
ホール形成方法を説明するための断面図である。
【図９】本発明の実施例による半導体装置のコンタクト
ホール形成方法を説明するための断面図である。
ホール形成方法を説明するための断面図である。
【図１０】本発明の実施例による半導体装置のコンタク
トホール形成方法を説明するための断面図である。
トホール形成方法を説明するための断面図である。
【図１１】本発明の実施例による半導体装置のコンタク
トホール形成方法を説明するための断面図である。
トホール形成方法を説明するための断面図である。
【図１２】本発明の実施例による半導体装置のコンタク
トホール形成方法を説明するための断面図である。
トホール形成方法を説明するための断面図である。
【図１３】本発明の実施例による半導体装置のコンタク
トホール形成方法を説明するための断面図である。
トホール形成方法を説明するための断面図である。
１００ 半導体基板 １０２ トレンチ １０４ フィールド酸化膜 １０６ 熱酸化膜 １０８ 導電層 １１２ キャッピング層 １１４ ゲート酸化膜 １１６ 導電層パターン １１８ａ、１１８ｂ ゲート電極 １２０ キャッピング層パターン １２２ａ、１２２ｂ 第１不純物領域 １２４ 第１スペーサ １２６、１２８ 絶縁層 １３２ 第２スペーサ １３６ エッチング防止膜 １３８ 層間絶縁層
Claims (19)
- 【請求項１】 フィールド酸化膜によって活性領域及び
フィールド領域に分離された半導体基板の活性領域上に
複数のスペーサを有する複数のゲート電極を形成する段
階と、 前記半導体基板に第１コンタクトホールが形成される空
間を確保するために前記スペーサのうちで最外郭スペー
サを除去する段階と、 前記最外郭スペーサの除去段階を終了した後、前記複数
のゲート電極を含む半導体基板全面にエッチング防止膜
及び層間絶縁層を順次に形成する段階と、 前記層間絶縁層及び前記エッチング防止膜を順次にエッ
チングし、前記ゲート電極の間の半導体基板表面が露出
する第１コンタクトホールならびに前記フィールド酸化
膜に隣接した半導体基板表面と前記フィールド酸化膜の
一部表面とが露出するボーダーレスコンタクトホールで
ある第２コンタクトホールを同時に形成する段階とを含
むことを特徴とする半導体装置のコンタクトホール形成
方法。 - 【請求項２】 前記複数のスペーサを有する複数のゲー
ト電極を形成する段階は、 前記半導体基板の全面に第１絶縁層を形成する段階と、 前記第１絶縁層をエッチバックして前記複数のゲート電
極の側壁に複数の第１スペーサを形成する段階と、 前記半導体基板の全面に第２及び第３絶縁層を順次に形
成する段階と、 前記第３絶縁層をエッチバックして前記ゲート電極の側
壁に複数の第２スペーサを形成する段階とを含むことを
特徴とする請求項１に記載の半導体装置のコンタクトホ
ール形成方法。 - 【請求項３】 前記第１及び第３絶縁層は窒化物質から
成り、前記第２絶縁層は酸化物から成ることを特徴とす
る請求項２に記載の半導体装置のコンタクトホール形成
方法。 - 【請求項４】 前記第２絶縁層を形成する段階は、前記
半導体基板の全面に酸化物を化学気相蒸着方法で１００
Å以下の厚みに蒸着させて行われることを特徴とする請
求項２に記載の半導体装置のコンタクトホール形成方
法。 - 【請求項５】 前記複数のゲート電極を形成する段階
は、 前記半導体基板の側壁にスペーサが形成されていない複
数のゲート電極を形成する段階と、 前記スペーサが形成されていない複数のゲート電極をマ
スクにして前記半導体基板の内部に低濃度の不純物をイ
オン注入し、第１不純物領域を形成する段階と、 前記スペーサが形成されていない複数のゲート電極の側
壁に複数のスペーサを形成する段階とを含むことを特徴
とする請求項１に記載の半導体装置のコンタクトホール
形成方法。 - 【請求項６】 前記エッチング防止膜を形成する段階
は、窒化物を４００〜６００Åの厚みに蒸着させて行わ
れることを特徴とする請求項１に記載の半導体装置のコ
ンタクトホール形成方法。 - 【請求項７】 前記層間絶縁層を形成する段階は、ボロ
−ホスホシリケートガラスまたはホスホシリケートガラ
スを低圧化学気相蒸着方法またはプラズマ励起化学気相
蒸着方法を利用して３０００〜１００００Å程度の厚み
に蒸着させて行われることを特徴とする請求項１に記載
の半導体装置のコンタクトホール形成方法。 - 【請求項８】 半導体基板を活性領域及びフィールド領
域に分離するフィールド酸化膜を形成する段階と、 前記活性領域の上に複数のゲート電極を形成する段階
と、 前記複数のゲート電極をマスクにして前記半導体基板の
内部に低濃度の不純物をイオン注入し、第１不純物領域
を形成する段階と、 前記半導体基板の全面に第１絶縁層を形成し、その第１
絶縁層をエッチバックして前記複数のゲート電極の側壁
に各々第１スペーサを形成する段階と、 前記半導体基板の全面に第２及び第３絶縁層を順次に形
成する段階と、 前記第３絶縁層をエッチバックして前記複数のゲート電
極の側壁に第２スペーサを形成する段階と、 前記第２スペーサが側壁に形成された複数のゲート電極
をマスクにして前記半導体基板の内部に高濃度の不純物
をイオン注入し、第２不純物領域を形成する段階と、 前記第２スペーサを除去する段階と、 前記半導体基板の全面にエッチング防止膜及び層間絶縁
層を順次に形成する段階と、 前記層間絶縁層、前記エッチング防止膜及び前記第２絶
縁層を順次にエッチングし、前記複数のゲート電極の間
の半導体基板表面が露出する第１コンタクトホールなら
びに前記フィールド酸化膜に隣接した半導体基板と前記
フィールド酸化膜の一部表面とが露出するボーダーレス
コンタクトホールである第２コンタクトホールを同時に
形成する段階とを含むことを特徴とする半導体装置のコ
ンタクトホール形成方法。 - 【請求項９】 前記フィールド酸化膜を形成する段階
は、 前記半導体基板の内部に前記半導体基板の表面と垂直の
側壁を有するトレンチを形成する段階と、 前記トレンチを酸化物で蒸着して埋める段階とを含むこ
とを特徴とする請求項８に記載の半導体装置のコンタク
トホール形成方法。 - 【請求項１０】 前記第２絶縁層を形成する段階は、酸
化物を化学気相蒸着方法で１００Å以下の厚みに蒸着さ
せて行われることを特徴とする請求項８に記載の半導体
装置のコンタクトホール形成方法。 - 【請求項１１】 前記第１絶縁層及び前記第３絶縁層を
形成する段階は、窒化珪素を化学気相蒸着方法で蒸着さ
せて行われることを特徴とする請求項８に記載の半導体
装置のコンタクトホール形成方法。 - 【請求項１２】 前記第１スペーサは、６００〜８００
Åの厚みを有することを特徴とする請求項８に記載の半
導体装置のコンタクトホール形成方法。 - 【請求項１３】 前記第２スペーサを形成する段階は、
前記第２絶縁層に対する前記第３絶縁層のエッチング選
択比が５〜６：１である混合ガスを利用して前記第３絶
縁層をエッチバックして行われることを特徴とする請求
項８に記載の半導体装置のコンタクトホール形成方法。 - 【請求項１４】 前記エッチング防止膜を形成する段階
は、窒化珪素を化学気相蒸着方法で蒸着させて行われる
ことを特徴とする請求項８に記載の半導体装置のコンタ
クトホール形成方法。 - 【請求項１５】 前記層間絶縁層は、ボロ−ホスホシリ
ケートガラスまたはホスホシリケートガラスから成るこ
とを特徴とする請求項８に記載の半導体装置のコンタク
トホール形成方法。 - 【請求項１６】 前記第１及び第２コンタクトホールを
同時に形成する段階は、 前記エッチング防止膜に対する前記層間絶縁層のエッチ
ング選択比が１０〜１５：１である混合ガスを利用して
前記層間絶縁層をエッチングする段階と、 前記半導体基板が露出されるまで前記エッチング防止膜
及び前記第２絶縁層をエッチングする段階とを含むこと
を特徴とする請求項８に記載の半導体装置のコンタクト
ホール形成方法。 - 【請求項１７】 ゲート電極が形成された活性領域とフ
ィールド酸化膜によって前記活性領域から分離されたフ
ィールド領域とを有する半導体装置のコンタクトホール
形成方法であって、 前記ゲート電極の間に自己整列方式による第１コンタク
トホールを少なくとも一つ形成する段階と、 前記ゲート電極の一部から前記フィールド酸化膜の一部
に至るボーダーレスコンタクトホールである第２コンタ
クトホールを少なくとも一つ形成する段階とを含み、 前記少なくとも一つの第１コンタクトホールならびに前
記少なくとも一つの第２コンタクトホールは同時に形成
されることを特徴とする半導体装置のコンタクトホール
形成方法。 - 【請求項１８】 前記少なくとも一つの第１コンタクト
ホールを形成する段階は、 前記ゲート電極をマスクとして前記ゲート電極の間に低
濃度の第１イオン注入領域を形成する段階と、 前記ゲート電極の側壁上に第１スペーサを形成する段階
と、 前記ゲート電極、前記第１スペーサ、前記第１イオン注
入領域及び前記フィールド酸化膜を含む半導体基板の全
面に絶縁層を形成する段階と、 前記ゲート電極の側壁ならびに前記絶縁層の上部に第２
スペーサを形成する段階と、 前記第２スペーサが形成されたゲート電極をマスクとし
て前記ゲート電極の間に高濃度の不純物注入領域を形成
する段階と、 前記第２スペーサを除去する段階と、 前記半導体基板の全面にエッチング防止膜および層間絶
縁膜を形成する段階と、 前記層間絶縁層、前記エッチング防止膜及び前記絶縁層
をエッチングし、前記ゲート電極の間に前記少なくとも
一つの第１コンタクトホールを形成する段階とを含むこ
とを特徴とする請求項１７に記載の半導体装置のコンタ
クトホール形成方法。 - 【請求項１９】 前記少なくとも一つの第２コンタクト
ホールを形成する段階は、前記ゲート電極の一部から前
記フィールド酸化膜の一部に至る層間絶縁層、エッチン
グ防止膜及び絶縁層をエッチングする段階を含むことを
特徴とする請求項１８に記載の半導体装置のコンタクト
ホール形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000004086A KR100320957B1 (ko) | 2000-01-27 | 2000-01-27 | 반도체 장치의 컨택홀 형성 방법 |
| KR2000P4086 | 2000-01-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001250864A true JP2001250864A (ja) | 2001-09-14 |
| JP3571301B2 JP3571301B2 (ja) | 2004-09-29 |
Family
ID=19642195
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001014814A Expired - Fee Related JP3571301B2 (ja) | 2000-01-27 | 2001-01-23 | 半導体装置のコンタクトホール形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6335279B2 (ja) |
| JP (1) | JP3571301B2 (ja) |
| KR (1) | KR100320957B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006228950A (ja) * | 2005-02-17 | 2006-08-31 | Sony Corp | 半導体装置およびその製造方法 |
Families Citing this family (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6232232B1 (en) * | 1998-04-07 | 2001-05-15 | Micron Technology, Inc. | High selectivity BPSG to TEOS etchant |
| JP5156155B2 (ja) * | 1999-10-13 | 2013-03-06 | アプライド マテリアルズ インコーポレイテッド | 半導体集積回路を製造する方法 |
| US6593151B1 (en) * | 2000-06-26 | 2003-07-15 | Agere Systems, Inc. | Method for regular detection of phosphorus striations in a multi-layered film stack |
| KR100345669B1 (ko) * | 2000-08-18 | 2002-07-24 | 주식회사 하이닉스반도체 | 트랜스퍼 트랜지스터 게이트 측벽에 비대칭 절연막스페이서를 구비하는 이미지 센서 및 그 제조 방법 |
| JP2002217383A (ja) * | 2001-01-12 | 2002-08-02 | Hitachi Ltd | 半導体集積回路装置の製造方法および半導体集積回路装置 |
| US6426247B1 (en) * | 2001-01-17 | 2002-07-30 | International Business Machines Corporation | Low bitline capacitance structure and method of making same |
| JP4897146B2 (ja) * | 2001-03-02 | 2012-03-14 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法、および半導体装置 |
| US6455389B1 (en) * | 2001-06-01 | 2002-09-24 | Kuo-Tai Huang | Method for preventing a by-product ion moving from a spacer |
| KR100377833B1 (ko) * | 2001-06-19 | 2003-03-29 | 삼성전자주식회사 | 보더리스 콘택 구조를 갖는 반도체 장치 및 그 제조방법 |
| KR100414220B1 (ko) * | 2001-06-22 | 2004-01-07 | 삼성전자주식회사 | 공유 콘택을 가지는 반도체 장치 및 그 제조 방법 |
| US6740549B1 (en) * | 2001-08-10 | 2004-05-25 | Integrated Device Technology, Inc. | Gate structures having sidewall spacers using selective deposition and method of forming the same |
| US6551901B1 (en) | 2001-08-21 | 2003-04-22 | Lsi Logic Corporation | Method for preventing borderless contact to well leakage |
| US7098515B1 (en) | 2001-08-21 | 2006-08-29 | Lsi Logic Corporation | Semiconductor chip with borderless contact that avoids well leakage |
| KR100434697B1 (ko) * | 2001-09-05 | 2004-06-07 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
| KR100421048B1 (ko) * | 2001-09-07 | 2004-03-04 | 삼성전자주식회사 | 국부배선층을 갖는 반도체 소자 및 그 제조방법 |
| KR100416607B1 (ko) * | 2001-10-19 | 2004-02-05 | 삼성전자주식회사 | 트랜지스터를 포함하는 반도체 소자 및 그 제조 방법 |
| KR100461786B1 (ko) * | 2002-04-18 | 2004-12-14 | 아남반도체 주식회사 | 반도체 소자의 콘택홀 제조 방법 |
| KR100575616B1 (ko) * | 2002-07-08 | 2006-05-03 | 매그나칩 반도체 유한회사 | 반도체소자의 무경계 콘택홀 형성방법 |
| KR100443079B1 (ko) * | 2002-08-19 | 2004-08-02 | 삼성전자주식회사 | 반도체 장치의 제조방법 |
| US6686247B1 (en) | 2002-08-22 | 2004-02-03 | Intel Corporation | Self-aligned contacts to gates |
| US7056828B2 (en) * | 2003-03-31 | 2006-06-06 | Samsung Electronics Co., Ltd | Sidewall spacer structure for self-aligned contact and method for forming the same |
| DE102004006002B3 (de) * | 2004-02-06 | 2005-10-06 | eupec Europäische Gesellschaft für Leistungshalbleiter mbH | Soi-Halbleiterbauelement mit erhöhter Spannungsfestigkeit |
| US20050208726A1 (en) * | 2004-03-19 | 2005-09-22 | Sun-Jay Chang | Spacer approach for CMOS devices |
| KR100549014B1 (ko) * | 2004-07-21 | 2006-02-02 | 삼성전자주식회사 | 스페이서 패턴을 갖는 반도체 장치들 및 그 형성방법들 |
| US7074666B2 (en) * | 2004-07-28 | 2006-07-11 | International Business Machines Corporation | Borderless contact structures |
| KR100565751B1 (ko) * | 2004-12-29 | 2006-03-29 | 동부아남반도체 주식회사 | 반도체 소자의 제조 방법 |
| KR100832028B1 (ko) * | 2006-01-11 | 2008-05-26 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 제조방법 |
| US8736016B2 (en) * | 2007-06-07 | 2014-05-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Strained isolation regions |
| KR100812089B1 (ko) * | 2007-06-26 | 2008-03-07 | 주식회사 동부하이텍 | 플래시 메모리 소자의 제조 방법 |
| KR100929316B1 (ko) * | 2007-10-31 | 2009-11-27 | 주식회사 하이닉스반도체 | 반도체 소자 및 그의 제조 방법 |
| US7888252B2 (en) * | 2009-02-17 | 2011-02-15 | International Business Machines Corporation | Self-aligned contact |
| US8530971B2 (en) * | 2009-11-12 | 2013-09-10 | International Business Machines Corporation | Borderless contacts for semiconductor devices |
| US8647952B2 (en) * | 2010-12-21 | 2014-02-11 | Globalfoundries Inc. | Encapsulation of closely spaced gate electrode structures |
| US8728927B1 (en) * | 2012-12-10 | 2014-05-20 | International Business Machines Corporation | Borderless contacts for semiconductor transistors |
| US9337094B1 (en) | 2015-01-05 | 2016-05-10 | International Business Machines Corporation | Method of forming contact useful in replacement metal gate processing and related semiconductor structure |
| US9685532B2 (en) | 2015-03-24 | 2017-06-20 | International Business Machines Corporation | Replacement metal gate structures |
| US10510851B2 (en) * | 2016-11-29 | 2019-12-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Low resistance contact method and structure |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5652176A (en) | 1995-02-24 | 1997-07-29 | Motorola, Inc. | Method for providing trench isolation and borderless contact |
| US5763312A (en) | 1997-05-05 | 1998-06-09 | Vanguard International Semiconductor Corporation | Method of fabricating LDD spacers in MOS devices with double spacers and device manufactured thereby |
| US6033962A (en) * | 1998-07-24 | 2000-03-07 | Vanguard International Semiconductor Corporation | Method of fabricating sidewall spacers for a self-aligned contact hole |
| US6159839A (en) * | 1999-02-11 | 2000-12-12 | Vanguard International Semiconductor Corporation | Method for fabricating borderless and self-aligned polysilicon and metal contact landing plugs for multilevel interconnections |
-
2000
- 2000-01-27 KR KR1020000004086A patent/KR100320957B1/ko active IP Right Grant
- 2000-12-19 US US09/739,211 patent/US6335279B2/en not_active Expired - Lifetime
-
2001
- 2001-01-23 JP JP2001014814A patent/JP3571301B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006228950A (ja) * | 2005-02-17 | 2006-08-31 | Sony Corp | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3571301B2 (ja) | 2004-09-29 |
| US20010010961A1 (en) | 2001-08-02 |
| US6335279B2 (en) | 2002-01-01 |
| KR100320957B1 (ko) | 2002-01-29 |
| KR20010076739A (ko) | 2001-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3571301B2 (ja) | 半導体装置のコンタクトホール形成方法 | |
| KR100414220B1 (ko) | 공유 콘택을 가지는 반도체 장치 및 그 제조 방법 | |
| US8294236B2 (en) | Semiconductor device having dual-STI and manufacturing method thereof | |
| US6624525B2 (en) | Contact plug in capacitor device | |
| JPH10214894A (ja) | 半導体装置及びその製造方法 | |
| JP5073157B2 (ja) | 半導体装置 | |
| JP2003037115A (ja) | 半導体装置の製造方法 | |
| KR20000040447A (ko) | 반도체장치의 콘택 형성방법 | |
| JP3803960B2 (ja) | 半導体メモリ素子の製造方法 | |
| KR100377833B1 (ko) | 보더리스 콘택 구조를 갖는 반도체 장치 및 그 제조방법 | |
| US6383921B1 (en) | Self aligned silicide contact method of fabrication | |
| JP4529024B2 (ja) | 半導体装置およびその製造方法 | |
| JP2000236090A (ja) | 半導体装置の製造方法 | |
| KR100268422B1 (ko) | 반도체 장치의 콘택 패드 및 그의 형성 방법 | |
| US6974999B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP4260275B2 (ja) | 半導体装置及びその製造方法 | |
| JP4457426B2 (ja) | 半導体装置の製造方法 | |
| JP2007081347A (ja) | 半導体装置の製造方法 | |
| JPH1197529A (ja) | 半導体装置の製造方法 | |
| KR100672672B1 (ko) | 반도체 소자의 형성방법 | |
| KR20000039307A (ko) | 반도체장치의 콘택 형성방법 | |
| KR20050002075A (ko) | 반도체소자 제조 방법 | |
| KR100400319B1 (ko) | 반도체 소자의 콘택 제조방법 | |
| KR100606953B1 (ko) | 반도체 소자의 형성방법 | |
| JP2010027950A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040212 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040216 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040428 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040525 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040623 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3571301 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070702 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080702 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090702 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100702 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110702 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120702 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130702 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |