JPH07203678A - スイッチング電源装置 - Google Patents
スイッチング電源装置Info
- Publication number
- JPH07203678A JPH07203678A JP1315494A JP1315494A JPH07203678A JP H07203678 A JPH07203678 A JP H07203678A JP 1315494 A JP1315494 A JP 1315494A JP 1315494 A JP1315494 A JP 1315494A JP H07203678 A JPH07203678 A JP H07203678A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- transformer
- power supply
- capacitance
- main
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】 （修正有）
【目的】 本発明の目的は、主電源に整流回路を接続
し、前記整流回路の出力に並列に第一のチョ−ク、トラ
ンスの三次コイル、第一の静電容量の直列回路を接続
し、前記第一の静電容量には並列に前記トランスの四次
コイルと第一の整流素子の直列回路を接続するととも
に、前記第一の静電容量とトランスの一次コイルの直列
回路を主スイッチング素子でオンオフし、前記トランス
の出力電圧を整流平滑して負荷に電力を供給するスイッ
チング電源装置の低損失化と低ノイズ化にある。 【構成】 本発明は上記スイッチング電源装置の第一の
整流素子を補助スイツチング素子に置き換え、前記補助
スイッチング素子を主スイッチング素子のタ−ンオン以
前にタ−ンオフさせることにより、主スイッチング素子
のオフ時主スイッチング素子の寄生静電容量、またはこ
れに代わる静電容量に充電されていた電荷を放電するこ
とにより目的の達成を図ることを特徴とする。
し、前記整流回路の出力に並列に第一のチョ−ク、トラ
ンスの三次コイル、第一の静電容量の直列回路を接続
し、前記第一の静電容量には並列に前記トランスの四次
コイルと第一の整流素子の直列回路を接続するととも
に、前記第一の静電容量とトランスの一次コイルの直列
回路を主スイッチング素子でオンオフし、前記トランス
の出力電圧を整流平滑して負荷に電力を供給するスイッ
チング電源装置の低損失化と低ノイズ化にある。 【構成】 本発明は上記スイッチング電源装置の第一の
整流素子を補助スイツチング素子に置き換え、前記補助
スイッチング素子を主スイッチング素子のタ−ンオン以
前にタ−ンオフさせることにより、主スイッチング素子
のオフ時主スイッチング素子の寄生静電容量、またはこ
れに代わる静電容量に充電されていた電荷を放電するこ
とにより目的の達成を図ることを特徴とする。
Description
【０００１】（２）
【産業上の利用分野】本発明はスイッチング電源装置の
スイッチング損失、スイッチングノイズの低減、及び力
率改善に関するものである。
スイッチング損失、スイッチングノイズの低減、及び力
率改善に関するものである。
【０００２】
【従来の技術】図４、図５は従来回路図及びその各部動
作波形図で図において、ＰＳ１は入力電源、ＲＦ1は整
流回路、Ｌ1はチョ−ク、Ｃ1はコンデンサ、ＳＷ1はＭ
ＯＳＦＥＴ等のスイッチング素子、Ｄ3はダイオ−ド、
ＤＦは整流平滑回路、Ｎ1、Ｎ2、Ｎ3、Ｎ4はそれぞれト
ランスＴ1の一次、二次、三次、四次巻線である。この
スイッチング電源装置は、コンデンサＣ1の電圧をスイ
ッチンク素子ＳＷ1のスイッチングによりトランスの一
次コイルＮ1に印加し、これにより二次コイルＮ2に生じ
た交流出力を、整流平滑回路ＤＦにより直流に変換して
出力すると同時に、チョ−クＬ1、三次コイルＮ3の働き
により、入力電流波形を入力電圧波形に近づけ、入力力
率を改善するものである。
作波形図で図において、ＰＳ１は入力電源、ＲＦ1は整
流回路、Ｌ1はチョ−ク、Ｃ1はコンデンサ、ＳＷ1はＭ
ＯＳＦＥＴ等のスイッチング素子、Ｄ3はダイオ−ド、
ＤＦは整流平滑回路、Ｎ1、Ｎ2、Ｎ3、Ｎ4はそれぞれト
ランスＴ1の一次、二次、三次、四次巻線である。この
スイッチング電源装置は、コンデンサＣ1の電圧をスイ
ッチンク素子ＳＷ1のスイッチングによりトランスの一
次コイルＮ1に印加し、これにより二次コイルＮ2に生じ
た交流出力を、整流平滑回路ＤＦにより直流に変換して
出力すると同時に、チョ−クＬ1、三次コイルＮ3の働き
により、入力電流波形を入力電圧波形に近づけ、入力力
率を改善するものである。
【０００３】
【発明が解決しようとする課題】ところで一般によく知
られるように主スイッチング素子ＳＷ1のタ−ンオンお
よびタ−ンオフに際しては損失を発生する。そこでスイ
ッチング時間を短くしてその低減を図ることが行われる
が、この方法ではスイッチング時間が短くなるほどトラ
ンスＴのリ−ケ−ジインダクタンスに基づくサ−ジ電圧
を発生し、これに伴いスイッチングノイズも大きくな
る。またこれを軽減するため例えば図４に点線で示すよ
うに、主スイッチング素子ＳＷ1と並列に接続された、
抵抗Ｒ1とコンデンサＣ2の直列回路からなるサ−ジ吸収
回路、いわゆるスナバ回路の使用が提案されている。し
かしこの回路そのものにも損失が発生するばかりか、主
スイッチング素子ＳＷ1における損失の増大をまぬがれ
得ない。これに加えてＦＥＴトランジスタのような主ス
イッチング素子は、そのタ−ンオフ時、主電源ＰＳ1に
よ （３） って充電される寄生静電容Ｃsを持つ。このため主スイ
ッチング素子ＳＷ1のタ−ンオン時におけるＣsの放電に
より、Ｖiを主電源の電圧としたとき、１／２ＣsＶi2の
損失を発生する難点があり変換効率を低下させる。
られるように主スイッチング素子ＳＷ1のタ−ンオンお
よびタ−ンオフに際しては損失を発生する。そこでスイ
ッチング時間を短くしてその低減を図ることが行われる
が、この方法ではスイッチング時間が短くなるほどトラ
ンスＴのリ−ケ−ジインダクタンスに基づくサ−ジ電圧
を発生し、これに伴いスイッチングノイズも大きくな
る。またこれを軽減するため例えば図４に点線で示すよ
うに、主スイッチング素子ＳＷ1と並列に接続された、
抵抗Ｒ1とコンデンサＣ2の直列回路からなるサ−ジ吸収
回路、いわゆるスナバ回路の使用が提案されている。し
かしこの回路そのものにも損失が発生するばかりか、主
スイッチング素子ＳＷ1における損失の増大をまぬがれ
得ない。これに加えてＦＥＴトランジスタのような主ス
イッチング素子は、そのタ−ンオフ時、主電源ＰＳ1に
よ （３） って充電される寄生静電容Ｃsを持つ。このため主スイ
ッチング素子ＳＷ1のタ−ンオン時におけるＣsの放電に
より、Ｖiを主電源の電圧としたとき、１／２ＣsＶi2の
損失を発生する難点があり変換効率を低下させる。
【０００４】
【発明の目的】本発明の目的とするところは、上記従来
技術の問題点を解決した、低損失、低ノイズのスイッチ
ング電源装置の提供にある。
技術の問題点を解決した、低損失、低ノイズのスイッチ
ング電源装置の提供にある。
【０００５】
【課題を解決するための本発明の手段】図１は本発明の
原理説明用の回路図であって、図４と同一符号部分は同
等部分を示す。図４により前記した従来の回路におい
て、ダイオ−ドＤ3を補助スイッチング素子ＳＷ2に置き
換え、またＴ1の二次コイルＮ2と直列に補助スイッチン
グ素子ＳＷ2のオフ時リアクタンスが大となって、二次コ
イルＮ2を開放状態とするリアクトル、例えば可飽和リ
アクトルＬ2を設ける。そしてこれらの回路とＭＯＳＦ
ＥＴによる主スイッチング素子ＳＷ1、補助スイッチン
グ素子ＳＷ2のもつ寄生静電容量Ｃs、Ｃs2及び寄生整流
素子Ｄs、Ｄs2の利用により低損失化と低ノイズ化を達成
しようとするもので、寄生整流素子Ｄs等を持たないス
イッチング素子が用いられる場合にはＤs、Ｄs2、Ｃs、
Ｃs2に相当する素子が接続される。
原理説明用の回路図であって、図４と同一符号部分は同
等部分を示す。図４により前記した従来の回路におい
て、ダイオ−ドＤ3を補助スイッチング素子ＳＷ2に置き
換え、またＴ1の二次コイルＮ2と直列に補助スイッチン
グ素子ＳＷ2のオフ時リアクタンスが大となって、二次コ
イルＮ2を開放状態とするリアクトル、例えば可飽和リ
アクトルＬ2を設ける。そしてこれらの回路とＭＯＳＦ
ＥＴによる主スイッチング素子ＳＷ1、補助スイッチン
グ素子ＳＷ2のもつ寄生静電容量Ｃs、Ｃs2及び寄生整流
素子Ｄs、Ｄs2の利用により低損失化と低ノイズ化を達成
しようとするもので、寄生整流素子Ｄs等を持たないス
イッチング素子が用いられる場合にはＤs、Ｄs2、Ｃs、
Ｃs2に相当する素子が接続される。
【０００６】
【作用】説明を容易にするため、Ｎ1とＮ3、Ｎ4の巻数
は等しいとする。またトランスＴ1の励磁インダクタン
スをＬｍとする。図２は図１の回路の動作波形を示した
図である。まず時刻ｔ0においてＳＷ1をタ−ンオンさせ
ると、二次側に電力が伝達されると同時にＬｍに励磁エ
ネルギ−が蓄積される。この時ＳＷ2はオフしており、
ｔ0の時点ではＣs2の充電が完了しているので四次巻線
Ｎ4に電流は流れない。またこの時チョ−クＬ1には入力
電圧が印加される。これは一次巻線Ｎ1と三次巻線Ｎ3の
電圧が （４） 相殺するためである。従ってチョ−クＬ1の電流は直線
的に増加し、その電流のピ−ク値は入力電圧に比例す
る。
は等しいとする。またトランスＴ1の励磁インダクタン
スをＬｍとする。図２は図１の回路の動作波形を示した
図である。まず時刻ｔ0においてＳＷ1をタ−ンオンさせ
ると、二次側に電力が伝達されると同時にＬｍに励磁エ
ネルギ−が蓄積される。この時ＳＷ2はオフしており、
ｔ0の時点ではＣs2の充電が完了しているので四次巻線
Ｎ4に電流は流れない。またこの時チョ−クＬ1には入力
電圧が印加される。これは一次巻線Ｎ1と三次巻線Ｎ3の
電圧が （４） 相殺するためである。従ってチョ−クＬ1の電流は直線
的に増加し、その電流のピ−ク値は入力電圧に比例す
る。
【０００７】時刻ｔ1においてＳＷ1をタ−ンオフさせる
とトランスＴ1の各巻線電圧が反転しＬｍとＣs、Ｃs2に
より共振現象が発生する。この時Ｃsは充電されＣs2は
放電される。Ｃs2がゼロまで放電されると次のモ−ドへ
移行する。Ｃs2の電圧がゼロに達した時点をｔ2とす
る。この時点でＤs2が導通し、四次巻線Ｎ4の電圧がク
ランプされる。従ってトランスＴ1の各巻線もクランプ
され、Ｃs、Ｃs2の電圧（つまりＳＷ１、ＳＷ２の電
圧）も一定となる。またこの時チョ−クＬ1の電圧は巻
線電圧の反転にともない反転し、その電流は直線的に減
少する。チョ−クのインダクタンスをうまく選ぶことに
より、次にＳＷ１がタ−ンオンするまでに、チョ−ク電
流をゼロとすることができる。ゼロに達してから電流が
反転しようとしても、ＤＦ1が逆電流を阻止するため、
電流はゼロでクランプされる。
とトランスＴ1の各巻線電圧が反転しＬｍとＣs、Ｃs2に
より共振現象が発生する。この時Ｃsは充電されＣs2は
放電される。Ｃs2がゼロまで放電されると次のモ−ドへ
移行する。Ｃs2の電圧がゼロに達した時点をｔ2とす
る。この時点でＤs2が導通し、四次巻線Ｎ4の電圧がク
ランプされる。従ってトランスＴ1の各巻線もクランプ
され、Ｃs、Ｃs2の電圧（つまりＳＷ１、ＳＷ２の電
圧）も一定となる。またこの時チョ−クＬ1の電圧は巻
線電圧の反転にともない反転し、その電流は直線的に減
少する。チョ−クのインダクタンスをうまく選ぶことに
より、次にＳＷ１がタ−ンオンするまでに、チョ−ク電
流をゼロとすることができる。ゼロに達してから電流が
反転しようとしても、ＤＦ1が逆電流を阻止するため、
電流はゼロでクランプされる。
【０００８】一方、この時トランスＴ1の励磁インダク
タンスＬｍの電圧は一定となっているので、その電流は
直線的に変化しやがて反転する。反転する時刻をｔ4と
する。時刻ｔ2〜ｔ4ではＳＷ2の電圧はゼロであるか
ら、この間にＳＷ2を導通させることによりＳＷ2はゼロ
電圧スイッチングとなる。ＳＷ2がタ−ンオンする時刻
をｔ3とする。Ｌｍの電流が反転するのを待ってＳＷ２
をタ−ンオフさせる。この時刻をｔ5とする。ＬｍとＣ
s、Ｃs２により再び共振現象が発生するが、この時は時
刻ｔ1〜ｔ2の時とは逆にＣsは放電され、Ｃs2は充電さ
れる。Ｃsが放電されると一次巻線Ｎ1に正の電圧が印加
されるが、この時Ｌ2の働きにより二次側は開放されて
いるので二次側の回路は無いものとして考えて良い。Ｃ
sが放電されて電圧がゼロになり、ＤSが導通する時刻を
ｔ6とする。ＬｍはコンデンサＣ1の電圧でクランプさ
れ、電流は直線的に変化する。電流が反転するまではＳ
Ｗ１の電圧はゼロであるから、それまでにＳＷ１をタ （５） −ンオンさせればＳＷ１もゼロ電圧スイッチングとな
る。こうしてＳＷ１、ＳＷ２共にタ−ンオン時ゼロ電圧
スイッチングとなる。
タンスＬｍの電圧は一定となっているので、その電流は
直線的に変化しやがて反転する。反転する時刻をｔ4と
する。時刻ｔ2〜ｔ4ではＳＷ2の電圧はゼロであるか
ら、この間にＳＷ2を導通させることによりＳＷ2はゼロ
電圧スイッチングとなる。ＳＷ2がタ−ンオンする時刻
をｔ3とする。Ｌｍの電流が反転するのを待ってＳＷ２
をタ−ンオフさせる。この時刻をｔ5とする。ＬｍとＣ
s、Ｃs２により再び共振現象が発生するが、この時は時
刻ｔ1〜ｔ2の時とは逆にＣsは放電され、Ｃs2は充電さ
れる。Ｃsが放電されると一次巻線Ｎ1に正の電圧が印加
されるが、この時Ｌ2の働きにより二次側は開放されて
いるので二次側の回路は無いものとして考えて良い。Ｃ
sが放電されて電圧がゼロになり、ＤSが導通する時刻を
ｔ6とする。ＬｍはコンデンサＣ1の電圧でクランプさ
れ、電流は直線的に変化する。電流が反転するまではＳ
Ｗ１の電圧はゼロであるから、それまでにＳＷ１をタ （５） −ンオンさせればＳＷ１もゼロ電圧スイッチングとな
る。こうしてＳＷ１、ＳＷ２共にタ−ンオン時ゼロ電圧
スイッチングとなる。
【０００９】次に主スイッチング素子ＳＷ１が、時刻ｔ
1においてタ−ンオフしたときの動作について詳しく説
明する。時刻ｔ0からｔ1の主スイッチング素子ＳＷ1の
オン期間においては、寄生静電容量Ｃsには電流が流れ
ず、またその電圧はほぼ零である。時刻ｔ1においてス
イッチング素子ＳＷ１がオフ動作を開始すると、それま
で主スイッチング素子ＳＷ１を介して一次コイルＮ1に
流れていた主電源ＰＳ１からの電流は、図２のように寄
生静電容量Ｃsの充電電流として流れる。ここで寄生静
電容量Ｃsが充分大きい場合には、主スイッチング素子
ＳＷ１の電圧がほぼ零に近い状態のもとに主スイッチン
グ素子ＳＷ１の電流がゼロになる事になり、タ−ンオン
時と同様にタ−ンオフ時においても零電圧スイッチング
になる。なお図１の回路の場合、寄生静電容量Ｃsを大
きくしても、主スイッチング素子ＳＷ１のタ−ンオン時
ゼロ電圧スイッチングが可能であるため、タ−ンオン時
の損失を増加させることなくタ−ンオフ時の損失を減少
させる事ができる。
1においてタ−ンオフしたときの動作について詳しく説
明する。時刻ｔ0からｔ1の主スイッチング素子ＳＷ1の
オン期間においては、寄生静電容量Ｃsには電流が流れ
ず、またその電圧はほぼ零である。時刻ｔ1においてス
イッチング素子ＳＷ１がオフ動作を開始すると、それま
で主スイッチング素子ＳＷ１を介して一次コイルＮ1に
流れていた主電源ＰＳ１からの電流は、図２のように寄
生静電容量Ｃsの充電電流として流れる。ここで寄生静
電容量Ｃsが充分大きい場合には、主スイッチング素子
ＳＷ１の電圧がほぼ零に近い状態のもとに主スイッチン
グ素子ＳＷ１の電流がゼロになる事になり、タ−ンオン
時と同様にタ−ンオフ時においても零電圧スイッチング
になる。なお図１の回路の場合、寄生静電容量Ｃsを大
きくしても、主スイッチング素子ＳＷ１のタ−ンオン時
ゼロ電圧スイッチングが可能であるため、タ−ンオン時
の損失を増加させることなくタ−ンオフ時の損失を減少
させる事ができる。
【００１０】従ってタ−ンオフ時の主スイッチング素子
ＳＷ１の電圧波形は、リ−ケ−ジインダクタンスに比べ
て充分大きなＣsを付けることが出来るため、サ−ジの
ない滑らかな波形となり、スイッチングノイズも軽減さ
れる。全く同様のことがＳＷ２に関しても言え、従って
ＳＷ１、ＳＷ２共タ−ンオン、タ−ンオフ時にゼロ電圧
スイッチングとなり、低損失、低ノイズなコンバ−タを
実現する事が可能となる。また、チョ−クＬ1の電流は
インダクタンスの選び方によって不連続にすることが可
能である。チョ−ク電流が不連続であれば、その電流の
ピ−ク値は入力電圧に比例するので、これを適当なフィ
ルタで高周波分を除去することにより入力電流を入力電
圧に比例した波形とする事が可能となる。つまり入力力
率を改善することができるのである。 （６） 次に本発明の実施例について説明する。
ＳＷ１の電圧波形は、リ−ケ−ジインダクタンスに比べ
て充分大きなＣsを付けることが出来るため、サ−ジの
ない滑らかな波形となり、スイッチングノイズも軽減さ
れる。全く同様のことがＳＷ２に関しても言え、従って
ＳＷ１、ＳＷ２共タ−ンオン、タ−ンオフ時にゼロ電圧
スイッチングとなり、低損失、低ノイズなコンバ−タを
実現する事が可能となる。また、チョ−クＬ1の電流は
インダクタンスの選び方によって不連続にすることが可
能である。チョ−ク電流が不連続であれば、その電流の
ピ−ク値は入力電圧に比例するので、これを適当なフィ
ルタで高周波分を除去することにより入力電流を入力電
圧に比例した波形とする事が可能となる。つまり入力力
率を改善することができるのである。 （６） 次に本発明の実施例について説明する。
【００１１】
【実施例】図３は定電圧制御機能を持たせた本発明の一
実施例の回路図であって、図においてＰＳ１は交流電
源、Ｔ1はトランス、Ｎ1はその一次コイル、Ｎ2は二次
コイル、Ｎ3は三次コイル、Ｎ4は四次コイルである。Ｌ
１はチョ−ク、Ｌ２は可飽和リアクトル、Ｃ1、Ｃ2はコ
ンデンサ、Ｃ3は高周波吸収用のフィルタコンデンサ、
Ｄ４〜Ｄ７はダイオ−ドで、この四つのダイオ−ドで整
流回路を構成する。ＤＦは整流平滑回路で、ダイオ−ド
Ｄ1、Ｄ2、チョ−クＬo、コンデンサＣoなどから形成さ
れる。ＤＶは出力電圧検出回路であって、このうちＲ
２、Ｒ３は出力電圧の分圧抵抗、Ａ４は誤差増幅器、Ｖ
rは出力電圧設定用基準電圧源であって、誤差増幅器Ａ
４の出力には基準電圧と出力電圧との誤差電圧が送出さ
れる。ＰＣは光カップラ、Ｒ４は電流制限抵抗、Ａ３は
スイッチング素子の駆動信号発生回路であって、光カッ
プラＰＣにより伝送される誤差信号を受け、各スイッチ
ング素子の駆動信号を送出する。Ｑ１は主スイッチング
素子であるＦＥＴトランジスタであって、Ｃｓはその寄
生静電容量、Ｄsは寄生整流素子である。Ｑ１のゲ−ト
には、駆動信号発生回路Ａ３からの信号を受けてＱ１を
駆動する駆動回路Ａ１が接続される。Ｑ２は補助スイッ
チング素子であるＦＥＴトランジスタであって、Ｃｓ2
はその寄生静電容量、Ｄs2は寄生整流素子である。Ｑ２
のゲ−トには、駆動信号発生回路Ａ３からの信号を受け
てＱ２を駆動する駆動回路Ａ２が接続される。
実施例の回路図であって、図においてＰＳ１は交流電
源、Ｔ1はトランス、Ｎ1はその一次コイル、Ｎ2は二次
コイル、Ｎ3は三次コイル、Ｎ4は四次コイルである。Ｌ
１はチョ−ク、Ｌ２は可飽和リアクトル、Ｃ1、Ｃ2はコ
ンデンサ、Ｃ3は高周波吸収用のフィルタコンデンサ、
Ｄ４〜Ｄ７はダイオ−ドで、この四つのダイオ−ドで整
流回路を構成する。ＤＦは整流平滑回路で、ダイオ−ド
Ｄ1、Ｄ2、チョ−クＬo、コンデンサＣoなどから形成さ
れる。ＤＶは出力電圧検出回路であって、このうちＲ
２、Ｒ３は出力電圧の分圧抵抗、Ａ４は誤差増幅器、Ｖ
rは出力電圧設定用基準電圧源であって、誤差増幅器Ａ
４の出力には基準電圧と出力電圧との誤差電圧が送出さ
れる。ＰＣは光カップラ、Ｒ４は電流制限抵抗、Ａ３は
スイッチング素子の駆動信号発生回路であって、光カッ
プラＰＣにより伝送される誤差信号を受け、各スイッチ
ング素子の駆動信号を送出する。Ｑ１は主スイッチング
素子であるＦＥＴトランジスタであって、Ｃｓはその寄
生静電容量、Ｄsは寄生整流素子である。Ｑ１のゲ−ト
には、駆動信号発生回路Ａ３からの信号を受けてＱ１を
駆動する駆動回路Ａ１が接続される。Ｑ２は補助スイッ
チング素子であるＦＥＴトランジスタであって、Ｃｓ2
はその寄生静電容量、Ｄs2は寄生整流素子である。Ｑ２
のゲ−トには、駆動信号発生回路Ａ３からの信号を受け
てＱ２を駆動する駆動回路Ａ２が接続される。
【００１２】
【発明の効果】以上から明らかなように本発明によれば
入力力率を改善し、かつ低スイッチング損失、低ノイズ
のスイッチング電源装置を得る事ができ、通信回路、コ
ンピュ−タなどの分野に好適する高効率、低ノイズの電
源を提供する事ができる。 （７）
入力力率を改善し、かつ低スイッチング損失、低ノイズ
のスイッチング電源装置を得る事ができ、通信回路、コ
ンピュ−タなどの分野に好適する高効率、低ノイズの電
源を提供する事ができる。 （７）
【図１】本発明の一実施例回路図である。
【図２】本発明の動作波形図である。
【図３】本発明の一実施例図である。
【図４】従来回路図である。
【図５】従来回路の動作波形図である。
Ａ１ 駆動回路 Ａ２ 駆動回路 Ａ３ 駆動信号発生回路 Ａ４ 誤差増幅器 Ｃ１ コンデンサ Ｃ２ コンデンサ Ｃ３ コンデンサ Ｃs コンデンサ Ｃs2 コンデンサ Ｃｏ コンデンサ Ｄ1 ダイオ−ド Ｄ2 ダイオ−ド Ｄ3 ダイオ−ド Ｄ4 ダイオ−ド Ｄ5 ダイオ−ド Ｄ6 ダイオ−ド （８） Ｄ7 ダイオ−ド Ｄs2 ダイオ−ド ＤＦ 整流平滑回路 ＤＶ 出力電圧検出回路 Ｌ1 チョ−ク Ｌ2 可飽和リアクトル Ｌo チョ−ク Ｎ1 Ｔ1の一次コイル Ｎ2 Ｔ1の二次コイル Ｎ3 Ｔ1の三次コイル Ｎ4 Ｔ1の四次コイル ＰＣ 光カップラ ＰＳ1 主電源 Ｑ1 ＦＥＴトランジスタ Ｑ2 ＦＥＴトランジスタ Ｒ1 抵抗 Ｒ2 抵抗 Ｒ3 抵抗 Ｒ4 抵抗 ＳＷ1 主スイッチング素子 ＳＷ2 補助スイッチング素子 Ｔ1 トランス Ｖr 出力電圧設定用基準電源
Claims (4)
- 【請求項１】 主電源に整流回路を接続し、前記整流回
路の出力に並列に第一のチョ−ク、トランスの三次コイ
ル、第一の静電容量の直列回路を接続し、前記第一の静電
容量と並列に前記トランスの一次コイルと主スイッチン
グ素子の直列回路を接続し、前記主スイッチング素子を
オンオフすることにより、第一の静電容量から一次コイ
ルを介して、二次コイルに現われた電圧を整流平滑して
負荷に電力を供給するスイッチング電源装置において、
前記トランスに設けた四次コイルと補助スイッチング素
子の直列回路を前記第一の静電容量に並列に接続し、前
記主スイッチング素子および補助スイッチング素子とし
て寄生整流素子と寄生静電容量を備えるか、またはこれ
に代わる整流素子と静電容量を接続した素子を使用する
と共に、前記トランスの二次コイルと整流平滑回路間に
は二次コイル開放用のリアクタンスを設けて、前記主ス
イッチング素子のタ−ンオン以前における補助スイッチ
ング素子のタ−ンオフ時、前記主スイッチング素子の寄
生静電容量またはこれに代えて接続された静電容量の充
電電荷を放電する事を特徴とするスイッチング電源装
置。 - 【請求項２】 請求項１において、第二の静電容量を設
け、トランスの四次コイルと補助スイッチング素子の直
列回路を前記第二の静電容量に並列に接続したことを特
徴とするスイッチング電源装置。 - 【請求項３】 請求項１あるいは請求項２において、二
次コイル開放用リアクタンスとして、トランスのリ−ケ
−ジインダクタンスを調整して用いる事を特徴とするス
イッチング電源装置。 - 【請求項４】 請求項１あるいは請求項２、請求項３に
おいて、第一のチョ−クの電流を不連続状態にして使用
することにより入力電流波形を入力電圧波形に近づけ、
力率を改善することを特徴とするスイッチング電源装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1315494A JPH07203678A (ja) | 1994-01-11 | 1994-01-11 | スイッチング電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1315494A JPH07203678A (ja) | 1994-01-11 | 1994-01-11 | スイッチング電源装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07203678A true JPH07203678A (ja) | 1995-08-04 |
Family
ID=11825259
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1315494A Pending JPH07203678A (ja) | 1994-01-11 | 1994-01-11 | スイッチング電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07203678A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000116126A (ja) * | 1998-10-05 | 2000-04-21 | Fuji Electric Co Ltd | Ａｃ／ｄｃコンバータ |
| CN109862653A (zh) * | 2018-09-14 | 2019-06-07 | 苏州瑞铬优电子科技有限公司 | 一种用于高功率因数led的照明驱动电路 |
-
1994
- 1994-01-11 JP JP1315494A patent/JPH07203678A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000116126A (ja) * | 1998-10-05 | 2000-04-21 | Fuji Electric Co Ltd | Ａｃ／ｄｃコンバータ |
| CN109862653A (zh) * | 2018-09-14 | 2019-06-07 | 苏州瑞铬优电子科技有限公司 | 一种用于高功率因数led的照明驱动电路 |
| CN109862653B (zh) * | 2018-09-14 | 2021-09-24 | 苏州瑞铬优电子科技有限公司 | 一种用于高功率因数led的照明驱动电路 |
| US11304280B2 (en) | 2018-09-14 | 2022-04-12 | Suzhou Regu. Technology Inc. | Drive circuit for flicker-free LED lighting having high power factor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2079554C (en) | High power factor ac/dc converter | |
| CN100492847C (zh) | 自驱动同步整流电路和校正功率变换器的电压变化的方法 | |
| JP3514552B2 (ja) | Ｄｃ−ｄｃ変換器 | |
| US8242754B2 (en) | Resonant power converter with half bridge and full bridge operations and method for control thereof | |
| JPH03135368A (ja) | Ｄｃ―ｄｃコンバータ | |
| WO2005074113A1 (ja) | スイッチング電源装置 | |
| JP4166219B2 (ja) | 複共振ｄｃ−ｄｃコンバータ | |
| JP2513381B2 (ja) | 電源回路 | |
| JP2001333576A (ja) | Ｄｃ／ｄｃコンバータの制御方法 | |
| KR20030047787A (ko) | 스위칭 전원회로 | |
| CN112769338B (zh) | 一种驱动电路 | |
| JPH07203678A (ja) | スイッチング電源装置 | |
| JP3354454B2 (ja) | スイッチング電源装置 | |
| JP2003259644A (ja) | スイッチングコンバータ回路 | |
| JP3022620B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2003180075A (ja) | Ｄｃ−ｄｃコンバータ制御方法 | |
| JP3090766B2 (ja) | Ａｃ／ｄｃコンバータ | |
| JPH02155470A (ja) | スイッチング回路 | |
| JP3004759B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH078143B2 (ja) | インバ−タ装置 | |
| JPH0795767A (ja) | Ｄｃ−ｄｃコンバ−タ | |
| JP4305935B2 (ja) | スイッチング電源 | |
| KR102076577B1 (ko) | 양방향 직류-직류 컨버터 | |
| JPH08317657A (ja) | 共振型コンバータ装置 | |
| JP4365943B2 (ja) | 電源装置 |