JP3514552B2 - Ｄｃ−ｄｃ変換器 - Google Patents
Ｄｃ−ｄｃ変換器Info
- Publication number
- JP3514552B2 JP3514552B2 JP15255495A JP15255495A JP3514552B2 JP 3514552 B2 JP3514552 B2 JP 3514552B2 JP 15255495 A JP15255495 A JP 15255495A JP 15255495 A JP15255495 A JP 15255495A JP 3514552 B2 JP3514552 B2 JP 3514552B2
- Authority
- JP
- Japan
- Prior art keywords
- converter
- transformer
- terminal
- capacitor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/337—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only in push-pull configuration
- H02M3/3372—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only in push-pull configuration of the parallel type
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Description
【０００１】
【産業上の利用分野】本発明は、中央タップを挟んで互
いに反対の側に位置し互いに逆方向に巻かれている２つ
の１次巻線と、所定容量を有する負荷に接続されている
少なくとも１つの２次巻線と、変圧器が電流源により駆
動されるようにインダクタを介して変圧器の中央タップ
に接続されている基準電圧源と、基準電圧の戻り経路に
それぞれ接続されそれぞれの１次巻線にそれぞれ直列接
続されている２つのスイッチング装置と、１次巻線の一
方又は他方に基準電圧の戻り経路を交互にかつ周期的に
接続する制御手段とを具備するＤＣ−ＤＣ変換器に関す
る。
いに反対の側に位置し互いに逆方向に巻かれている２つ
の１次巻線と、所定容量を有する負荷に接続されている
少なくとも１つの２次巻線と、変圧器が電流源により駆
動されるようにインダクタを介して変圧器の中央タップ
に接続されている基準電圧源と、基準電圧の戻り経路に
それぞれ接続されそれぞれの１次巻線にそれぞれ直列接
続されている２つのスイッチング装置と、１次巻線の一
方又は他方に基準電圧の戻り経路を交互にかつ周期的に
接続する制御手段とを具備するＤＣ−ＤＣ変換器に関す
る。
【０００２】
【従来の技術】この種の変換器は、１９９１年８月２３
に公表されたフランス国特許出願第２６５８６７４号明
細書に開示され、本出願人により１９９０年２月２０日
に申請された。この変換器は、２つのスイッチが開いて
いるむだ時間を自動的に調整する調整手段を有する。こ
の調整の際、それぞれの１次巻線の両端に印加されてい
る電圧が、基準電位と比較され、一方のスイッチが開い
た後に他方のスイッチが閉じることを阻止する禁止手段
が、第１のスイッチに相応する１次巻線電圧が基準電位
以下に低下しない限り作動状態となされている。更に、
１次巻線の端子１１及び１１′における電圧は、変換器
の全体的なエネルギー平衡にとって最適でない台形波信
号である。
に公表されたフランス国特許出願第２６５８６７４号明
細書に開示され、本出願人により１９９０年２月２０日
に申請された。この変換器は、２つのスイッチが開いて
いるむだ時間を自動的に調整する調整手段を有する。こ
の調整の際、それぞれの１次巻線の両端に印加されてい
る電圧が、基準電位と比較され、一方のスイッチが開い
た後に他方のスイッチが閉じることを阻止する禁止手段
が、第１のスイッチに相応する１次巻線電圧が基準電位
以下に低下しない限り作動状態となされている。更に、
１次巻線の端子１１及び１１′における電圧は、変換器
の全体的なエネルギー平衡にとって最適でない台形波信
号である。
【０００３】この種の別の変換器は、１９８９年８月２
５日に公表され、本出願人により１９８８年２月２４日
に申請されたフランス国特許出願第２６２７６４４号明
細書に開示されている。この変換器では、コンデンサＣ
と直列インダクタＬとが、スイッチが閉じている際には
共振回路を形成する。閉じているスイッチを流れる電流
は、半正弦波である。コンデンサの両端に印加されてい
る電圧は、正弦波状に低下する。前述の電流が零に到達
すると、前段のバイアスダイオードが、オフにされ、零
電流を維持する。次いでスイッチは、スイッチング損無
しに開く。スイッチが開くと、電圧源は、前述の分路入
力コンデンサを充電し、その際、入力インダクタンスの
大きい値が、コンデンサを充電する流入電流を模造し、
これにより充電は、定電流で行われる。これは、回路を
開く際及び回路を閉じる際のスイッチング損を除去す
る。しかし、電流が実際の上で正弦波である事実は、電
流の波形率及び伝導損に直接に影響する。とりわけ、Ｍ
ＯＳ形電界効果トランジスタがスイッチング装置のため
に使用される場合には、これらのトランジスタがオンに
されると、抵抗と等価であり、従って電流の平均値に左
右される。この形式の回路の効率は、駆動損に起因して
最適でない。
５日に公表され、本出願人により１９８８年２月２４日
に申請されたフランス国特許出願第２６２７６４４号明
細書に開示されている。この変換器では、コンデンサＣ
と直列インダクタＬとが、スイッチが閉じている際には
共振回路を形成する。閉じているスイッチを流れる電流
は、半正弦波である。コンデンサの両端に印加されてい
る電圧は、正弦波状に低下する。前述の電流が零に到達
すると、前段のバイアスダイオードが、オフにされ、零
電流を維持する。次いでスイッチは、スイッチング損無
しに開く。スイッチが開くと、電圧源は、前述の分路入
力コンデンサを充電し、その際、入力インダクタンスの
大きい値が、コンデンサを充電する流入電流を模造し、
これにより充電は、定電流で行われる。これは、回路を
開く際及び回路を閉じる際のスイッチング損を除去す
る。しかし、電流が実際の上で正弦波である事実は、電
流の波形率及び伝導損に直接に影響する。とりわけ、Ｍ
ＯＳ形電界効果トランジスタがスイッチング装置のため
に使用される場合には、これらのトランジスタがオンに
されると、抵抗と等価であり、従って電流の平均値に左
右される。この形式の回路の効率は、駆動損に起因して
最適でない。
【０００４】
【発明が解決しようとする課題】本発明の課題は、前述
の欠点を有せず、フランス国特許出願第２６２７６４４
号明細書に開示されているタイプの変換器又はこれに類
似のタイプの変換器及びより一般的には疑似正弦波電流
を有する任意の共振変換器の中の駆動損を大幅に低減す
る高効率のＤＣ−ＤＣ変換器を提供することにある。
の欠点を有せず、フランス国特許出願第２６２７６４４
号明細書に開示されているタイプの変換器又はこれに類
似のタイプの変換器及びより一般的には疑似正弦波電流
を有する任意の共振変換器の中の駆動損を大幅に低減す
る高効率のＤＣ−ＤＣ変換器を提供することにある。
【０００５】
【課題を解決するための手段】本発明の基本思想は、本
質的に磁気的性質を有し、内在的な電気的絶縁を有し、
正弦波信号が負荷で発生される、最小の数の構成要素を
有する制御回路を用いることにある。
質的に磁気的性質を有し、内在的な電気的絶縁を有し、
正弦波信号が負荷で発生される、最小の数の構成要素を
有する制御回路を用いることにある。
【０００６】本発明の変換器は、方形波信号を発生し２
つの相補出力端を有する発振器から成り、相補出力端
は、それぞれのスイッチング装置の制御端子に直接に接
続されている制御手段を有し、発振器の周波数が、前記
変圧器の２次巻線の磁化インダクタンスと負荷の容量と
を有する回路の共振周波数にほぼ等しいことを特徴とす
る。
つの相補出力端を有する発振器から成り、相補出力端
は、それぞれのスイッチング装置の制御端子に直接に接
続されている制御手段を有し、発振器の周波数が、前記
変圧器の２次巻線の磁化インダクタンスと負荷の容量と
を有する回路の共振周波数にほぼ等しいことを特徴とす
る。
【０００７】エス．エム．ワインベルグ著の論文“新規
の無損失形共振ＭＯＳＦＥＴドライバ”（ＩＥＥＥ誌，
１９９２年，１００３〜１０１０頁）は、正弦波信号に
より駆動されるのではない２次回路の中のＭＯＳ形電界
効果トランジスタのゲートを充電及び放電するために２
つの別個の共振回路を使用する変換器を開示している。
この回路は、本発明では発生しない別の損失を発生する
ダイオードを有する。
の無損失形共振ＭＯＳＦＥＴドライバ”（ＩＥＥＥ誌，
１９９２年，１００３〜１０１０頁）は、正弦波信号に
より駆動されるのではない２次回路の中のＭＯＳ形電界
効果トランジスタのゲートを充電及び放電するために２
つの別個の共振回路を使用する変換器を開示している。
この回路は、本発明では発生しない別の損失を発生する
ダイオードを有する。
【０００８】本発明の１つの実施例では、スイッチング
装置が、ＭＯＳ形電界効果トランジスタであり、電界効
果トランジスタのドレイン・ソース等価容量が、スイッ
チングの間に入力インダクタンスの中にエネルギーを蓄
積する容量を形成する。
装置が、ＭＯＳ形電界効果トランジスタであり、電界効
果トランジスタのドレイン・ソース等価容量が、スイッ
チングの間に入力インダクタンスの中にエネルギーを蓄
積する容量を形成する。
【０００９】本発明の別の１つの実施例では、スイッチ
ング装置がバイポーラトランジスタであり、バイポーラ
トランジスタは、コレクタとエミッタとの間に接続され
ているコンデンサを有し、コンデンサは、スイッチング
の間に入力インダクタンスＬ1 の中にエネルギーを蓄積
する容量を形成する。
ング装置がバイポーラトランジスタであり、バイポーラ
トランジスタは、コレクタとエミッタとの間に接続され
ているコンデンサを有し、コンデンサは、スイッチング
の間に入力インダクタンスＬ1 の中にエネルギーを蓄積
する容量を形成する。
【００１０】スイッチング装置の蓄積能力により、電流
は、スイッチが開いている場合でも維持され、これは有
利である。何故ならば、変圧器の中央タップは、インダ
クタンス素子により電流を供給されるからである。
は、スイッチが開いている場合でも維持され、これは有
利である。何故ならば、変圧器の中央タップは、インダ
クタンス素子により電流を供給されるからである。
【００１１】本発明の１つの有利な実施例では、負荷
が、例えば電力用のＭＯＳ形電界効果トランジスタのゲ
ート・ソース容量である容量負荷である。
が、例えば電力用のＭＯＳ形電界効果トランジスタのゲ
ート・ソース容量である容量負荷である。
【００１２】本発明の別の１つの有利な実施例では、負
荷が、共振を達成するために２次巻線と並列接続されて
いるコンデンサを有し、本発明のいくつかの用途では、
前段のバイアスダイオードを介して共振回路コンデンサ
の両端のそれぞれに両端のそれぞれが接続されている出
力コンデンサを更に有する。
荷が、共振を達成するために２次巻線と並列接続されて
いるコンデンサを有し、本発明のいくつかの用途では、
前段のバイアスダイオードを介して共振回路コンデンサ
の両端のそれぞれに両端のそれぞれが接続されている出
力コンデンサを更に有する。
【００１３】本発明は、変圧器を具備し、変圧器は、第
１の端子及び第２の端子を有する１次巻線と、所定容量
を有する負荷に接続されている少なくとも１つの２次巻
線とを有し、基準電圧源を更に具備し、基準電圧源の第
１の端子は、１次巻線の第１の端子にインダクタンス
（Ｌ1）を介して接続され、これにより変圧器は電流源
により駆動され、スイッチング装置を更に具備し、スイ
ッチング装置は、基準電圧源の第２の端子と、１次巻線
の第２の端子との間に直列に接続され、１次巻線の第２
の端子に基準電圧源の第２の端子を周期的に接続する制
御手段を更に具備し、制御手段は、方形波信号を発生す
る出力側を有する発振器から成り、出力側は、スイッチ
ング装置の制御端子に直接に接続されているＤＣ−ＤＣ
変換器において、発振器の周波数が、変圧器の２次巻線
の磁化インダクタンスと負荷の容量とを有する回路の共
振周波数にほぼ等しいことを特徴とするＤＣ−ＤＣ変換
器モジュールにも関する。
１の端子及び第２の端子を有する１次巻線と、所定容量
を有する負荷に接続されている少なくとも１つの２次巻
線とを有し、基準電圧源を更に具備し、基準電圧源の第
１の端子は、１次巻線の第１の端子にインダクタンス
（Ｌ1）を介して接続され、これにより変圧器は電流源
により駆動され、スイッチング装置を更に具備し、スイ
ッチング装置は、基準電圧源の第２の端子と、１次巻線
の第２の端子との間に直列に接続され、１次巻線の第２
の端子に基準電圧源の第２の端子を周期的に接続する制
御手段を更に具備し、制御手段は、方形波信号を発生す
る出力側を有する発振器から成り、出力側は、スイッチ
ング装置の制御端子に直接に接続されているＤＣ−ＤＣ
変換器において、発振器の周波数が、変圧器の２次巻線
の磁化インダクタンスと負荷の容量とを有する回路の共
振周波数にほぼ等しいことを特徴とするＤＣ−ＤＣ変換
器モジュールにも関する。
【００１４】
【実施例】次に本発明を実施例に基づいて詳細に説明す
る。
る。
【００１５】図１において、フランス国特許出願第２６
５８６７４号明細書に記載の変換器は変圧器１０を有
し、この変圧器１０は、２つの互いに逆方向に巻かれか
つ中央タップ１２を挟んで互いに反対の側に位置する１
次巻線１１，１１′と、交流電圧が発生される１つ以上
の２次巻線とを有する。図示の例では、変圧器１０の２
つの２次巻線１３，１５は、それぞれの整流器及びフィ
ルタ手段１４，１６に接続され、これによりそれぞれ、
出力電圧Ｖout1及びＶout2を発生する。
５８６７４号明細書に記載の変換器は変圧器１０を有
し、この変圧器１０は、２つの互いに逆方向に巻かれか
つ中央タップ１２を挟んで互いに反対の側に位置する１
次巻線１１，１１′と、交流電圧が発生される１つ以上
の２次巻線とを有する。図示の例では、変圧器１０の２
つの２次巻線１３，１５は、それぞれの整流器及びフィ
ルタ手段１４，１６に接続され、これによりそれぞれ、
出力電圧Ｖout1及びＶout2を発生する。
【００１６】それぞれの１次巻線１１，１１′は、図示
のように例えばＭＯＳ形電界効果トランジスタ等から成
るそれぞれのスイッチング装置２０，２０′と共働す
る。図１においては破線により、変圧器の磁化インダク
タンス１７と、変圧器のすべての１巻と１巻との間の漂
遊容量１８と、スイッチング装置２０，２０′が開状態
の際のこれらのスイッチング装置２０，２０′のドレイ
ンとソースとの間の漂遊容量２１，２１′とが示されて
いる。
のように例えばＭＯＳ形電界効果トランジスタ等から成
るそれぞれのスイッチング装置２０，２０′と共働す
る。図１においては破線により、変圧器の磁化インダク
タンス１７と、変圧器のすべての１巻と１巻との間の漂
遊容量１８と、スイッチング装置２０，２０′が開状態
の際のこれらのスイッチング装置２０，２０′のドレイ
ンとソースとの間の漂遊容量２１，２１′とが示されて
いる。
【００１７】中央タップ１２は、変換器１０に電力を供
給する直流電圧源Ｖinに接続され、各１次巻線１１，１
１′の他端（遠位端子）は、それぞれのスイッチ２０，
２０′を介して選択的にアースされている。
給する直流電圧源Ｖinに接続され、各１次巻線１１，１
１′の他端（遠位端子）は、それぞれのスイッチ２０，
２０′を介して選択的にアースされている。
【００１８】２つのスイッチ２０，２０′は、それぞれ
の制御信号Ｖg ，Ｖg ′をそれぞれのゲートで受取り、
これによりスイッチング装置２０，２０′は、プッシュ
プルモードで動作する。すなわち、一方のスイッチング
装置が閉じるのに応じて他方のスイッチング装置が開く
ようになっている。
の制御信号Ｖg ，Ｖg ′をそれぞれのゲートで受取り、
これによりスイッチング装置２０，２０′は、プッシュ
プルモードで動作する。すなわち、一方のスイッチング
装置が閉じるのに応じて他方のスイッチング装置が開く
ようになっている。
【００１９】プッシュプル回路のそれぞれの半部は、対
称配置で、それぞれ１つのダイオード３０，３０′を有
し、ダイオード３０，３０′のカソードは、対応する巻
線１１，１１′の遠位端子に接続され、ダイオード３
０，３０′のアノードは、基準電圧Ｖref に抵抗３１，
３２及び３１′，３２′の直列組合せを介して接続され
ている。それぞれの抵抗組合せの２つの抵抗の３１，３
２及び３１′，３２′の共通点は、それぞれのＮＯＲゲ
ート４０，４０′の一方の入力端子、すなわち信号Ａ，
Ａ′が入力される入力端子に接続され、他方の入力端子
には、外部クロック信号ＣＫを受信する分周器５０によ
り発生される２つの相補信号Ｑ，Ｑ′のうちのそれぞれ
の１つが入力される。
称配置で、それぞれ１つのダイオード３０，３０′を有
し、ダイオード３０，３０′のカソードは、対応する巻
線１１，１１′の遠位端子に接続され、ダイオード３
０，３０′のアノードは、基準電圧Ｖref に抵抗３１，
３２及び３１′，３２′の直列組合せを介して接続され
ている。それぞれの抵抗組合せの２つの抵抗の３１，３
２及び３１′，３２′の共通点は、それぞれのＮＯＲゲ
ート４０，４０′の一方の入力端子、すなわち信号Ａ，
Ａ′が入力される入力端子に接続され、他方の入力端子
には、外部クロック信号ＣＫを受信する分周器５０によ
り発生される２つの相補信号Ｑ，Ｑ′のうちのそれぞれ
の１つが入力される。
【００２０】この回路における配置構成により、１次巻
線１１及び１１′において変圧器を駆動する台形波形電
圧Ｖp を発生する。
線１１及び１１′において変圧器を駆動する台形波形電
圧Ｖp を発生する。
【００２１】前述のように、この回路は、制御回路によ
り消費される電力に起因して最適な効率を提供しない。
り消費される電力に起因して最適な効率を提供しない。
【００２２】前述のフランス国特許出願第２６２７６４
４号明細書に記載の変換器を示す図２（ａ）において、
この変換器は、絶縁形変圧器５０を有し、変圧器５０の
１次巻線及び２次巻線はそれぞれ、中央タップ５１，５
２を有する。入力インダクタＬinは、１次巻線に中央タ
ップ５１において接続されている。分路入力コンデンサ
Ｃinは、入力インダクタＬinの出力側に接続されてい
る。コンデンサＣinと直列インダクタＬm とは、スイッ
チ手段Ｓが閉じると共振する。スイッチ手段Ｓは、入力
コンデンサＣinと直流インダクタＬm との間に配置さ
れ、周期的スイッチング制御回路により駆動される。１
つのスイッチが閉じると、コンデンサＣinは、正弦波形
で出力コンデンサＣo の中に放電する。何故ならばコン
デンサＣinとインダクタＬm とは、直列共振回路を形成
するからである。
４号明細書に記載の変換器を示す図２（ａ）において、
この変換器は、絶縁形変圧器５０を有し、変圧器５０の
１次巻線及び２次巻線はそれぞれ、中央タップ５１，５
２を有する。入力インダクタＬinは、１次巻線に中央タ
ップ５１において接続されている。分路入力コンデンサ
Ｃinは、入力インダクタＬinの出力側に接続されてい
る。コンデンサＣinと直列インダクタＬm とは、スイッ
チ手段Ｓが閉じると共振する。スイッチ手段Ｓは、入力
コンデンサＣinと直流インダクタＬm との間に配置さ
れ、周期的スイッチング制御回路により駆動される。１
つのスイッチが閉じると、コンデンサＣinは、正弦波形
で出力コンデンサＣo の中に放電する。何故ならばコン
デンサＣinとインダクタＬm とは、直列共振回路を形成
するからである。
【００２３】プッシュプル動作では、両方のスイッチＳ
1 ，Ｓ2 が開いている周期３３，３４（図２（ｂ）参
照）は、電源Ｖinから分路入力コンデンサＣinへの充電
を可能し、その際、変圧器５０は、その極性を反転す
る。何故ならば、エネルギーが磁化インダクタンスＬm
の中に蓄積されているからである。電圧のこの反転は、
磁化インダクタンスＬm と変圧器５０の漏れ容量Ｃs と
から成る並列共振回路により指令される。このようにし
て、前述のようにこの位相的関係によりスイッチの中に
正弦電流が発生され（図２（ｂ）参照）、これは、大き
い伝導損を有する欠点がある。これらの伝導損を低減す
るために、より大きいトランジスタ又は並列に接続され
た複数のトランジスタを用いることもできるが、しかし
このようにすると、制御回路は、大量のエネルギーを消
費する。この問題は、以下に説明する本発明の回路を用
いてトランジスタを駆動することにより解決される。
1 ，Ｓ2 が開いている周期３３，３４（図２（ｂ）参
照）は、電源Ｖinから分路入力コンデンサＣinへの充電
を可能し、その際、変圧器５０は、その極性を反転す
る。何故ならば、エネルギーが磁化インダクタンスＬm
の中に蓄積されているからである。電圧のこの反転は、
磁化インダクタンスＬm と変圧器５０の漏れ容量Ｃs と
から成る並列共振回路により指令される。このようにし
て、前述のようにこの位相的関係によりスイッチの中に
正弦電流が発生され（図２（ｂ）参照）、これは、大き
い伝導損を有する欠点がある。これらの伝導損を低減す
るために、より大きいトランジスタ又は並列に接続され
た複数のトランジスタを用いることもできるが、しかし
このようにすると、制御回路は、大量のエネルギーを消
費する。この問題は、以下に説明する本発明の回路を用
いてトランジスタを駆動することにより解決される。
【００２４】本発明の回路が、図３に示されている。こ
の回路は、プッシュプル回路としてもハーフブリッジ回
路としても用いることができる。この回路は、変圧器Ｔ
1を有し、変圧器Ｔ1の１次側は、中央タップＣＴを挟ん
で互いに反対の側に位置し２つの互いに逆の方向に巻か
れている巻線Ｌ10及びＬ20を有する。２つの互いに逆の
方向に巻かれている巻線の端部１及び２は、それぞれの
スイッチＳ1,Ｓ2に接続され、制御端子Ｂ1及びＢ2は、
相補形方形波（相補信号）Ｑ及び反転Ｑ（バーＱ）を発
生する発振器ＯＳＣに接続されている。スイッチＳ1及
びＳ2の他方の端子は、共通モードポール（アース）に
接続されている。中央タップＣＴは、電圧源（例えば、
供給電圧Ｖin＝１２Ｖ）にインダクタＬ１を介して接続
されている。図示の例の変圧器Ｔ 1の２次側は、２つの
電界効果トランジスタＳＷ1及びＳＷ2を駆動する２つの
巻線（２次巻線）ＳＥ1及びＳＥ2を有する。これらのト
ランジスタＳＷ1,ＳＷ2は、容量負荷を形成するゲート
・ソース容量Ｃgsを有するＭOＳ形出力トランジスタ
（例えば、ＩＲＦ１５０デバイス）である。スイッチＳ
1及びＳ2は、小型ＭＯＳＦＥＴ（例えば、ＩＲＦ１１０
デバイス）でもよく、このＭＯＳＦＥＴのゲートＧは、
端子Ｂ1及びＢ2を形成する。この場合、トランジスタ
は、スイッチＳ1及びＳ2の入力コンデンサを形成するド
レイン・ソース容量Ｃdsを有する。スイッチＳ1及びＳ2
がこの内在容量すなわちドレイン・ソース容量Ｃdsを有
する電界効果トランジスタではない場合、低圧コンデン
サ（１００ｐＦ）Ｃ1及びＣ2が、スイッチＳ1及びＳ2に
並列に接続される。発振器ＯＳＣは、スイッチＳ1及び
Ｓ2を５０％のデューティ比の信号（方形波信号）で駆
動する。４０４７ＣＭＯＳマルチバイブレータをこの目
的のために使用でき、この場合、４０４９又は４０５０
ＭＯＳインターフェース回路が、このマルチバイブレー
タの出力側に配置される。発振器ＯＳＣのスイッチング
周周波数は、スイッチを形成するトランジスタＳＷ1及
びＳＷ2を有する変換器のために選択された周波数と同
一である。トランジスタＳＷ1及びＳＷ2は、制御回路に
よりキャパシタＣgsと見なされる。トランジスタＳＷ1
及びＳＷ2にとって、ゲート・ソース容量Ｃgsは、主要
な容量である。ミラー容量としても知られるゲート・ド
レイン容量Ｃｇdは、ゲート・ソース容量Ｃgsに対して
分路に配置され、大幅に小さい容量、通常はＣgsの１０
％のオーダの容量を有する。これらすべての容量は、そ
の性質上からして非線形であるが、しかしそれは、これ
らの容量が共振回路の中で使用される場合になんら支障
ない。ただしこの場合、とりわけ、電圧の変化によるＣ
gsの変化が緩慢であることを前提とする。所与のトラン
ジスタに対してこれらの横領の値が既知であり、明瞭に
定められていると仮定できる。
の回路は、プッシュプル回路としてもハーフブリッジ回
路としても用いることができる。この回路は、変圧器Ｔ
1を有し、変圧器Ｔ1の１次側は、中央タップＣＴを挟ん
で互いに反対の側に位置し２つの互いに逆の方向に巻か
れている巻線Ｌ10及びＬ20を有する。２つの互いに逆の
方向に巻かれている巻線の端部１及び２は、それぞれの
スイッチＳ1,Ｓ2に接続され、制御端子Ｂ1及びＢ2は、
相補形方形波（相補信号）Ｑ及び反転Ｑ（バーＱ）を発
生する発振器ＯＳＣに接続されている。スイッチＳ1及
びＳ2の他方の端子は、共通モードポール（アース）に
接続されている。中央タップＣＴは、電圧源（例えば、
供給電圧Ｖin＝１２Ｖ）にインダクタＬ１を介して接続
されている。図示の例の変圧器Ｔ 1の２次側は、２つの
電界効果トランジスタＳＷ1及びＳＷ2を駆動する２つの
巻線（２次巻線）ＳＥ1及びＳＥ2を有する。これらのト
ランジスタＳＷ1,ＳＷ2は、容量負荷を形成するゲート
・ソース容量Ｃgsを有するＭOＳ形出力トランジスタ
（例えば、ＩＲＦ１５０デバイス）である。スイッチＳ
1及びＳ2は、小型ＭＯＳＦＥＴ（例えば、ＩＲＦ１１０
デバイス）でもよく、このＭＯＳＦＥＴのゲートＧは、
端子Ｂ1及びＢ2を形成する。この場合、トランジスタ
は、スイッチＳ1及びＳ2の入力コンデンサを形成するド
レイン・ソース容量Ｃdsを有する。スイッチＳ1及びＳ2
がこの内在容量すなわちドレイン・ソース容量Ｃdsを有
する電界効果トランジスタではない場合、低圧コンデン
サ（１００ｐＦ）Ｃ1及びＣ2が、スイッチＳ1及びＳ2に
並列に接続される。発振器ＯＳＣは、スイッチＳ1及び
Ｓ2を５０％のデューティ比の信号（方形波信号）で駆
動する。４０４７ＣＭＯＳマルチバイブレータをこの目
的のために使用でき、この場合、４０４９又は４０５０
ＭＯＳインターフェース回路が、このマルチバイブレー
タの出力側に配置される。発振器ＯＳＣのスイッチング
周周波数は、スイッチを形成するトランジスタＳＷ1及
びＳＷ2を有する変換器のために選択された周波数と同
一である。トランジスタＳＷ1及びＳＷ2は、制御回路に
よりキャパシタＣgsと見なされる。トランジスタＳＷ1
及びＳＷ2にとって、ゲート・ソース容量Ｃgsは、主要
な容量である。ミラー容量としても知られるゲート・ド
レイン容量Ｃｇdは、ゲート・ソース容量Ｃgsに対して
分路に配置され、大幅に小さい容量、通常はＣgsの１０
％のオーダの容量を有する。これらすべての容量は、そ
の性質上からして非線形であるが、しかしそれは、これ
らの容量が共振回路の中で使用される場合になんら支障
ない。ただしこの場合、とりわけ、電圧の変化によるＣ
gsの変化が緩慢であることを前提とする。所与のトラン
ジスタに対してこれらの横領の値が既知であり、明瞭に
定められていると仮定できる。
【００２５】制御回路は、共振が変圧器Ｔ1の２次巻線
の磁化インダクタンスと、並列の出力トランジスタＳＷ
1及びＳＷ2の容量との間で得られる共振回路である。そ
れぞれのＭＯＳ形電界効果トランジスタＳＷ1及びＳＷ2
のそれぞれの容量は、交互にかつ共振的に充電及び放電
される。これにより正弦電圧が、トランジスタＳＷ1及
びＳＷ2のゲートに発生する。この回路は損失が無い。
何故ならば、すベての電流は変圧器の２次側に流入し、
変圧器の２次巻線の磁化インダクタンＬm2 とトランジ
スタＳＷ1及びＳＷ2の容量Ｃgsとを有する発振器の減衰
損を補償するためにインダクタＬ1を流れる電流がわず
かであるからである。減衰はとりわけ、磁化インダクタ
巻線Ｌm2の直列抵抗に起因する。スイッチＳ1及びＳ2を
流れる電流は、実際の上で無いと考えてよく、これらは
零電圧スイッチング装置である。従ってスイッチング損
が無い。
の磁化インダクタンスと、並列の出力トランジスタＳＷ
1及びＳＷ2の容量との間で得られる共振回路である。そ
れぞれのＭＯＳ形電界効果トランジスタＳＷ1及びＳＷ2
のそれぞれの容量は、交互にかつ共振的に充電及び放電
される。これにより正弦電圧が、トランジスタＳＷ1及
びＳＷ2のゲートに発生する。この回路は損失が無い。
何故ならば、すベての電流は変圧器の２次側に流入し、
変圧器の２次巻線の磁化インダクタンＬm2 とトランジ
スタＳＷ1及びＳＷ2の容量Ｃgsとを有する発振器の減衰
損を補償するためにインダクタＬ1を流れる電流がわず
かであるからである。減衰はとりわけ、磁化インダクタ
巻線Ｌm2の直列抵抗に起因する。スイッチＳ1及びＳ2を
流れる電流は、実際の上で無いと考えてよく、これらは
零電圧スイッチング装置である。従ってスイッチング損
が無い。
【００２６】スイッチングトランジスタＳＷ1 及びＳＷ
2 は、並列の２つコンデンサと見なされる。絶縁ダイオ
ードが無いことを前提にすると、これらのコンデンサに
印加される電圧は、変圧器２次側の両端に常に印加す
る。この電圧は、２次側から見て検出可能であり、２次
側に印加される。これは可能である。何故ならば、変圧
器は、インダクタＬ1 が設けられていることに起因して
電圧源からではなく電流源から供給されるからであり、
この理由によりインダクタＬ1 は、（例えば、Ｌ1 ＝１
０ｍＨ等の）充分に高い値を有しなければならい。すな
わち、Ｌ1 の値は、電圧源を電流源に変換できるように
充分に高くなければならない。
2 は、並列の２つコンデンサと見なされる。絶縁ダイオ
ードが無いことを前提にすると、これらのコンデンサに
印加される電圧は、変圧器２次側の両端に常に印加す
る。この電圧は、２次側から見て検出可能であり、２次
側に印加される。これは可能である。何故ならば、変圧
器は、インダクタＬ1 が設けられていることに起因して
電圧源からではなく電流源から供給されるからであり、
この理由によりインダクタＬ1 は、（例えば、Ｌ1 ＝１
０ｍＨ等の）充分に高い値を有しなければならい。すな
わち、Ｌ1 の値は、電圧源を電流源に変換できるように
充分に高くなければならない。
【００２７】その結果、変圧器の中の電圧とひいては磁
化電流とは、２次側により制御され、同時に、変圧器を
磁化するエネルギーは、負荷の中にのみ流入する、すな
わち、２次側にのみ流れる、何故ならば、１次側ではイ
ンダクタＬ1 が電圧源を絶縁するからである。従ってこ
の回路は、スイッチング装置Ｓ1 及びＳ2 を用いて変圧
器の正しい同期化を発生することにより励振される共振
回路である。
化電流とは、２次側により制御され、同時に、変圧器を
磁化するエネルギーは、負荷の中にのみ流入する、すな
わち、２次側にのみ流れる、何故ならば、１次側ではイ
ンダクタＬ1 が電圧源を絶縁するからである。従ってこ
の回路は、スイッチング装置Ｓ1 及びＳ2 を用いて変圧
器の正しい同期化を発生することにより励振される共振
回路である。
【００２８】スイッチＳＷ1 及びＳＷ2 の入力コンデン
サを充電及び放電するために２次側へ流入する電流は、
インダクタＬ1 及びスイッチング装置ＳＷ1 及びＳＷ2
を流れる電流に比して数オーダ大きいこともある。
サを充電及び放電するために２次側へ流入する電流は、
インダクタＬ1 及びスイッチング装置ＳＷ1 及びＳＷ2
を流れる電流に比して数オーダ大きいこともある。
【００２９】スイッチング時間は、磁化インダクタンス
の中のエネルギーが最大である時間であり、定常状態が
得られる時間である、すなわち、コンデンサの両端に印
加される電圧が、零である時間である。ただしこの場
合、２次側周波数とスイッチング周波数とが等しいこと
を前提とする。この場合、スイッチＳ1 及びＳ2 におけ
る１次電圧は、スイッチングが行われスイッチング損が
発生しない場合には０Ｖに等しい。
の中のエネルギーが最大である時間であり、定常状態が
得られる時間である、すなわち、コンデンサの両端に印
加される電圧が、零である時間である。ただしこの場
合、２次側周波数とスイッチング周波数とが等しいこと
を前提とする。この場合、スイッチＳ1 及びＳ2 におけ
る１次電圧は、スイッチングが行われスイッチング損が
発生しない場合には０Ｖに等しい。
【００３０】このようにして、変換器は、１次回路に磁
化エネルギーを蓄積してこの磁化エネルギーをスイッチ
Ｓ1 及びＳ2 のスイッチング時間に２次回路に出力する
蓄積形変換器である。この変換器の利点は、標準変換器
とは異なり出力電圧が、常に回路により制御されている
ことにある。中央タップＣＴにおける波形は、整流正弦
波であり、この整流正弦波は、２次側に両端に正弦波を
反射し、この整流正弦波の最大振幅は、その平均振幅
が、既に定常状態にある入力電圧Ｖinに等しい。２次電
圧を調整するために、変圧器の巻数比が変化される。例
えば１２Ｖの供給電圧においては、６／４の巻数比は、
トランジスタＳＷ1 及びＳＷ2 のゲートで１２Ｖのピー
ク電圧を発生し、これは、トランジスタＳＷ1 及びＳＷ
2 を駆動するのに充分に適切である。
化エネルギーを蓄積してこの磁化エネルギーをスイッチ
Ｓ1 及びＳ2 のスイッチング時間に２次回路に出力する
蓄積形変換器である。この変換器の利点は、標準変換器
とは異なり出力電圧が、常に回路により制御されている
ことにある。中央タップＣＴにおける波形は、整流正弦
波であり、この整流正弦波は、２次側に両端に正弦波を
反射し、この整流正弦波の最大振幅は、その平均振幅
が、既に定常状態にある入力電圧Ｖinに等しい。２次電
圧を調整するために、変圧器の巻数比が変化される。例
えば１２Ｖの供給電圧においては、６／４の巻数比は、
トランジスタＳＷ1 及びＳＷ2 のゲートで１２Ｖのピー
ク電圧を発生し、これは、トランジスタＳＷ1 及びＳＷ
2 を駆動するのに充分に適切である。
【００３１】最後に、前述のフランス国特許出願第２６
５８６７４号明細書の変換器と異なり、本発明の中央タ
ップＣＴは、（インダクタＬ1 に起因して）電流源によ
り駆動される。すなわち、電圧源により駆動されるので
はなく、中央タップＣＴにおける波形は、整流正弦波で
あり（図５（ａ）の電圧Ｖct）、前述の従来技術ではこ
の波形は、台形である。
５８６７４号明細書の変換器と異なり、本発明の中央タ
ップＣＴは、（インダクタＬ1 に起因して）電流源によ
り駆動される。すなわち、電圧源により駆動されるので
はなく、中央タップＣＴにおける波形は、整流正弦波で
あり（図５（ａ）の電圧Ｖct）、前述の従来技術ではこ
の波形は、台形である。
【００３２】本発明の変換器が、前述のフランス国特許
出願第２６２７６４４号明細書と異なる別の点は、スイ
ッチＳ1 及びＳ2 の両端に印加される電圧Ｖd が、整流
半正弦波であることである（図５（ｂ）参照）。すなわ
ち、波形が、図２（ｂ）の波形と非常に異なることにあ
る。フランス国特許出願第２６２７６４４号明細書の変
換器は、準共振モードで動作する。従来の回路の制御回
路は、大量のエネルギーを消費する。その理由は、ＭＯ
Ｓトランジスタのゲートをスイッチするにはエネルギー
が必要であるからである。
出願第２６２７６４４号明細書と異なる別の点は、スイ
ッチＳ1 及びＳ2 の両端に印加される電圧Ｖd が、整流
半正弦波であることである（図５（ｂ）参照）。すなわ
ち、波形が、図２（ｂ）の波形と非常に異なることにあ
る。フランス国特許出願第２６２７６４４号明細書の変
換器は、準共振モードで動作する。従来の回路の制御回
路は、大量のエネルギーを消費する。その理由は、ＭＯ
Ｓトランジスタのゲートをスイッチするにはエネルギー
が必要であるからである。
【００３３】図４は、半波動作のための図３の回路に相
当する回路を示す。Ｃdsは、トランジスタＳのドレイン
・ソース容量であるか、又はスイッチング装置がバイポ
ーラトランジスタの場合にはトランジスタＳから分路し
ている付加的コンデンサＣ（例えば、１００ＰＦの容量
を有する）である。Ｉp は、スイッチング装置Ｓを流れ
る電流であり、Ｖd は、スイッチング装置Ｓの両端に印
加されるている電圧である。Ｖctは、中央タップＣＴに
おける電圧である。Ｉ1 は、インダクタＬ1 を流れる電
流であり、Ｉs は、２次巻線を流れる電流であり、Ｖgs
は、２次トランジスタのゲート・ソース容量Ｃgsの両端
に印加されている電圧である。Ｌm1，Ｌm2及びＬ1 は、
変圧器Ｔ1 の等価インダクタンスであり、共振回路は、
変圧器２次側の磁化インダクタンスＬm2と、負荷の容量
すなわち本質的にはＭＯＳ形電界効果トランジスタＳＷ
1 及びＳＷ2 の容量Ｃgsとを有する。
当する回路を示す。Ｃdsは、トランジスタＳのドレイン
・ソース容量であるか、又はスイッチング装置がバイポ
ーラトランジスタの場合にはトランジスタＳから分路し
ている付加的コンデンサＣ（例えば、１００ＰＦの容量
を有する）である。Ｉp は、スイッチング装置Ｓを流れ
る電流であり、Ｖd は、スイッチング装置Ｓの両端に印
加されるている電圧である。Ｖctは、中央タップＣＴに
おける電圧である。Ｉ1 は、インダクタＬ1 を流れる電
流であり、Ｉs は、２次巻線を流れる電流であり、Ｖgs
は、２次トランジスタのゲート・ソース容量Ｃgsの両端
に印加されている電圧である。Ｌm1，Ｌm2及びＬ1 は、
変圧器Ｔ1 の等価インダクタンスであり、共振回路は、
変圧器２次側の磁化インダクタンスＬm2と、負荷の容量
すなわち本質的にはＭＯＳ形電界効果トランジスタＳＷ
1 及びＳＷ2 の容量Ｃgsとを有する。
【００３４】図５（ａ）〜図５（ｆ）はそれぞれ、信号
Ｖct，Ｉ1 ，Ｉp ，Ｖｄ，Ｉs 及びＶs のタイミングダ
イヤグラムを示す。
Ｖct，Ｉ1 ，Ｉp ，Ｖｄ，Ｉs 及びＶs のタイミングダ
イヤグラムを示す。
【００３５】実際の上では、小量の２次電流が、１次側
にスイッチングの間に戻される。これは、スイッチング
装置Ｓ1及びＳ2をそれぞれ駆動する動作が互いにオーバ
ラップし、変圧器丁１の１次側が、このオーバラップの
間にわたり短絡されることに起因する。この場合、すべ
ての磁化エネルギーは、インピーダンスがこの時点では
より低い１次側に逆流する（短絡）。これにより電流
は、一方のトランジスタでは負であり、他方のトランジ
スタでは正である。いずれにせよ、この電流は、（２次
巻線の磁化インダクタンスＬm2と容量Ｃgsとの並列接続
を有する）２次側共振回路の中に前に流入した最大磁化
電流に制限されている。
にスイッチングの間に戻される。これは、スイッチング
装置Ｓ1及びＳ2をそれぞれ駆動する動作が互いにオーバ
ラップし、変圧器丁１の１次側が、このオーバラップの
間にわたり短絡されることに起因する。この場合、すべ
ての磁化エネルギーは、インピーダンスがこの時点では
より低い１次側に逆流する（短絡）。これにより電流
は、一方のトランジスタでは負であり、他方のトランジ
スタでは正である。いずれにせよ、この電流は、（２次
巻線の磁化インダクタンスＬm2と容量Ｃgsとの並列接続
を有する）２次側共振回路の中に前に流入した最大磁化
電流に制限されている。
【００３６】変圧器Ｔ1の２次側の共振回路は、一方の
スイッチング装置から地方のスイッチング装置へのスイ
ッチングの後に続く半周期の間に１次側の中に蓄積され
た付加的磁化電流を蓄積する。これにより、図５（ｅ）
に示されている２次制限電流Ｉｓの中に小さいステップ
変化が発生する。
スイッチング装置から地方のスイッチング装置へのスイ
ッチングの後に続く半周期の間に１次側の中に蓄積され
た付加的磁化電流を蓄積する。これにより、図５（ｅ）
に示されている２次制限電流Ｉｓの中に小さいステップ
変化が発生する。
【００３７】変圧器Ｔ1 が電流をインダクタＬ1 を介し
て供給されることを前提にすると、１次側は常に、この
電流が流入する経路を有しなければならない。すなわ
ち、このような経路は、スイッチング装置Ｓ1 とＳ2 と
の間のスイッチングが行われている際でも存在しなけれ
ばならない。ＭＯＳ形電界効果トランジスタの場合、漂
遊容量Ｃdsは、この電流経路を提供する。バイポーラト
ランジスタが使用されている場合、１００ pＦのオーダ
の値を有する分路コンデンサが付加される（Ｃ1及びＣ2
）。
て供給されることを前提にすると、１次側は常に、この
電流が流入する経路を有しなければならない。すなわ
ち、このような経路は、スイッチング装置Ｓ1 とＳ2 と
の間のスイッチングが行われている際でも存在しなけれ
ばならない。ＭＯＳ形電界効果トランジスタの場合、漂
遊容量Ｃdsは、この電流経路を提供する。バイポーラト
ランジスタが使用されている場合、１００ pＦのオーダ
の値を有する分路コンデンサが付加される（Ｃ1及びＣ2
）。
【００３８】図６は、フランス国特許出願第２６２７６
４４号明細書の変換器を示し、この変換器は、低い入力
電圧（３〜５Ｖ）から高い出力電圧（５０〜１００Ｖ）
を形成し、この場合、低圧を有する入力電流は、最大２
０Ａである。本発明の制御回路（図３）を用いると、Ｉ
ＲＦ０５４の中の駆動損を最小化できる。入力スイッチ
の中の電圧は、変換器の効率にとって重要である。電圧
降下を小さくするために、各スイッチＳＷ1 及びＳＷ2
は、本例では３つのＩＲＦ０５４である１つ以上のＭＯ
Ｓ形電界効果トランジスタを並列で用い、それぞれのト
ランジスタは、９ｍΩの直列抵抗を有する。スイッチン
グ周波数は高く（２５０ kＨz ）、これにより、ただ１
つの１次巻線を有する小型変圧器の使用が可能となる。
これは、１次巻線の銅の中の抵抗損を最小化する。この
ようにして、１ｍΩの１次抵抗が、２つの互いに逆方向
に巻かれている巻線のそれぞれにおいて得られる。
４４号明細書の変換器を示し、この変換器は、低い入力
電圧（３〜５Ｖ）から高い出力電圧（５０〜１００Ｖ）
を形成し、この場合、低圧を有する入力電流は、最大２
０Ａである。本発明の制御回路（図３）を用いると、Ｉ
ＲＦ０５４の中の駆動損を最小化できる。入力スイッチ
の中の電圧は、変換器の効率にとって重要である。電圧
降下を小さくするために、各スイッチＳＷ1 及びＳＷ2
は、本例では３つのＩＲＦ０５４である１つ以上のＭＯ
Ｓ形電界効果トランジスタを並列で用い、それぞれのト
ランジスタは、９ｍΩの直列抵抗を有する。スイッチン
グ周波数は高く（２５０ kＨz ）、これにより、ただ１
つの１次巻線を有する小型変圧器の使用が可能となる。
これは、１次巻線の銅の中の抵抗損を最小化する。この
ようにして、１ｍΩの１次抵抗が、２つの互いに逆方向
に巻かれている巻線のそれぞれにおいて得られる。
【００３９】１５の巻線比を有する２次側は、図示のよ
うに同期整流器として動作する４つのＭＯＳ形トランジ
スタを有するフルブリッジ回路を使用する。図示の用途
では、それぞれのＩＲＦ１５０ＭＯＳ形トランジスタ
は、１２ｎＦの入力容量を有する。
うに同期整流器として動作する４つのＭＯＳ形トランジ
スタを有するフルブリッジ回路を使用する。図示の用途
では、それぞれのＩＲＦ１５０ＭＯＳ形トランジスタ
は、１２ｎＦの入力容量を有する。
【００４０】図７の本発明の別の実施例は、２次電圧が
常に制御されている事実を利用している。変圧器Ｔの２
次側は、容量Ｃt を有する巻線Ｌmsを有し、ＬmsとＣc
とは、２次共振回路を形成し、エネルギーは、出力コン
デンサＣ′に前段バイアスダイオードＤを介して転送さ
れる。負荷ＣH の両端のそれぞれは、出力コンデンサ
Ｃ′の両端のそれぞれに接続されている。この回路構成
は、例えばフライバック形変換器に使用可能である。
常に制御されている事実を利用している。変圧器Ｔの２
次側は、容量Ｃt を有する巻線Ｌmsを有し、ＬmsとＣc
とは、２次共振回路を形成し、エネルギーは、出力コン
デンサＣ′に前段バイアスダイオードＤを介して転送さ
れる。負荷ＣH の両端のそれぞれは、出力コンデンサ
Ｃ′の両端のそれぞれに接続されている。この回路構成
は、例えばフライバック形変換器に使用可能である。
【００４１】
【発明の効果】本発明によれば、フランス国特許出願第
２６２７６４４号明細書に開示されているタイプの変換
器又はこれに類似のタイプの変換器及びより一般的には
疑似正弦波電流を有する任意の共振変換器の中の駆動損
を大幅に低減する高効率のＤＣ−ＤＣ変換器を提供する
ことができる。
２６２７６４４号明細書に開示されているタイプの変換
器又はこれに類似のタイプの変換器及びより一般的には
疑似正弦波電流を有する任意の共振変換器の中の駆動損
を大幅に低減する高効率のＤＣ−ＤＣ変換器を提供する
ことができる。
【図１】フランス国特許出願第２６５８６７４号明細書
に記載のＤＣ−ＤＣ変換器の回路図である。
に記載のＤＣ−ＤＣ変換器の回路図である。
【図２】（ａ）は、フランス国特許出願第２６２７６４
４号明細書のＤＣ−ＤＣ変換器の回路図、（ｂ）は、フ
ランス国特許出願第２６２７６４４号明細書に記載のＤ
Ｃ−ＤＣ変換器のタイミングダイヤグラムである。
４号明細書のＤＣ−ＤＣ変換器の回路図、（ｂ）は、フ
ランス国特許出願第２６２７６４４号明細書に記載のＤ
Ｃ−ＤＣ変換器のタイミングダイヤグラムである。
【図３】本発明の１つの実施例の回路図である。
【図４】図３の回路と等価の半波動作のための回路の回
路図である。
路図である。
【図５】（ａ）は、図４の電圧Ｖｃｔのタイミングダイ
ヤグラム、（ｂ）は、図４の電流Ｉ１のタイミングダイ
ヤグラム、（ｃ）は、図４の電流Ｉｐのタイミングダイ
ヤグラム、（ｄ）は、図４の電圧Ｖｄのタイミングダイ
ヤグラム、（ｅ）は、図４の電流Ｉｓのタイミングチャ
ート、（ｆ）は、図４の電圧Ｖｇｓのタイミングダイヤ
グラムである。
ヤグラム、（ｂ）は、図４の電流Ｉ１のタイミングダイ
ヤグラム、（ｃ）は、図４の電流Ｉｐのタイミングダイ
ヤグラム、（ｄ）は、図４の電圧Ｖｄのタイミングダイ
ヤグラム、（ｅ）は、図４の電流Ｉｓのタイミングチャ
ート、（ｆ）は、図４の電圧Ｖｇｓのタイミングダイヤ
グラムである。
【図６】フランス国特許出願第２６７２６４４号明細書
に記載の変換器の回路図である。
に記載の変換器の回路図である。
【図７】図３の本発明の変換器の変圧器のための２次負
荷の１つの代替実施例の回路図である。
荷の１つの代替実施例の回路図である。
Ｂ1 ，Ｂ2 端子
Ｃ′ 出力コンデンサ
Ｃ1 ，Ｃ2 コンデンサ
Ｃds ドレイン・ソース容量
Ｃgs ゲート・ソース容量
ＣＨ 負荷
Ｃin 分路入力コンデンサ
ＣＫ クロック信号
Ｃo 出力コンデンサ
Ｃs 漏れ容量
ＣＴ 中央タップ
Ｄ ダイオード
Ｉ1 信号
Ｉp 信号
Ｉs 信号
Ｌ10，Ｌ20 巻線
Ｌ1 ，Ｌ２ インダクタ
Ｌin 入力インダクタ
Ｌm インダクタ
Ｑ，Ｑ′ 相補信号
Ｓ1 ，Ｓ2 スイッチ
ＳＷ1 ，ＳＷ2 電界効果形トランジスタ
Ｔ 変圧器
Ｔ1 変圧器
Ｖct 信号
Ｖin 電源
Ｖg ，Ｖg ′ 制御信号
Ｖs 信号
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ
Ｈ０３Ｋ 17/695 Ｈ０３Ｋ 17/687 Ｂ
(58)調査した分野(Int.Cl.7，ＤＢ名)
H02M 3/28
H02M 3/337
H02M 7/48
H02M 7/538
H03K 17/695
Claims (6)
- 【請求項１】 中央タップ（ＣＴ）を挟んで互いに反対
の側に位置し互いに逆方向に巻かれている２つの１次巻
線（Ｌ10，Ｌ20）と、所定容量を有する負荷（ＳＷ1，
ＳＷ2）に接続されている少なくとも１つの２次巻線
（ＳＥ1，ＳＥ2）と、変圧器（Ｔ1）が電流源により駆
動されるようにインダクタ（Ｌ１）を介して前記変圧器
（Ｔ1）の中央タップ（ＣＴ）に接続されている基準電
圧源（Ｖin）と、前記基準電圧（Ｖin）の戻り経路にそ
れぞれ接続されそれぞれの前記１次巻線（Ｌ10，Ｌ20）
にそれぞれ直列接続されている２つのスイッチング装置
（Ｓ1，Ｓ2）と、前記１次巻線（Ｌ10，Ｌ20）の一方又
は他方に前記基準電圧（Ｖin）の前記戻り経路を交互に
かつ周期的に接続する制御手段とを具備し、前記制御手
段は、方形波信号を発生し２つの相補出力側（Ｑ，反転
Ｑ）を有する発振器（ＯＳＣ）から成り、前記相補出力
側（Ｑ，反転Ｑ）は、それぞれの前記スィッチング装置
（Ｓ1，Ｓ2）の制御端子（Ｂ1，Ｂ2）に直接に接続され
ているＤＣ−ＤＣ変換器において、 前記発振器（ＯＳＣ）の周波数が、前記変圧器（Ｔ1）
の２次巻線の磁化インダクタンス（Ｌm2）と前記負荷
（ＳＷ1，ＳＷ2）の容量とを有する回路の共振周波数に
ほぼ等しいことを特徴とするＤＣ−ＤＣ変換器。 - 【請求項２】 前記スイッチング装置（Ｓ1 ，Ｓ2 ）
が、ＭＯＳ形電界効果トランジスタであり、前記電界効
果トランジスタのドレイン・ソース等価容量が、スイッ
チングの間に入力インダクタンス（Ｌ1)の中にエネルギ
ーを蓄積する容量を形成することを特徴とする請求項１
に記載のＤＣ−ＤＣ変換器。 - 【請求項３】 前記スイッチング装置（Ｓ1 ，Ｓ2 ）が
バイポーラトランジスタであり、前記バイポーラトラン
ジスタは、コレクタとエミッタとの間に接続されている
コンデンサを有し、前記コンデンサは、スイッチングの
間に入力インダクタンス（Ｌ1)の中にエネルギーを蓄積
する容量を形成することを特徴とする請求項１に記載の
ＤＣ−ＤＣ変換器。 - 【請求項４】 前記負荷（ＳＷ1 ，ＳＷ2 ）が、例えば
出力ＭＯＳＦＥＴのゲート・ソース容量である容量負荷
であることを特徴とする請求項１から請求項３のうちの
いずれか１つの請求項に記載のＤＣ−ＤＣ変換器。 - 【請求項５】 前記負荷（ＳＷ1 ，ＳＷ2 ）が、コンデ
ンサ（Ｃt)と２次巻線（Ｌm)との並列接続を有する共振
回路を有し、本発明のいくつかの用途では、前方バイア
スダイオード（Ｄ）を介して共振回路コンデンサ（Ｃt)
の両端のそれぞれに両端のそれぞれが接続されている出
力コンデンサ（Ｃ′) を更に有することを特徴とする請
求項１から請求項４のうちのいずれか１つの請求項に記
載のＤＣ−ＤＣ変換器。 - 【請求項６】 変圧器を具備し、前記変圧器は、第１の
端子及び第２の端子を有する１次巻線と、所定容量を有
する負荷に接続されている少なくとも１つの２次巻線と
を有し、基準電圧源を更に具備し、前記基準電圧源の第
１の端子は、前記１次巻線の前記第１の端子にインダク
タンス（Ｌ1）を介して接続され、これにより前記変圧
器は電流源により駆動され、スイッチング装置を更に具
備し、前記スイッチング装置は、前記基準電圧源の前記
第２の端子と、前記１次巻線の前記第２の端子との間に
直列に接続され、前記１次巻線の前記第２の端子に前記
基準電圧源の前記第２の端子を周期的に接続する制御手
段を更に具備し、前記制御手段は、方形波信号を発生す
る出力側（Ｑ）を有する発振器（ＯＳＣ）から成り、前
記出力側（Ｑ）は、前記スイッチング装置（Ｓ1）の制
御制御（Ｂ1）に直接に接続されているＤＣ−ＤＣ変換
器において、 前記発振器（ＯＳＣ）の周波数が、前記２次巻線の磁化
インダクタンス（Ｌm）と前記負荷の容量（Ｃgs）とを
有する回路の共振周波数にほぼ等しいことを特徴とする
ＤＣ−ＤＣ変換器モジュール。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9406458 | 1994-05-27 | ||
| FR9406458A FR2720567B1 (fr) | 1994-05-27 | 1994-05-27 | Convertisseur continu continu à rendement élevé. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08196074A JPH08196074A (ja) | 1996-07-30 |
| JP3514552B2 true JP3514552B2 (ja) | 2004-03-31 |
Family
ID=9463581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15255495A Expired - Fee Related JP3514552B2 (ja) | 1994-05-27 | 1995-05-26 | Ｄｃ−ｄｃ変換器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5729444A (ja) |
| JP (1) | JP3514552B2 (ja) |
| CA (1) | CA2150339C (ja) |
| FR (1) | FR2720567B1 (ja) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19530746A1 (de) * | 1995-08-22 | 1997-02-27 | Bosch Gmbh Robert | Schaltungsanordnung zum Betrieb einer Hochdruck-Gasentladungslampe mit Wechselstrom |
| FR2738417B1 (fr) * | 1995-08-30 | 1997-11-07 | Gaia Converter | Convertisseur de tension continue a commutation douce |
| US7269034B2 (en) | 1997-01-24 | 2007-09-11 | Synqor, Inc. | High efficiency power converter |
| US6021052A (en) * | 1997-09-22 | 2000-02-01 | Statpower Technologies Partnership | DC/AC power converter |
| US5907481A (en) * | 1997-10-31 | 1999-05-25 | Telefonaktiebolaget Lm Ericsson | Double ended isolated D.C.--D.C. converter |
| US5862041A (en) * | 1997-12-17 | 1999-01-19 | Martin; Ricky | Dual inverter power supply |
| US5852555A (en) * | 1997-12-17 | 1998-12-22 | Martin; Ricky | Dual inverter power supply |
| US6055162A (en) * | 1998-03-12 | 2000-04-25 | Northrop Grumman Corporation | Self-oscillating DC-DC converter apparatus and method especially adaptable for VHF operation |
| JPH11356044A (ja) * | 1998-04-10 | 1999-12-24 | Sony Corp | 共振型スイッチング電源 |
| ES2156681B1 (es) * | 1998-09-21 | 2002-02-01 | Computadoras Redes E Ingenieri | Convertidor continua/continua bidireccional. |
| US6175255B1 (en) * | 1998-11-23 | 2001-01-16 | National Seniconductor Corporation | Line driver circuit for low voltage and low power applications |
| JP3658247B2 (ja) * | 1999-07-06 | 2005-06-08 | キヤノン株式会社 | 電源装置及びその制御方法、画像形成装置 |
| DE19943575A1 (de) * | 1999-09-13 | 2001-03-22 | Mannesmann Vdo Ag | Gleichspannungswandler |
| JP2002262551A (ja) * | 2000-02-07 | 2002-09-13 | Fiderikkusu:Kk | ボルテージステップダウンｄｃ−ｄｃコンバータ |
| US6239584B1 (en) | 2000-06-20 | 2001-05-29 | Delta Electronics, Inc. | Two-inductor boost converter |
| FR2811160B1 (fr) * | 2000-06-30 | 2002-10-18 | Magneti Marelli France | Circuit d'alimentation a resonnace a signal de sortie de forme adaptable |
| US6487095B1 (en) | 2001-10-31 | 2002-11-26 | International Business Machines Corporation | Multiphase zero-volt-switching resonant DC-DC regulator |
| US6836414B1 (en) | 2002-10-17 | 2004-12-28 | University Of Central Florida | PWM half-bridge converter with dual-equally adjustable control signal dead-time |
| DE102005023290A1 (de) * | 2005-05-20 | 2006-11-23 | Sma Technologie Ag | Bidirektionaler Batteriewechselrichter |
| EP1811643A1 (en) * | 2006-01-18 | 2007-07-25 | Harman Becker Automotive Systems GmbH | Power converter |
| WO2013058174A1 (ja) * | 2011-10-21 | 2013-04-25 | 株式会社村田製作所 | スイッチング電源装置 |
| GB2508775B (en) * | 2011-10-21 | 2018-09-19 | Murata Manufacturing Co | Switching power supply device |
| CN104040863B (zh) * | 2011-11-10 | 2018-06-22 | 苹果公司 | 用于控制转换器的方法 |
| US9281756B2 (en) * | 2011-11-11 | 2016-03-08 | Varentec, Inc. | Power flow controller with a fractionally rated back-to-back converter |
| US10199950B1 (en) | 2013-07-02 | 2019-02-05 | Vlt, Inc. | Power distribution architecture with series-connected bus converter |
| CN109378963B (zh) * | 2018-11-26 | 2020-01-21 | 广州金升阳科技有限公司 | 一种谐振驱动电路 |
| CN112821760B (zh) * | 2021-01-22 | 2022-05-24 | 上海空间电源研究所 | 一种航天器用Weinberg软开关变换器 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52203B2 (ja) * | 1972-07-20 | 1977-01-06 | ||
| US3938024A (en) * | 1975-01-06 | 1976-02-10 | Bell Telephone Laboratories, Incorporated | Converter regulation by controlled conduction overlap |
| US4025863A (en) * | 1975-08-04 | 1977-05-24 | International Business Machines Corporation | Regulating electric power circuit arrangement |
| US4301499A (en) * | 1980-06-13 | 1981-11-17 | The United States Of America As Represented By The Secretary Of The Army | Inverter circuit with current equalization |
| DE3142304A1 (de) * | 1981-10-24 | 1983-05-11 | AEG-Telefunken Nachrichtentechnik GmbH, 7150 Backnang | Gleichspannungswandler |
| FR2627644B1 (fr) * | 1988-02-24 | 1991-05-03 | Europ Agence Spatiale | Convertisseur continu-continu, sans pertes de commutation, notamment pour alimentation continue haute frequence ou pour amplificateur a tube a ondes progressives |
| US4885675A (en) * | 1988-10-07 | 1989-12-05 | Unisys Corporation | Transformer isolated AC to DC power conditioner with resistive input current |
| CA1316980C (en) * | 1988-12-27 | 1993-04-27 | Daniel C. Hughey | Power supply |
| FR2658674B1 (fr) * | 1990-02-20 | 1992-05-07 | Europ Agence Spatiale | Convertisseur continu-continu a commutation a tension nulle. |
-
1994
- 1994-05-27 FR FR9406458A patent/FR2720567B1/fr not_active Expired - Lifetime
-
1995
- 1995-05-26 CA CA002150339A patent/CA2150339C/fr not_active Expired - Fee Related
- 1995-05-26 JP JP15255495A patent/JP3514552B2/ja not_active Expired - Fee Related
- 1995-05-26 US US08/451,190 patent/US5729444A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| FR2720567A1 (fr) | 1995-12-01 |
| CA2150339A1 (fr) | 1995-11-28 |
| JPH08196074A (ja) | 1996-07-30 |
| US5729444A (en) | 1998-03-17 |
| CA2150339C (fr) | 2005-08-23 |
| FR2720567B1 (fr) | 1996-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3514552B2 (ja) | Ｄｃ−ｄｃ変換器 | |
| US5774346A (en) | Family of zero voltage switching DC to DC converters with coupled output inductor | |
| US5748457A (en) | Family of zero voltage switching DC to DC converters | |
| EP3537585B1 (en) | Switched-capacitor converter with interleaved half bridges | |
| US6198260B1 (en) | Zero voltage switching active reset power converters | |
| US4785387A (en) | Resonant converters with secondary-side resonance | |
| US6272023B1 (en) | High efficiency coupled inductor soft switching power converters | |
| US6442047B1 (en) | Power conversion apparatus and methods with reduced current and voltage switching | |
| US6906930B2 (en) | Structure and method for an isolated boost converter | |
| US20020011801A1 (en) | Power feedback power factor correction scheme for multiple lamp operation | |
| US8115460B2 (en) | Power conversion with zero voltage switching | |
| US6594158B2 (en) | AC/DC converter with power factor correction (PFC) | |
| EP1459431A1 (en) | Flyback power converter | |
| JPH0654528A (ja) | ゼロボルトスイッチングパワーコンバータのパワースイッチのためのドライブ回路 | |
| US6097614A (en) | Asymmetrical pulse width modulated resonant DC-DC converter with compensating circuitry | |
| US7414864B2 (en) | Switching power supply apparatus | |
| CN103078503B (zh) | 接通时间采样防止 | |
| US20200358355A1 (en) | Resonant switched transformer converter | |
| US20050190582A1 (en) | Active clamp DC/DC converter with resonant transition system | |
| Boonyaroonate et al. | A new ZVCS resonant push-pull DC/DC converter topology | |
| JPH03230752A (ja) | 電圧共振形ｄｃ／ｄｃコンバータ | |
| US5856919A (en) | Quasiresonant boost power converter with bidirectional inductor current | |
| US4821165A (en) | High voltage DC power supply | |
| WO2013015214A1 (ja) | スイッチング電源 | |
| JP3127979B2 (ja) | 直流電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040113 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090123 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090123 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100123 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110123 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130123 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130123 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |