JPH07201975A - 半導体基板の製造方法および製造装置 - Google Patents

半導体基板の製造方法および製造装置

Info

Publication number
JPH07201975A
JPH07201975A JP5337894A JP33789493A JPH07201975A JP H07201975 A JPH07201975 A JP H07201975A JP 5337894 A JP5337894 A JP 5337894A JP 33789493 A JP33789493 A JP 33789493A JP H07201975 A JPH07201975 A JP H07201975A
Authority
JP
Japan
Prior art keywords
oxygen
implantation
ion implantation
atoms
distribution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5337894A
Other languages
English (en)
Other versions
JP3139904B2 (ja
Inventor
Oji Tachimori
應治 日月
Takayuki Yano
孝幸 矢野
Isao Hamaguchi
功 浜口
Tatsuo Nakajima
辰雄 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Nippon Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Steel Corp filed Critical Nippon Steel Corp
Priority to JP05337894A priority Critical patent/JP3139904B2/ja
Priority to US08/666,287 priority patent/US5918151A/en
Priority to KR1019960703473A priority patent/KR100199125B1/ko
Priority to PCT/JP1994/002297 priority patent/WO1995018462A1/ja
Priority to EP95904026A priority patent/EP0738004B1/en
Priority to DE69432604T priority patent/DE69432604T2/de
Publication of JPH07201975A publication Critical patent/JPH07201975A/ja
Application granted granted Critical
Publication of JP3139904B2 publication Critical patent/JP3139904B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26533Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically inactive species in silicon to make buried insulating layers

Landscapes

  • Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】 【目的】 本発明は、シリコン基板に酸素イオンを注入
することにより厚さ90nm以上の連続した埋め込み酸
化膜と転位の数が103 個/cm2 未満の単結晶シリコ
ン層からなる高品質なSOI型半導体基板を製造する方
法を提供する。 【構成】 一連の酸素イオン注入の逐一の平均注入深さ
と注入イオン量を連続的あるいは段階的に変え、酸素原
子濃度分布が深さ方向には1つの極大値を有せしめ、一
定深さ面内では均一にし、酸素原子濃度の最大値を好ま
しくは2.25×1022原子/cm3 以下かつ1.0×
1022原子/cm3 以上とし、全酸素イオン注入量を得
たい埋め込み酸化膜の厚さに4.48×1022をかけた
量にし、さらに、埋め込み酸化膜形成のために1300
℃以上の温度の熱処理を酸素イオン注入が終了した後に
行うことにより高品質なSOI半導体基板が製造でき
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、シリコン基板に酸素イ
オンを注入してシリコンオンインシュレータ(以下、S
OIと記す)型の半導体基板を製造する方法に関するも
のである。
【0002】
【従来の技術】半導体基板の内部にイオン注入により絶
縁層を形成せしめることは特公昭49−39233号公
報に開示された良く知られた技術である。従来、単結晶
シリコン基板に酸素イオンを注入することにより基板内
部に絶縁物であるシリコン酸化膜(以下、「埋め込み酸
化膜」と呼ぶ。)を形成すると同時に、埋め込み酸化膜
上に基板表面全面にわたって均一な厚さを有する単結晶
シリコン層を形成する方法として以下に記載した方法が
ある。
【0003】特公昭62−12658号公報には、20
0℃以上の温度に保った単結晶シリコン基板内部に酸素
を均一な絶縁層中の酸素濃度(4.5×1022個/cm
3 )の1.5倍以上の濃度となるようにイオン注入する
ことにより、埋め込み酸化膜と表面の単結晶シリコン層
との界面を急峻とする方法が開示されている。しかし、
この方法には、表面の単結晶シリコン層中の転位が10
5 個/cm2 以上となる欠点がある。
【0004】特開昭62−188239号公報ならびに
米国特許4,676,841には、シリコン基板に酸素
イオンを、注入エネルギーが100ないし400keV
の範囲で、注入量が5×1017ないし5×1018イオン
/cm2 の範囲で注入し、少なくとも1300℃の温度
で6時間ないし10分間、窒素雰囲気中で熱処理するこ
とにより、単結晶シリコン層と埋め込み酸化膜との境界
に非化学量論的二酸化シリコンが存在しない鋭い境界を
得る方法が開示されている。しかし、この方法には、表
面の単結晶シリコン層中の転位が103 個/cm2 以上
となったり、また、連続な埋め込み酸化膜ができなかっ
たりするという欠点がある。
【0005】特開昭64−1744号公報には、多数の
連続する酸素または窒素イオンの注入がシリコン基板
に、同じエネルギーで、1.5×1018イオン/cm2
以下の量で行われ、各注入後に800℃以上、基板の溶
融温度以下の高温度で基板をアニールし、それぞれ酸素
または窒素の埋め込み絶縁膜を形成する方法が開示され
ている。しかしながら、この方法では、表面の単結晶シ
リコン層中の転位が105 個/cm2 以下にはなるが、
103 個/cm2 以下とはならないという欠点がある。
【0006】特開平2−191357号公報には、予め
シリコンイオンを酸素イオンの濃度が1021個/cm3
となる深さ(2つあるうちの浅い方)に1018個/cm
3 以上注入して非晶質化した後に、酸素イオンを注入す
ることにより、酸素イオン注入におけるチャネリングを
防ぐとともに、空孔や過剰酸素を注入シリコンによって
消滅させることによって空孔や過剰酸素によって誘起さ
れる表面シリコン層中の結晶欠陥の発生を防ぐ方法が開
示されている。しかしながら、この方法では、埋め込み
酸化膜の形成反応過程で発生する格子間のシリコン原子
と過剰な注入シリコン原子とによってかえって表面の単
結晶シリコン層中の転位が増加するという欠点がある。
【0007】特開平3−240230号公報には、シリ
コン基板に、第1の注入エネルギーで酸素イオンを注入
した後、第1の熱処理、具体的にはAr雰囲気中で、1
320℃、6時間の熱処理を施すことにより第1の埋め
込み酸化膜を形成し、引き続き、第1の注入エネルギー
より低い第2の注入エネルギーで第1の注入量より少な
い酸素イオンを注入した後、第1の熱処理と同様の第2
の熱処理を施すことにより第1の埋め込み酸化膜の上に
重ねて第2の埋め込み酸化膜を形成することにより、酸
素イオンの注入量を減らして結晶欠陥の発生を防ぎ、か
つ、所定の膜厚の埋め込み酸化膜の上に薄い表面単結晶
シリコン層を得る方法が開示されている。しかしなが
ら、この方法では、所定の膜厚の埋め込み酸化膜を得る
ための酸素イオン注入量を減らすことはできず、また表
面の単結晶シリコン層中の転位密度も103 個/cm2
以上となる。
【0008】特開平4−249323号公報には、シリ
コン基板の主表面に、該シリコン基板の主表面から下方
の位置で最大値となるような酸素濃度分布を与える第1
の高エネルギーで第1の酸素イオンを注入し、その後該
シリコン基板を熱処理して該シリコン基板中に埋め込み
酸化膜を形成し、次に該シリコン基板の主表面に、該埋
め込み酸化膜とその上に存在する表面シリコン層との界
面付近で最大値となるような酸素濃度分布を与える第2
の高エネルギーで第2の酸素イオン注入をし、その後、
該シリコン基板を熱処理することにより、埋め込み酸化
膜と表面の単結晶シリコン層との界面を平坦にする方法
が開示されている。しかしながら、この方法では、表面
の単結晶半導体シリコン層中の転位が103 個/cm2
以上となる欠点がある。
【0009】特開平4−264724号公報には、シリ
コン基板に酸素イオンを加速エネルギー150keV以
上200keV以下で注入量0.25×1018イオン/
cm2 以上0.50×1018イオン/cm2 以下または
0.80×1018イオン/cm2 以上1.30×1018
イオン/cm2 以下を注入し、引き続き1300℃以上
の高温で熱処理することにより、表面の単結晶シリコン
層中の転位が103 個/cm2 以下となる方法が開示さ
れている。しかしながら、J・Mater.Res.、
Vol.8(1993)、pp.523−534にS.
Nakashimaらが開示しているように、この方法
には、次に挙げる欠点がある。酸素イオン注入量が0.
3×1018イオン/cm2 以下の場合には必ずしも連続
な埋め込み酸化膜が形成されず、かつ、埋め込み酸化膜
上の単結晶シリコン層中に103個/cm2 以上の転位
が発生する。この転位はSOI構造上に作った半導体デ
バイスの電流リークなどの原因となって、半導体デバイ
スの特性を劣化させる。また、酸素イオン注入量が0.
4×1018イオン/cm2 以上1.2×1018イオン/
cm2 以下の場合にはシリコン粒を包含した不完全なシ
リコン酸化膜となる。シリコン粒を包含した埋め込み酸
化膜は絶縁破壊耐圧が低く、SOI構造の上に作られた
半導体デバイスの特性を劣化させることになる。また、
酸素イオン注入量が1.2×1018イオン/cm2 を越
える場合には埋め込み酸化膜上の単結晶シリコン層中に
103 〜109 個/cm2 の転位が発生する。酸素イオ
ン注入量が0.3×1018イオン/cm2 以上0.4×
1018イオン/cm2 以下の場合には、埋め込み酸化膜
上の単結晶シリコン層中の転位は103 個/cm2 以下
となり、かつ、シリコン粒が包含されない連続な埋め込
み酸化膜が得られるが、この場合には、埋め込み酸化膜
の厚さがおよそ70から90nmに限定されるという欠
点がある。このことに関連して、J.Appl.Phy
s.、Vol.70(1991)、pp.3605−3
612にY.Liらが連続な埋め込み酸化膜が形成でき
る臨界酸素イオン注入量を酸素イオンの飛程の関数とし
て議論しており、また、Maer.Sci,Eng.、
B12(1992)、pp.41−45にA.K.Ro
binsonらがシリコン粒を包含しない埋め込み酸化
膜が得られ、かつ転位が少ない単結晶シリコン層が得ら
れる酸素イオン注入量について注入エネルギーが70k
eVのときは0.33×1018イオン/cm2 であると
開示している。
【0010】特開平4−737号公報には、膜厚が40
0nm程度に十分厚い埋め込み酸化膜上に膜厚が80n
m程度に十分薄いシリコン層を簡単に得る方法として、
シリコン基板上にシリコン酸化膜あるいはシリコン窒化
膜からなるキャップ膜を形成し、次いで、そのチャップ
膜を介してシリコン基板内部に酸素イオンを注入し、次
いで、熱処理を施すことにより埋め込み酸化膜を形成
し、熱処理の前あるいは後にチャップ膜を除去する方法
が開示されている。しかし、この方法によって、常に連
続で均一な埋め込み酸化膜や転位の少ない単結晶シリコ
ン層が得られる訳ではない。
【0011】米国特許5,080,730には、シリコ
ン基板に酸素あるいは窒素をイオン注入する際に、イオ
ンビームによるシリコン基板に表面の浸食を補償するよ
うに注入エネルギーを低減させることにより、シリコン
基板の同じ位置にイオンが注入されるようにして幅の狭
い埋め込み酸化膜を得る方法と、イオンビームによるシ
リコン基板の表面の浸食を補償するように注入エネルギ
ーを増加させることにより幅の広い埋め込み絶縁膜を得
る方法が開示されている。しかし、この方法によっても
常に連続で均一な任意の厚さの埋め込み絶縁膜と転位の
少ない単結晶シリコン層が得られるわけではない。
【0012】
【発明が解決しようとする課題】本発明が解決しようと
する課題は、シリコン基板に酸素イオンを注入してSO
I型の半導体基板を製造する方法において、絶縁物であ
る埋め込み酸化膜上の単結晶シリコン層中の転位の数が
103 個/cm2 未満となり、かつ、シリコン粒が包含
されない連続した埋め込み酸化膜が得られる製造方法を
提供することにある。さらに、90nm以上の厚さを有
する該埋め込み酸化膜が得られる製造方法を提供するこ
とにある。
【0013】
【課題を解決するための手段】本発明が提供する解決手
段を図1A、B、Cと図2A、Bで説明する。本発明
は、図1Aに示すようにシリコン基板1の主表面から酸
素イオンを注入し、その後、熱処理を施すことによって
図1Cに示すようにイオン注入により多数の結晶欠陥が
生じた表面のシリコン層2を結晶欠陥の少ない単結晶シ
リコン層2’に変え、また、酸素イオン注入領域3に注
入した酸素原子と基板のシリコン原子とを反応せしめて
連続で均質なシリコン酸化膜すなわち埋め込み酸化膜
3’を形成する際の注入条件などを以下のようにするこ
とを特徴としている。すなわち、 (1)図1Bに示すように一連の酸素イオンの注入によ
って得られる酸素原子濃度の深さ方向の分布5が、単一
の極大値を有し、極大値の前後で連続的に減少するよう
に、逐一の酸素イオン注入4の平均注入深さと注入イオ
ン量とを連続的あるいは段階的に変えて注入する。
【0014】(2)酸素原子濃度分布5の極大値は、こ
れは最大値でもあるが、4.0×1022原子/cm3
下かつ1.0×1022原子/cm3 以上にし、好ましく
は2.25×1022原子/cm3 以下かつ1.0×10
22原子/cm3 以上にし、一連の酸素イオン注入の全注
入量(単位はイオン/cm2 )は得たい埋め込み酸化膜
の厚さ(単位はcm)に4.48×1022をかけた量に
する。
【0015】(3)酸素イオンの注入深さを変えること
を、注入エネルギーを変えること、図2Aに示すように
シリコン基板1の表面6を除去すること、図2Bに示す
ようにシリコン基板1の表面に膜7を堆積することによ
って行なう。
【0016】(4)一連の酸素イオン注入が終了した後
に化学量論的な埋め込み酸化膜3’と結晶欠陥の少ない
単結晶シリコン層2’を形成するために1300℃以上
の高温で熱処理を行なう。
【0017】
【作用】シリコン基板に酸素イオンを注入することによ
り基板表面全面にわたって均一な厚さを有する単結晶シ
リコン層を絶縁物である埋め込み酸化膜上に形成する方
法において、埋め込み酸化膜上の半導体シリコン層中の
転位の密度と酸素イオンの注入量との関係をS.Nak
ashimaらがJ.Mater.Res.、Vol.
8(1993)、pp.523−534に報告してい
る。本発明者が埋め込み酸化膜上の単結晶シリコン層中
の転位の発生について具に調べた結果、単結晶シリコン
層中の転位の数は必ずしも酸素イオンの注入量に依存し
ているのではなく、本質的にはシリコン基板内に注入さ
れた酸素原子の最大濃度に依存することが明かとなっ
た。シリコン基板中に酸素イオンの注入を続けていく
と、シリコン基板中の酸素原子濃度が増加し、酸素原子
濃度が4.0×1022原子/cm3を越えると、図4B
に示すようにSiO2 相にシリコンがミクロに混合した
非化学量論的なシリコン酸化膜22の形成が認められ、
さらに酸素原子濃度が4.48×1022原子/cm3
達すると化学量論的なシリコン酸化膜が形成される。シ
リコン基板中に非化学量論的シリコン酸化膜22が形成
された後にさらに酸素イオンを注入すると熱処理後の埋
め込み酸化膜3’上の単結晶シリコン層2’中の転位2
3の密度が急速に増加することが明かになったのであ
る。転位の増加は、化学量論的なシリコン酸化膜の形成
後の酸素イオン注入によっても同様に認められる。図4
Aにシリコン基板内部の注入した酸素原子濃度の最大値
と転位密度との関係を示した。酸素原子濃度が4.0×
1022原子/cm3 以下の場合、すなわち、酸素イオン
注入中に非化学量論的シリコン酸化膜の形成も認められ
ない場合には転位密度は103 個/cm2 未満であり、
反対に酸素原子濃度が4.0×1022原子/cm3 を越
える場合、すなわち、非化学量論的シリコン酸化膜の形
成あるいは化学量論的シリコン酸化膜の形成が認められ
る場合には、転位密度は103 個/cm2 以上である。
【0018】複数回に分けて酸素イオン注入と熱処理を
繰り返し行なうような場合に、ある回数目の酸素イオン
注入後にシリコン基板内部の酸素原子濃度が4.0×1
22原子/cmを越えていなくても、次の熱処理
中の酸素原子の移動によって熱処理後の酸素原子濃度が
4.0×1022原子/cm3 を越える場合がある。その
ような場合に次の回数目の酸素イオン注入を行なうと埋
め込み酸化膜上の半導体シリコン膜中の転位密度は10
3 個/cm2 以上となる。したがって、一連の酸素イオ
ン注入の途中で埋め込み酸化膜とその上の単結晶シリコ
ン層とを形成するための熱処理を施すことは避けるべき
である。埋め込み酸化膜上の単結晶シリコン層中の転位
密度を103 個/cm2 未満とするために、本発明で
は、酸素イオンをシリコン基板に注入している途中にお
いて、シリコン基板中の酸素原子濃度の最大値を4.0
×1022原子/cm3 以下に保ち、かつ、埋め込み酸化
膜とその上の単結晶シリコンとを形成するための130
0℃以上の熱処理を一連の酸素イオン注入が終了した後
に行なう。
【0019】シリコン基板に酸素イオンを注入すること
に引き続いて該シリコン基板に熱処理を施すことによっ
て注入した酸素原子と基板のシリコン原子とが反応して
形成される埋め込み酸化膜の形態とイオン注入後の酸素
原子濃度との関係を具に調べた結果、図5Aに示すよう
に埋め込み酸化膜の形態が酸素原子濃度の最大値に依存
することが明かとなった。酸素原子濃度の最大値が4.
0×1022原子/cm3 を越える範囲27では均一な連
続した埋め込み酸化膜あるいは上下の単結晶シリコン基
板との界面近傍にわずかなシリコン粒子を包含する連続
した埋め込み酸化膜が形成する。酸素原子濃度の最大値
が2.25×1022原子/cm3 より多くかつ4.0×
1022原子/cm3 以下である範囲26ではシリコン粒
子を包含した埋め込み酸化膜が形成する。また、酸素原
子濃度の最大値が2.25×1022原子/cm3 以下か
つ1.0×1022原子/cm3 以上である範囲25では
均一な連続した埋め込み酸化膜が形成する。酸素原子濃
度の最大値が1.0×1022原子/cm3 未満である範
囲24では、不連続な埋め込み酸化膜が形成する。イオ
ン注入した酸素原子濃度の最大値が2.25×1022
子/cm3 を越えるような場合に、酸素原子濃度が2.
25×1022原子/cm3 より多くかつ4.0×1022
原子/cm3 以下である領域は、オージェ電子分光分析
像でみると、図5Bに示すように、明瞭にSiO2 に富
んだ領域28とSiに富んだ領域29とがミクロに混合
したものからなっており、このような混合層30を13
00℃以上の温度で熱処理すると、Siに富んだ領域2
9に存在する酸素原子がSiO2 に富んだ領域28に取
り込まれて、SiO2 に富んだ領域28を中心にして埋
め込み酸化膜28’が成長する一方で、Siに富んだ領
域29は酸素原子濃度が固溶度程度になったシリコン粒
子29’となって埋め込み酸化膜28’に囲まれて残
る。シリコン粒子の大きさが十分に小さい場合には、高
温の熱処理を十分長く行なうことによりシリコン粒子は
埋め込み酸化膜中に固溶・拡散して消滅するが、通常の
場合はシリコン粒子29’は残存する。イオン注入した
酸素原子濃度の最大値が2.25×1022原子/cm3
以下かつ1.0×1022原子/cm3以上である場合に
は、酸素イオンを注入した領域はオージェ電子分光分析
像でもSiO2 に富んだ領域とSiに富んだ領域との区
別がほとんど認められない層となっており、この層を1
300℃以上の温度で熱処理するとシリコン粒子を包含
しない埋め込み酸化膜が得られる。酸素原子濃度の最大
値が1.0×1022原子/cm3 未満の場合には、13
00℃以上の温度の熱処理によって化学量論的な埋め込
み酸化膜が形成する過程において、SiO2 析出物の大
きさの数倍の大きさの隣接領域から酸素原子を集めなけ
ればならない。1300℃以上の温度で安定なSiO2
析出物のサイズは数10nm以上であることから、深さ
方向の隣接領域のみから酸素原子を集めただけでは安定
なサイズにならないため、横方向の隣接領域からも酸素
原子を集めなければならないことがある。このような場
合には、酸素原子を取られた横方向の隣接領域はシリコ
ン層として残るので、SiO2 析出物は連続した埋め込
み酸化膜に成長できない。したがって、シリコン粒子を
包含しない連続した埋め込み酸化膜を得るため、本発明
では、注入した酸素原子濃度の最大値を2.25×10
22原子/cm3 以下かつ1.0×1022原子/cm3
上とする。
【0020】イオン注入した酸素原子濃度の最大値が
2.25×1022原子/cm3 以下かつ1.0×1022
原子/cm3 以上である場合においても、酸素原子濃度
の深さ方向の分布および横方向の分布に複数のピークを
有する場合には、熱処理を施すことによって、シリコン
粒子を包含した埋め込み酸化膜あるいは不連続な埋め込
み酸化膜を形成する場合がある。これを図6で説明す
る。図6中で実線は、酸素イオン注入直後のシリコン基
板中の酸素原子濃度分布を示し、点線は1300℃以上
の温度で熱処理を施した後のシリコン基板中の酸素原子
濃度分布を示す。シリコン基板内に固溶度を越えて存在
する酸素原子は熱処理によって容易にシリコン酸化物と
して析出するが、酸素原子濃度が周囲より高い点、すな
わち、酸素原子濃度が極大ピークをとる点31、32か
ら優先的に析出、そして成長する。析出物の成長が進
み、析出物の周囲のシリコン基板中の酸素原子濃度が固
溶度程度まで減少すると、熱処理温度で決まる臨界サイ
ズ以下の小さい析出物は再固溶し、臨界サイズ以上の大
きな析出物に酸素原子が取り込まれていく。臨界サイズ
以上の析出物が複数残る場合には、析出物の領域33と
析出物の領域34の間に酸素原子濃度が固溶度程度に減
少したシリコン層の領域35が残るために連続な埋め込
み酸化物が形成されないことがある。したがって、均一
な深さに一様でかつ連続した埋め込み酸化膜を形成する
ためには、イオン注入した酸素原子濃度の深さ方向の分
布が単一の極大ピークを有し、かつ、該極大ピークの前
後で連続的に減少し、かつ、横方向の分布すなわち深さ
一定の面内における分布が一様であることが望ましい。
【0021】次に、連続な埋め込み酸化膜の膜厚を増や
す方法について説明する。埋め込み酸化膜の膜厚(単位
はcm)は単位面積当たりの酸素イオン注入量(単位は
イオン/cm2 )を4.48×1022で除した値にほぼ
等しくなるので、埋め込み酸化膜の厚さを増やすには酸
素イオン注入量を増やせば良い。しかしながら、従来技
術で行われているように、酸素イオンの注入エネルギー
を固定して注入量を増やしていく場合には、James F.Gi
bbons, William S.Johnson, Steven W.Mylroie著”PR
OJECTED RANGE STATISTICS”
(Dowden, Hutchingon & Ross, Inc.発行)22頁(4.
2)式に示されているように、注入されたイオンの濃度
の最大値はおよそ0.4φ/σ(ここで、φはイオン注
入量、σはイオン注入深さの標準偏差である。)となる
ので、ある注入量以上では酸素原子の最大濃度が2.2
5×1022原子/cm3 を越えてしまう。例えば、55
0℃に保ったシリコン基板に酸素イオンをエネルギー2
00keVで注入する場合、注入した酸素原子濃度の最
大値が2.25×1022原子/cm3 に到達する酸素イ
オン注入量はおよそ5×1017イオン/cm2 であり、
このとき、熱処理によって得られる埋め込み酸化膜の厚
さはおよそ112nmである。酸素原子の最大濃度が
2.25×1022原子/cm3 を越えた場合は、上で説
明したように、埋め込み酸化膜はシリコン粒子を包含し
た膜になってしまうので、単純には酸素イオン注入量を
増やせない。酸素原子濃度の最大値を2.25×1022
原子/cm3 以下かつ1.0×1022原子/cm3 以上
の範囲に保ちながら酸素イオン注入量を増やす本発明の
方法を図1で説明する。図1中の点線4は平均注入深さ
が異なる個々の注入に対応した酸素原子濃度の深さ方向
の分布を示し、実線5は個々の注入を加算累積した酸素
原子濃度の深さ方向の分布を示す。このように、平均注
入深さを段階的あるいは連続的に変えながら一連の酸素
イオン注入を行ない、その際に、加算累積した酸素原子
濃度の最大値が上に述べた範囲に入るように、かつ、全
酸素イオン注入量が所定の膜厚の埋め込み酸化膜を得る
のに必要な注入量になるように逐一の平均注入深さに対
応する注入イオン量を制御する。平均注入深さを変えな
がらイオン注入することによって深さ方向に幅広く注入
でき、低い酸素原子濃度の最大値でもって所定の膜厚の
埋め込み酸化膜を得るに必要な注入量を確保することが
可能となる。これを実施する場合、上に記述したよう
に、加算累積した酸素原子濃度の深さ方向の分布が単一
の極大ピークを有し、かつ、横方向の分布は一様である
ようにすることが望ましい。
【0022】酸素イオンを注入する深さ方向の位置を変
える方法としては、酸素イオンの注入エネルギーを変え
る方法、図2Aに示すようにシリコン基板の表面のシリ
コン層6を除去しながら注入する方法、図2Bに示すよ
うにシリコン基板の表面に膜7を堆積しながら注入する
方法、あるいはこれらの方法を組み合わせた方法、など
を用いることができる。シリコン基板の表面のシリコン
層6を除去する具体的な方法としては、砥粒や水酸化カ
リウム水溶液などを用いた研磨あるいは研削、塩素ガス
や六フッ化硫黄ガスや四フッ化炭素ガスなどを用いたプ
ラズマエッチング、アンモニアと過酸化水素の混合水溶
液や硝酸とフッ酸の混合水溶液や水酸化カリウム水溶液
などを用いた湿式エッチングなどが適している。シリコ
ン基板の表面に堆積する膜7の構成元素は、酸素イオン
が膜7を通してシリコン基板中に注入される過程でノッ
クオン現象によって膜7の構成元素がシリコン基板内に
打ち込まれるため、シリコン基板上に作り込まれる半導
体電子デバイスの動作特性に悪影響を及ぼさない元素で
あることが望ましい。金属元素などは半導体電子デバイ
スの動作に悪影響を及ぼす深い準位をシリコン基板中に
形成するので好ましくない。また、炭素や窒素はシリコ
ン基板中に結晶欠陥を発生させやすいので好ましくな
い。膜7の望ましい構成元素はシリコンと酸素であり、
膜7はシリコン膜やシリコン酸化膜あるいはこれらの複
合膜であることが望ましい。
【0023】一連の酸素イオン注入における逐一の平均
注入深さと注入イオン量とを決める具体的な方法を図3
Aで説明する。演算装置8に、酸素イオンの注入エネル
ギー、注入イオン量ならびに表面シリコン層の除去量を
入力すると、その条件でシリコン基板に酸素イオンを注
入したときのシリコン基板中の酸素原子濃度分布15が
出力されるプログラムを組み込む。また、演算装置8に
は、シリコン表面に堆積した膜の物質名ならびに膜厚と
酸素イオンの注入エネルギーならびに注入イオン量を入
力すると、その膜の上からシリコン基板にその条件で酸
素イオンを注入した時のシリコン基板中の酸素原子濃度
分布15が出力されるプログラムも組み込む。演算装置
8に組み込まれたプログラムでは、酸素イオン注入中に
シリコン表面やシリコン表面に堆積した膜がイオンビー
ムによって、浸食消耗する影響、シリコン基板の結晶方
位とイオンビームの注入方向によって生じるチャンネリ
ング、イオン注入中のシリコン基板温度の影響も考慮さ
れる。演算装置8において、酸素注入エネルギーや注入
イオン量などの一連の酸素イオン注入における逐一注入
条件14の入力からシリコン基板中の酸素原子濃度分布
15を出力する方法としては、予め実験や計算で求めて
記憶させておいたものを取り出して出力する方法でも、
またその場で計算により求めて出力する方法でも良い。
演算装置9には、一連の酸素イオン注入条件に対して演
算装置8から出力される個々の酸素原子濃度分布15を
入力すると、それらを加算累積した酸素原子濃度分布1
6を出力するプログラムを組み込む。演算装置10に
は、演算装置9から出力される一連の酸素イオン注入に
ついて加算累積された酸素原子濃度分布16と得たい酸
素原子濃度分布17とを入力すると、その両者が一致し
ているか否かを比較判定して、その判定結果ならびに両
者の差18を出力するプログラムを組み込む。演算装置
11には、演算装置10から出力される判定結果と加算
累積された酸素原子濃度分布と得たい酸素原子濃度分布
との差18を入力すると、判定結果が一致の場合は、そ
の時の一連の酸素イオン注入条件19、すなわち、注入
エネルギー、注入イオン量、シリコン基板表面に堆積す
る膜の物質名と膜厚、あるいはシリコン表面の除去量な
どが出力され、判定が不合格の場合は、加算累積された
酸素原子濃度分布16と得たい酸素原子濃度分布17と
の差が縮小する方向に修正した一連の酸素イオン注入条
件20を出力するプログラムを組み込む。演算装置11
から出力される修正した一連の酸素イオン注入条件20
は演算装置8の入力としてフィードバックする。演算装
置8〜11を接続し、演算装置8に一連の酸素イオン注
入条件14の初期値を入力し、また演算装置10に得た
い酸素原子濃度分布17を入力すると、演算装置11か
ら最適な一連の酸素イオン注入条件19が決定されて出
力される。
【0024】上記の説明では、演算装置10の1つの入
力を得たい酸素原子濃度分布17としたが、これに代え
て、本発明が規定するところの酸素原子濃度分布が満足
すべき条件を入力としても良い。この場合、演算装置1
0には、演算装置9から出力される一連の酸素イオン注
入について加算累積された酸素原子濃度分布16と本発
明が規定するところの酸素原子濃度分布が満足すべき条
件17とを入力すると、加算累積された酸素原子濃度分
布16が本発明が規定することろの酸素原子濃度分布が
満足すべき条件17を満たしているか否かを比較判定し
て、その判定結果と両者の差18を出力するプログラム
を組み込む。これに伴い、演算装置11には、演算装置
10から出力される判定結果と加算累積された原子濃度
分布と本発明が規定するところの酸素原子濃度分布が満
足すべき条件との差18を入力すると、判定結果が一致
の場合は、決定された一連の酸素イオン注入における逐
一の注入条件19を、判定が不合格の場合は、加算累積
された酸素原子濃度分布16と本発明が規定するところ
の酸素原子濃度分布が満足すべき条件17との差が縮小
する方向に修正した一連の酸素イオン注入条件20を出
力するプログラムを組み込む。以上の説明では、演算装
置8〜11は別個のものとして説明したが、適当に共通
化したり、さらに分割化することもできる。
【0025】注入エネルギーによって注入深さを変える
場合には、図3Bに示すように、図3Aの演算装置の出
力19を酸素イオン注入装置の制御器12に入力するこ
とによって、酸素イオン注入装置の効率的な運転ができ
る。必要な場合には、演算装置の出力19と酸素イオン
注入装置の制御器の入力21との間に変換器13を介し
て、注入エネルギーをイオンビームの加速電圧に、注入
イオン量をイオンビーム電流と注入時間に変換すること
も良い。
【0026】
【実施例】
実施例1 シリコン基板に全注入量6.72×1017イオン/cm
2 の酸素イオンをエネルギーを段階的に変えながら注入
し、シリコン基板中に厚さ約150nmの埋め込み酸化
膜を得た例である。まず、一連の酸素イオン注入後に得
る加算累積した酸素原子濃度の深さ方向の分布をガウス
分布、すなわち、C(z)=Co /(2π)0.5 σ×e
xp(−(z−zo)2 /2σ2 )とした。ここで、C
(z)は深さzでの酸素原子濃度、Co は単位面積当た
りの全イオン注入量、σは分布の標準偏差、zo は酸素
原子濃度が最大となる深さである。この例では、Co =
6.72×1017イオン/cm2 、σ=124nm、z
o =300nmとした。酸素原子の最大濃度はCo /
(2π)0.5 σであるので、2.16×1022原子/c
3 である。次に、酸素イオンの注入エネルギーを11
0、140、170、200keVの4段階とし、各々
の注入エネルギーでの酸素イオン注入量を1.40×1
17、1.60×1017、1.78×1017、1.94
×1017イオン/cm2 として、温度を600℃に保っ
たシリコン基板に一連の酸素イオン注入を行なった。そ
の際、シリコン基板に注入された酸素原子濃度の横方向
の分布を均一にするために、酸素イオンビームをシリコ
ン基板表面全面にわたって均一に走査した。酸素注入後
のシリコン基板中の酸素原子濃度の深さ方向の分布を2
次イオン質量分析法により測定した結果を図7に示す。
ほぼ、予め予定したガウス分布に一致した分布が得ら
れ、酸素原子濃度の最大値は2.16×1022原子/c
3 となっている。このシリコン基板を電気炉に入れ、
酸素を0.5%含むアルゴンガス雰囲気中で温度133
0℃で6時間熱処理した。熱処理後、このシリコン基板
をフッ化水素酸水溶液に浸漬して、熱処理中に成長した
表面の厚さ約82nmのシリコン酸化膜で除去し、この
シリコン基板の断面構造を透過型電子顕微鏡で観察し
た。その結果、最表面に厚さ約213nmの単結晶シリ
コン層、その下に厚さ約150nmの埋め込み酸化膜、
その下にシリコン基板が観察された。埋め込み酸化膜は
連続かつ均質であり、シリコン粒子の包含も認められな
かった。最表面の単結晶シリコン層中の転位密度を計数
するために、最表面の単結晶シリコン層の上にさらに厚
さ約5μmの単結晶シリコン層を熱CVD法によってエ
ピタキシャル成長させた後、ライトエッチング液に90
秒浸漬して、結晶欠陥を顕在化させた。光学顕微鏡下で
転位密度を計数した結果は600ヶ/cm2 であった。
本例では、一連の酸素イオン注入後に得る加算累積した
酸素原子濃度の深さ方向の分布をガウス分布にとった
が、本発明では、単一の極大値を有する連続的な分布で
あれば良い。
【0027】実施例2 実施例1と同様に、シリコン基板に全注入量2.24×
1017イオン/cm2の酸素イオンをエネルギーを段階
的に変えながら注入し、シリコン基板中に厚さ約50n
mの埋め込み酸化膜を得た例である。酸素イオンの注入
エネルギーを60、80、100、120keVの4段
階とし、各々の注入エネルギーでの酸素イオン注入量を
4.35×1016、5.26×1016、6.05×10
16、6.74×1016イオン/cm2 として一連の酸素
イオン注入を行った。酸素注入後のシリコン基板中の酸
素原子濃度の深さ方向の分布を図8に示す。酸素原子濃
度の最大値は深さ約110nmのところで1.01×1
22原子/cm3 となっている。このシリコン基板を電
気炉に入れ、酸素を0.5%含むアルゴンガス雰囲気中
で温度1330℃で6時間熱処理したところ、厚さ約5
8nmの単結晶シリコン層と厚さ約50nmの連続かつ
均質な埋め込み酸化膜からなるSOI構造が得られた。
単結晶シリコン層の転位密度は約500ヶ/cm2 であ
った。
【0028】実施例3 シリコン基板に全注入量1.0×1018イオン/cm2
の酸素イオンを注入エネルギーを345keVから85
keVまで連続的に変えながら注入し、シリコン基板中
に厚さ約223nmの埋め込み酸化膜を得た例である。
酸素イオン注入のビーム電流を一定に保つことにより単
位時間当たりの注入量は一定にし、注入エネルギーを掃
引する速さを変えることにより、刻々の注入エネルギー
に対する注入量を図9Aのように連続的に変化させた。
酸素注入後のシリコン基板中の酸素原子濃度の深さ方向
の分布を2次イオン質量分析法により測定した結果を図
9Bに示す。酸素イオンの平均注入深さは約413n
m、酸素原子の最大濃度は約2.14×1022原子/c
3 である。このシリコン基板を1380℃の酸素濃度
0.5%のアルゴンガス雰囲気中で4時間熱処理したと
ころ、厚さ約302nmの単結晶シリコン層と厚さ約2
23nmの連続かつ均質な埋め込み酸化膜からなるSO
I構造が得られ、単結晶シリコン層の転位密度は約70
0ヶ/cm2 であった。
【0029】実施例4 シリコン基板の表面をエッチングにより削ることによっ
て、酸素イオンの注入深さを変え、全酸素イオン量2.
0×1017/cm2 を注入エネルギー60keVで注入
し、シリコン基板中に厚さ約44nmの埋め込み酸化膜
を得た例である。酸素イオンを5×1016イオン/cm
2 注入する毎にシリコン基板をアンモニアと過酸化水素
の混合水溶液に浸漬してシリコン基板表面を10nmを
湿式化学エッチングによって取り除き、引き続き残りの
注入量を注入した。酸化イオン注入後のシリコン基板中
の酸素原子濃度の深さ方向の分布を図10に示す。酸素
原子濃度の最大は深さ約100nmにあり、最大濃度は
約1.55×1022原子/cm3 であった。シリコン基
板表面をエッチングで取り除いたことと、酸素イオン注
入中にシリコン基板表面がイオンビームによってスパッ
タリングされたこととによって注入イオン量の約2.5
%がシリコン基板表面とともに取り去られた。このシリ
コン基板を1330℃の酸素濃度0.5%のアルゴンガ
ス雰囲気中で6時間熱処理したところ、厚さ約49nm
の単結晶シリコン層と厚さ約44nmの連続かつ均質な
埋め込み酸化膜からなるSOI構造が得られた。単結晶
シリコン層の転位密度は約400ヶ/cm2 であった。
【0030】実施例5 シリコン基板の表面に化学蒸着により多結晶シリコン膜
を堆積することによって、酸素イオンの注入深さを変
え、全酸素イオン量8.0×1017イオン/cm2 を注
入エネルギー200keVで注入し、シリコン基板中に
厚さ約178nmの埋め込み酸化膜を得た例である。酸
素イオンを1×1017イオン/cm2 注入する毎にシリ
コン基板の表面に約60nmの多結晶シリコン膜を化学
蒸着によって堆積し、引き続き残りの注入量を注入し
た。酸素イオン注入後のシリコン基板中の酸素原子濃度
の深さ方向の分布を図11に示す。酸素原子濃度の最大
は深さ約220nmにあり、最大濃度は約1.80×1
22原子/cm3 であった。このシリコン基板を133
0℃の酸素濃度0.5%のアルゴンガス雰囲気中で6時
間熱処理したところ、厚さ約135nmの単結晶シリコ
ン層と厚さ約178nmの連続かつ均質な埋め込み酸化
膜からなるSOI構造が得られた。単結晶シリコン層の
転位密度は約400ヶ/cm2 であった。
【0031】
【発明の効果】以上、説明したように本発明によれば、
40nmから200nm以上の厚さの均質で連続な埋め
込み酸化膜を有し、かつ埋め込み酸化膜上の単結晶シリ
コン膜中の転位密度が103 個/cm2 以下である高品
質なSOI構造を有する半導体基板を製造することがで
きる。したがって、この半導体基板を用いて、例えば、
相補型MISトランジスタあるいはバイポーラトランジ
スタなどのシリコン半導体デバイスを製造すると、リー
ク電流の少ない、また、絶縁耐圧に優れた高性能なデバ
イスが実現できる。
【図面の簡単な説明】
【図1】 図1Aは、本発明による半導体基板の製造方
法を説明する工程の断面図である。図1Bは、本発明に
よる半導体基板の製造方法においてイオン注入した酸素
原子濃度分布がとるべき条件を説明する図面である。図
1Cは、本発明による半導体基板の製造方法を説明する
工程の断面図である。
【図2】 図2Aは、本発明による半導体基板の製造方
法において酸素イオンの注入深さを変える第2の方法を
説明する工程の断面図である。図2Bは、本発明による
半導体基板の製造方法において酸素イオンの注入深さを
変える第3の方法を説明する工程の断面図である。
【図3】 図3Aは、本発明による半導体基板の製造方
法において一連の酸素イオンの注入深さと注入イオン量
を決める方法を説明する図面である。図3Bは、本発明
による半導体基板の製造方法において一連の酸素イオン
の注入深さと注入イオン量を決めて酸素イオン注入装置
を制御する方法を説明する図面である。
【図4】 図4Aは、酸素原子濃度の最大値と埋め込み
酸化膜上の単結晶シリコン層中の転位密度との関係を示
す特性図である。図4Bは、酸素原子濃度の最大値が4
×1022原子/cm3 を越える場合の酸素イオン注入後
の基板の断面図である。図4Cは、酸素原子濃度の最大
値が4×1022原子/cm3 を越える場合の熱処理後の
基板の断面図である。
【図5】 図5Aは、酸素原子濃度の最大値と埋め込み
酸化膜の形態との関係を示す区分図である。図5Bは、
酸素原子濃度の最大値が2.25×1022原子/cm3
より多く4×1022原子/cm3 以下である場合の酸素
イオン注入後の基板の断面図である。図5Cは、酸素原
子濃度の最大値が2.25×1022原子/cm3 より多
く4×1022原子/cm3 以下である場合の熱処理後の
基板の断面図である。
【図6】 酸素原子濃度の分布曲線の形状が埋め込み酸
化膜の形態に及ぼす影響を説明する図面である。
【図7】 本発明による半導体基板の製造方法の第1の
実施例を説明する図面である。
【図8】 本発明による半導体基板の製造方法の第2の
実施例を説明する図面である。
【図9】 図9Aは、本発明による半導体基板の製造方
法の第3の実施例において酸素イオンの注入エネルギー
と酸素イオンの注入量との関係を説明する図面である。
図9Bは、本発明による半導体基板の製造方法の第3の
実施例を説明する図面である。
【図10】 本発明による半導体基板の製造方法の第4
の実施例を説明する図面である。
【図11】 本発明による半導体基板の製造方法の第5
の実施例を説明する図面である。
【符号の説明】
1…半導体シリコン基板、 2…イオン注入により生じた結晶欠陥を多数含むシリコ
ン層、 2’…単結晶シリコン層、 3…酸素イオンの注入領域、 3’…化学量論的シリコン酸化膜すなわち埋め込み酸化
膜、 4…注入深さが異なる個々のイオン注入で得られる酸素
原子濃度分布、 5…一連の個々のイオン注入を加算累積した酸素原子濃
度分布、 6…取り除く表面シリコン層、 7…シリコン基板に堆積した膜、 8,9,10,11…演算装置、 12…酸素イオン注入装置の制御器、 13…変換器、 14…演算装置8の入力すなわち一連の酸素イオン注入
条件すなわち注入エネルギー、注入イオン量、シリコン
基板表面に堆積する膜の物質名と膜厚、シリコン表面の
取り除き量、 15…演算装置8の出力で演算装置9の入力すなわちシ
リコン基板中の酸素原子濃度分布、 16…演算装置9の出力で演算装置10の入力すなわち
一連の酸素イオン注入について加算累積した酸素原子濃
度分布、 17…演算装置10の入力すなわち得たい酸素原子濃度
分布あるいは本発明が規定するところの酸素原子濃度分
布が満足すべき条件、 18…演算装置10の出力で演算装置11の入力すなわ
ち演算装置10から出力される判定結果と加算累積され
た原子濃度分布と本発明が規定するところの酸素原子濃
度分布が満足すべき条件との差、 19…決定した一連の酸素イオン注入条件、 20…修正した一連の酸素イオン注入条件、 21…酸素イオン注入装置の制御器の入力、 22…非化学量論的なシリコン酸化膜、 23…転位、 24…酸素原子濃度の最大値が1.0×1022原子/c
3 未満である範囲、 25…酸素原子濃度の最大値が2.25×1022原子/
cm3 以下かつ1.0×1022原子/cm3 以上である
範囲、 26…酸素原子濃度の最大値が2.25×1022原子/
cm3 より多くかつ4.0×1022原子/cm3 以下で
ある範囲、 27…酸素原子濃度の最大値が4.0×1022原子/c
3 を越える範囲、 28…SiO2 に富んだ領域、 28’…シリコン粒子を包含した埋め込み酸化膜、 29…Siに富んだ領域、 29’…シリコン粒子、 30…SiO2 に富んだ領域28とSiに富んだ領域2
9との混合層、 31,32…酸素原子濃度が極大ピークをとる点、 33,34…析出物の領域、 35…シリコン層の領域。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中島 辰雄 山口県光市大字島田3434番地 新日本製鐵 株式会社光製鐵所内

Claims (15)

    【特許請求の範囲】
  1. 【請求項1】 シリコン基板にその主表面から酸素イオ
    ンを注入してSOI型の半導体基板を製造する方法にお
    いて、該シリコン基板に注入された酸素原子の濃度の最
    大値が4.0×1022原子/cm3 以下かつ1.0×1
    22原子/cm3 以上となるように酸素イオンを注入す
    ることを特徴とする半導体基板の製造方法。
  2. 【請求項2】 シリコン基板に注入された酸素原子の濃
    度の最大値が2.25×1022原子/cm3 以下かつ
    1.0×1022原子/cm3 以上となるように酸素イオ
    ンを注入することを特徴とする請求項1に記載の半導体
    基板の製造方法。
  3. 【請求項3】 酸素イオンの注入によって得られるシリ
    コン基板中の酸素原子濃度の深さ方向の分布が、単一の
    極大値を有し、該極大値の前後で連続的に減少すること
    を特徴とする請求項1または2に記載の半導体基板の製
    造方法。
  4. 【請求項4】 酸素イオンの注入によって得られるシリ
    コン基板中の酸素原子濃度の一定深さの面内における分
    布が均一であることを特徴とする請求項3に記載の半導
    体基板の製造方法。
  5. 【請求項5】 逐一の酸素イオン注入の平均注入深さと
    該平均注入深さに対応する注入イオン量とを連続的ある
    いは段階的に変えて一連の酸素イオン注入をすることを
    特徴とする請求項1ないし4のいずれかに記載の半導体
    基板の製造方法。
  6. 【請求項6】 全酸素イオン注入量(単位はイオン/c
    2 )を得たい埋め込み酸化膜の厚さ(単位はcm)に
    4.48×1022をかけた量にすることを特徴とする請
    求項1ないし5のいずれかに記載の半導体基板の製造方
    法。
  7. 【請求項7】 逐一の酸素イオン注入の平均注入深さを
    イオン注入エネルギーを変えることによって変えること
    を特徴とする請求項5に記載の半導体基板の製造方法。
  8. 【請求項8】 逐一の酸素イオン注入の平均注入深さを
    シリコン基板の表面を除去することによって変えること
    を特徴とする請求項5に記載の半導体基板の製造方法。
  9. 【請求項9】 逐一の酸素イオン注入の平均注入深さを
    シリコン基板の表面に膜を堆積することによって変える
    ことを特徴とする請求項5に記載の半導体基板の製造方
    法。
  10. 【請求項10】 シリコン基板の表面に堆積する膜の構
    成元素がシリコンあるいはシリコンと酸素であることを
    特徴とする請求項9に記載の半導体基板の製造方法。
  11. 【請求項11】 逐一の酸素イオン注入の平均注入深さ
    と注入イオン量に対応した個々の酸素原子濃度の深さ方
    向の分布を一連の酸素イオン注入について加算累積した
    酸素原子濃度の深さ方向の分布と予め決めた酸素原子濃
    度の深さ方向の分布とを比較し、両者が一致するように
    逐一の酸素イオン注入の平均注入深さとを注入イオン量
    とを決めることを特徴とする請求項5に記載の半導体基
    板の製造方法。
  12. 【請求項12】 逐一の酸素イオン注入の平均注入深さ
    と注入イオン量に対応した個々の酸素原子濃度の深さ方
    向の分布を一連の酸素イオン注入について加算累積した
    酸素原子濃度の深さ方向の分布を請求項1、請求項2、
    請求項3、請求項4および請求項6が規定するところの
    酸素原子濃度ならびにその分布が満たすべき条件と比較
    し、該加算累積した酸素原子濃度の深さ方向の分布が該
    条件を満足するように逐一の酸素イオン注入の平均注入
    深さと注入イオン量とを決めることを特徴とする請求項
    5に記載の半導体基板の製造方法。
  13. 【請求項13】 酸素イオン注入が終了した後に埋め込
    み酸化膜形成のために1300℃以上の高温で熱処理を
    行なうことを特徴とする請求項1ないし9のいずれかに
    記載の半導体基板の製造方法。
  14. 【請求項14】 第1の演算装置が一連のイオン注入の
    逐一のイオン注入条件を入力とし、該逐一のイオン注入
    条件に対する基板中の注入原子濃度分布を出力とし、 第2の演算装置が、第1の演算装置の出力を入力とし、
    逐一のイオン注入条件に対する基板中の注入原子濃度分
    布を一連のイオン注入について加算累積した注入原子濃
    度分布を出力とし、 第3の演算装置が第2の演算装置の出力を第1の入力と
    し、得たい注入原子濃度分布あるいは請求項1、請求項
    2、請求項3、請求項4および請求項6が規定するとこ
    ろの注入原子濃度ならびにその分布が満たすべき条件の
    いずれかを第2の入力とし、第1の入力が第2の入力に
    一致するかあるいは満足するかの判定結果を第1の出力
    とし、第1の入力と第2の入力との差異を第2の出力と
    し、 第4の演算装置が第3の演算装置の第1の出力を第1入
    力とし、第3の演算装置の第2の出力を第2入力とし、
    決定した一連のイオン注入の逐一のイオン注入条件を第
    1の出力とし、第2の入力が小さくなるように修正した
    一連のイオン注入の逐一のイオン注入条件を第2の出力
    とし、 第4の演算装置の第2の出力を第1の演算装置の入力と
    する、 上記記載の第1から第4の演算装置を有する請求項11
    および12に記載の半導体基板の製造方法を実現する半
    導体基板の製造装置。
  15. 【請求項15】 第4の演算装置の第1の出力をイオン
    注入装置の制御器の入力とすることを特徴とする請求項
    14に記載の半導体基板の製造装置。
JP05337894A 1993-12-28 1993-12-28 半導体基板の製造方法および製造装置 Expired - Lifetime JP3139904B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP05337894A JP3139904B2 (ja) 1993-12-28 1993-12-28 半導体基板の製造方法および製造装置
US08/666,287 US5918151A (en) 1993-12-28 1994-12-28 Method of manufacturing a semiconductor substrate and an apparatus for manufacturing the same
KR1019960703473A KR100199125B1 (ko) 1993-12-28 1994-12-28 반도체 기판의 제조방법 및 그 제조장치
PCT/JP1994/002297 WO1995018462A1 (fr) 1993-12-28 1994-12-28 Procede et dispositif de fabrication d'un substrat a semi-conducteurs
EP95904026A EP0738004B1 (en) 1993-12-28 1994-12-28 Method for manufacturing of a semiconductor substrate
DE69432604T DE69432604T2 (de) 1993-12-28 1994-12-28 Verfahren für die herstellung eines halbleitersubstrates

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05337894A JP3139904B2 (ja) 1993-12-28 1993-12-28 半導体基板の製造方法および製造装置

Publications (2)

Publication Number Publication Date
JPH07201975A true JPH07201975A (ja) 1995-08-04
JP3139904B2 JP3139904B2 (ja) 2001-03-05

Family

ID=18313004

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05337894A Expired - Lifetime JP3139904B2 (ja) 1993-12-28 1993-12-28 半導体基板の製造方法および製造装置

Country Status (6)

Country Link
US (1) US5918151A (ja)
EP (1) EP0738004B1 (ja)
JP (1) JP3139904B2 (ja)
KR (1) KR100199125B1 (ja)
DE (1) DE69432604T2 (ja)
WO (1) WO1995018462A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007005563A (ja) * 2005-06-23 2007-01-11 Sumco Corp Simoxウェーハの製造方法
JP2010062503A (ja) * 2008-09-08 2010-03-18 Sumco Corp Simoxウェーハの結晶欠陥の低減方法及びsimoxウェーハ
JP2010118382A (ja) * 2008-11-11 2010-05-27 Sumco Corp Simoxウェーハの結晶欠陥の低減方法
CN110739215A (zh) * 2019-10-28 2020-01-31 沈阳硅基科技有限公司 Soi的制造方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6090689A (en) * 1998-03-04 2000-07-18 International Business Machines Corporation Method of forming buried oxide layers in silicon
US6121624A (en) * 1998-08-24 2000-09-19 Lucent Technologies, Inc. Method for controlled implantation of elements into the surface or near surface of a substrate
JP2001297989A (ja) * 2000-04-14 2001-10-26 Mitsubishi Electric Corp 半導体基板及びその製造方法並びに半導体装置及びその製造方法
US6417078B1 (en) * 2000-05-03 2002-07-09 Ibis Technology Corporation Implantation process using sub-stoichiometric, oxygen doses at different energies
EP1852908A1 (en) * 2000-05-03 2007-11-07 Ibis Technology, Inc. Implantation process using sub-stoichiometric, oxygen doses at diferent energies
KR100366923B1 (ko) * 2001-02-19 2003-01-06 삼성전자 주식회사 에스오아이 기판 및 이의 제조방법
JP2002289552A (ja) * 2001-03-28 2002-10-04 Nippon Steel Corp Simox基板の製造方法およびsimox基板
JP2002299591A (ja) * 2001-03-30 2002-10-11 Toshiba Corp 半導体装置
US20030211711A1 (en) * 2002-03-28 2003-11-13 Hirofumi Seki Wafer processing method and ion implantation apparatus
CN100481360C (zh) * 2003-02-03 2009-04-22 三菱住友硅晶株式会社 检查方法、解析片的制作方法、解析方法以及解析装置
US7062813B2 (en) * 2003-03-12 2006-06-20 Spx Dock Products, Inc. Support leg system and method for supporting a dock leveler
US7391038B2 (en) * 2006-03-21 2008-06-24 Varian Semiconductor Equipment Associates, Inc. Technique for isocentric ion beam scanning
JP5487565B2 (ja) * 2008-06-19 2014-05-07 株式会社Sumco エピタキシャルウェーハおよびその製造方法
FR2934925B1 (fr) * 2008-08-06 2011-02-25 Soitec Silicon On Insulator Procede de fabrication d'une structure comprernant une etape d'implantations d'ions pour stabiliser l'interface de collage.
GB2518619B (en) * 2013-09-25 2016-08-10 G E & R Hellen Ltd Removing a retaining pin
US10720357B2 (en) * 2018-03-01 2020-07-21 Varian Semiconductor Equipment Associates, Inc. Method of forming transistor device having fin cut regions

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4939233A (ja) * 1972-08-21 1974-04-12
JPS5674929A (en) * 1979-11-22 1981-06-20 Nippon Telegr & Teleph Corp <Ntt> Insulating layer forming method
JPS5860556A (ja) * 1981-10-06 1983-04-11 Fujitsu Ltd 半導体装置の製法
WO1986002202A1 (en) * 1984-09-28 1986-04-10 Motorola, Inc. Charge storage depletion region discharge protection
US4676841A (en) * 1985-09-27 1987-06-30 American Telephone And Telegraph Company, At&T Bell Laboratories Fabrication of dielectrically isolated devices utilizing buried oxygen implant and subsequent heat treatment at temperatures above 1300° C.
JPH077748B2 (ja) * 1986-07-01 1995-01-30 富士通株式会社 半導体装置の製造方法
FR2616590B1 (fr) * 1987-06-15 1990-03-02 Commissariat Energie Atomique Procede de fabrication d'une couche d'isolant enterree dans un substrat semi-conducteur par implantation ionique et structure semi-conductrice comportant cette couche
JPS6437835A (en) * 1987-08-04 1989-02-08 Nec Corp Formation of layer of semiconductor device through ion implantation
JPH0254562A (ja) * 1988-08-18 1990-02-23 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPH0756881B2 (ja) * 1988-10-11 1995-06-14 三菱電機株式会社 埋込み酸化膜の形成方法
JPH02284341A (ja) * 1989-04-24 1990-11-21 Fuji Electric Co Ltd イオン打込み装置
US5080730A (en) * 1989-04-24 1992-01-14 Ibis Technology Corporation Implantation profile control with surface sputtering
JPH03240230A (ja) * 1990-02-19 1991-10-25 Fujitsu Ltd 半導体装置の製造方法
JPH04737A (ja) * 1990-04-17 1992-01-06 Fujitsu Ltd 半導体装置の製造方法
JP3012673B2 (ja) * 1990-08-21 2000-02-28 三菱電機株式会社 半導体装置の製造方法
JP2838444B2 (ja) * 1991-02-05 1998-12-16 三菱電機株式会社 シリコン基板中に埋込絶縁膜を形成する方法
JP2607399B2 (ja) * 1991-02-19 1997-05-07 日本電信電話株式会社 半導体基板の製造方法
JPH0547342A (ja) * 1991-08-20 1993-02-26 Nissin Electric Co Ltd イオン注入制御装置
US5441899A (en) * 1992-02-18 1995-08-15 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing substrate having semiconductor on insulator
JPH05291543A (ja) * 1992-04-15 1993-11-05 Fujitsu Ltd 半導体装置の製造方法
US5661043A (en) * 1994-07-25 1997-08-26 Rissman; Paul Forming a buried insulator layer using plasma source ion implantation
JP3204855B2 (ja) * 1994-09-30 2001-09-04 新日本製鐵株式会社 半導体基板の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007005563A (ja) * 2005-06-23 2007-01-11 Sumco Corp Simoxウェーハの製造方法
JP2010062503A (ja) * 2008-09-08 2010-03-18 Sumco Corp Simoxウェーハの結晶欠陥の低減方法及びsimoxウェーハ
JP2010118382A (ja) * 2008-11-11 2010-05-27 Sumco Corp Simoxウェーハの結晶欠陥の低減方法
CN110739215A (zh) * 2019-10-28 2020-01-31 沈阳硅基科技有限公司 Soi的制造方法

Also Published As

Publication number Publication date
JP3139904B2 (ja) 2001-03-05
DE69432604D1 (de) 2003-06-05
EP0738004A4 (en) 1997-04-16
EP0738004B1 (en) 2003-05-02
WO1995018462A1 (fr) 1995-07-06
EP0738004A1 (en) 1996-10-16
KR100199125B1 (ko) 1999-06-15
DE69432604T2 (de) 2004-04-01
US5918151A (en) 1999-06-29

Similar Documents

Publication Publication Date Title
JPH07201975A (ja) 半導体基板の製造方法および製造装置
US6593173B1 (en) Low defect density, thin-layer, SOI substrates
US7135351B2 (en) Method for controlling of thermal donor formation in high resistivity CZ silicon
US20080044669A1 (en) Method for Manufacturing Simox Substrate and Simox Substrate Obtained by the Method
JP2006524426A (ja) 基板上に歪層を製造する方法と層構造
TWI534306B (zh) 磊晶晶圓的製造方法及磊晶晶圓
JP2002289552A (ja) Simox基板の製造方法およびsimox基板
JP2003163216A (ja) エピタキシャルシリコンウエハおよびその製造方法
KR100878734B1 (ko) Simox 웨이퍼의 제조 방법
US7358147B2 (en) Process for producing SOI wafer
US6548379B1 (en) SOI substrate and method for manufacturing the same
US6686255B2 (en) Amorphizing ion implant local oxidation of silicon (LOCOS) method for forming an isolation region
US6291311B2 (en) Semiconductor device and method for producing same
US20230317761A1 (en) Epitaxial silicon wafer, method for producing same, and method for producing semiconductor device
JPH04264724A (ja) 半導体基板の製造方法
US6518150B1 (en) Method of manufacturing semiconductor device
JPH10223551A (ja) Soi基板の製造方法
Ellingboe et al. Buried SiO2 layer formation in Si with an MeV O ion beam
JP2000031079A (ja) Soi基板の製造方法
Ensinger et al. Formation of silicon nitride layers by nitrogen ion irradiation of silicon biased to a high voltage in an electron cyclotron resonance microwave plasma
JP2010027731A (ja) Simoxウェーハの製造方法及びsimoxウェーハ
JPH06283420A (ja) Soi基板の製造方法
JP4442090B2 (ja) Soi基板の製造方法
JPH08102532A (ja) イオン注入基板の製造方法
JP5008799B2 (ja) Simox基板の作製方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20000725

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20001205

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081215

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081215

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091215

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101215

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101215

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111215

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111215

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121215

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121215

Year of fee payment: 12

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131215

Year of fee payment: 13

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131215

Year of fee payment: 13

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term