KR100878734B1 - Ｓｉｍｏｘ 웨이퍼의 제조 방법 - Google Patents
Ｓｉｍｏｘ 웨이퍼의 제조 방법 Download PDFInfo
- Publication number
- KR100878734B1 KR100878734B1 KR1020070029763A KR20070029763A KR100878734B1 KR 100878734 B1 KR100878734 B1 KR 100878734B1 KR 1020070029763 A KR1020070029763 A KR 1020070029763A KR 20070029763 A KR20070029763 A KR 20070029763A KR 100878734 B1 KR100878734 B1 KR 100878734B1
- Authority
- KR
- South Korea
- Prior art keywords
- thickness
- soi film
- soi
- cleaning
- etching
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 48
- 238000005530 etching Methods 0.000 claims abstract description 33
- 238000004140 cleaning Methods 0.000 claims abstract description 32
- 238000000137 annealing Methods 0.000 claims abstract description 30
- 239000001301 oxygen Substances 0.000 claims abstract description 26
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 26
- -1 oxygen ions Chemical class 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000004519 manufacturing process Methods 0.000 claims description 12
- 235000012431 wafers Nutrition 0.000 abstract description 25
- 239000010408 film Substances 0.000 description 64
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 18
- 239000000243 solution Substances 0.000 description 14
- 238000002347 injection Methods 0.000 description 10
- 239000007924 injection Substances 0.000 description 10
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 239000012298 atmosphere Substances 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 230000001133 acceleration Effects 0.000 description 3
- 239000007943 implant Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- QGZKDVFQNNGYKY-UHFFFAOYSA-N ammonia Natural products N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 239000012300 argon atmosphere Substances 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Element Separation (AREA)
- Drying Of Semiconductors (AREA)
Abstract
SIMOX 웨이퍼는 산소 이온들을 Si 기판의 표면으로 주입하고 그 후 고온 어닐링을 수행하는 것에 의해서 제조되며, 목표 SOI 막 두께보다 더 두꺼운 두께를 가진 SOI 막은 사전에 형성되며 SOI 막 두께의 최종 조정은 세정 단계와 별도로 행해지는 에칭 단계에서 수행된다.
SIMOX 웨이퍼, SOI 막, 에칭 단계, 세정 단계
Description
도 1 은 SIMOX 과정을 도시하는 흐름도.
본 발명은, 고속, 저전력 소비 SOI (silicon on insulator) 디바이스를 형성하기 위한 매립 산화막 (BOX : Buried Oxide Film) 을 가진 박막 SOI 웨이퍼에 관한 것이며, 보다 명확하게는 웨이퍼의 표면에 산소 이온들을 주입하고 그 후 고온에서 어닐링 (annealing) 하는 것에 의해서 매립 산화막이 형성되는 SIMOX (separation by implanted oxygen) 웨이퍼를 제조하는 방법에 관한 것이다. 특히, 본 발명은 SIMOX 웨이퍼에서 SOI 막의 두께를 효과적으로 조정하는 방법에 관한 것이다.
박막 SOI 웨이퍼를 제조하는 방법으로서, 산소 주입의 도즈 (dose) 가 높은 소위 고-도즈 SIMOX 방법, 및 산소 주입이 고-도즈 SIMOX 방법보다 대략 1 유효 자릿수 (one significant digit) 만큼 낮은 도즈에서 주입되고 그 후 높은 산소 분위기에서 어닐링이 수행되는 소위 저-도즈 SIMOX 방법이라 지칭되는 방법이 지금까지 공지되어 있다.
최근, 저-도즈 SIMOX 방법은, 비정질 (amorphous) 층을 형성하기 위해 더 낮은 도즈 및 대략 실온에서 최종 산소 주입을 수행함으로써 보다 낮은 도즈에서 BOX 형성이 이루어지는 것이 가능한, 소위 MLD (modified low dose) 로서 개발되었기 때문에, 웨이퍼의 대량생산에 기여한다.
고-도즈 SIMOX 방법은, 산소 이온이 가속 에너지: 150keV, 도즈: 1.5×1018cm-2 이상 및 기판 온도: 대략 500 ℃ 의 조건하에서 주입되고, 그 후, 어닐링이 약 4-8 시간동안 0.5-2% 의 산소를 포함하는 아르곤 (Ar) 또는 질소 (N2) 분위기에서 1300 ℃ 보다 높은 온도에서 수행된다 (K. Izumi et al., Electron lett. (UK) vol. 14, (1978),p.593 참조). 그러나, 고-도즈 SIMOX 방법은, 주입 시간이 매우 길고 쓰루풋이 불량하며 SOI 층의 전위 밀도가 1×105-1×107cm-2 만큼 높은 문제점을 갖는다.
저-도즈 SIMOX 방법은 고-도즈 SIMOX 방법의 상기 문제점들을 개선하고, 통상적으로 가속 에너지: 150 keV 이상, 도즈: 4×1017-1×1018cm-2 및 기판 온도: 대략 400-600 ℃ 의 조건하에서 산소 이온을 주입하고, 그 후, 30-60% 의 산소를 함유하는 아르곤 분위기에서 1300℃ 보다 높은 온도에서 어닐링함으로써 수행되며, 여기서, 매립 산화막 (BOX) 은 어닐링 단계에서 내부 열적 산화 (internal thermal oxidation; "ITOX" 로 약기) 에 의해 두꺼워지고, 전위 밀도는 감소되는 등의 현저한 질적 향상이 성취된다 (S. Nakashima et al., Proc. IEEE int. SOI Conf. (1994), p71-72 참조).
또한, MLD 방법은 저-도즈 SIMOX 방법의 개선된 버전으로서 개발되고, 이 MLD 방법은 고온 (400-650℃) 에서 기존의 산소 주입 이후에, 매립 산화막 (BOX) 의 표면상에 비정질층을 형성하기 위해 실온에서 1 유효 자릿수만큼 낮은 도즈의 산소 주입을 더 수행하는 방법이다 (O.W. Holland et al., Appl. Phys. Lett. (USA) vol. 69 (1996) 의 p574 및 미국 특허 번호 제5930643호 참조). 이 방법에 따르면, 1.5×1017-6×1017cm-2 의 넓고 낮은 도즈 범위내에서 BOX 의 연속적인 성장을 수행하는 것이 가능하고, 또한, 후속 ITOX 프로세스에서도, 내부 열적 산화는 종래의 ITOX 보다 1.5 배 높은 비율로 수행될 수도 있다. 결과적으로, BOX 막은 열산화막에 매우 근접해지고, 현저한 품질 향상이 성취된다. MLD 방법에서, 어닐링은 SOI 층의 산소 함유를 감소시키기 위해 ITOX 단계 이후에 대략 5-10 시간 동안 0.5-2 % 의 산소를 포함하는 Ar 분위기에서 수행된다.
상기 SIMOX 방법들에 의해서 제조된 SOI 웨이퍼의 가장 중요한 요소는 SOI 막의 두께이다. 통상적으로, SOI 막의 두께는 후속 디바이스 프로세스의 조건들 및 디바이스 특질들에 크게 영향을 주며, 그에 따라 대략 ± 3 nm 의 균일성이 요구된다.
SOI 막의 두께에 영향을 주는 요소는 SIMOX 프로세스 단계에서의 많은 조건들과 관계가 있다는 것이 알려졌다. 초기 주입 단계에서, 주입 에너지, 주입 도즈 및 주입 온도 모두가 SOI 막의 두께에 영향을 준다. 또한, 후속 고온 어닐링 단계에서, 어닐링 온도, 어닐링 시간, 어닐링에서의 산소 부분압 등은 SOI 막의 두께에 크게 영향을 준다.
하지만, SIMOX 웨이퍼의 제조 단계에서, 매시간 변동 없이 SOI 막의 두께에 영향을 주는 이러한 모든 요소들을 정확하게 제어하는 것은 매우 어려우며, 따라서 SOI 막이 설계 명세서 (specification) 에서 벗어나게 되는 문제가 존재한다.
상기 상황에서, 본 발명의 목적은 SOI 막의 두께가 SIMOX 방법을 통하여 SOI 웨이퍼의 제조 과정에서 정확하게 제어될 수 있으면서 SIMOX 웨이퍼를 바람직하게 제조할 수 있는 방법을 제안하는 것이다.
즉, 본 발명의 요약 및 구성은 다음과 같다.
(1) Si 기판의 표면에 산소 이온들을 주입하고 그 후 고온 어닐링을 수행하는 것에 의한 SIMOX 웨이퍼의 제조 방법으로서, 목표 SOI 막보다 더 두꺼운 두께를 가진 SOI 막이 사전에 형성되고 SOI 막 두께의 최종 조정이 세정 단계와 별도로 행해지는 에칭 단계에서 수행되는, SIMOX 웨이퍼의 제조 방법.
(2) 세정 단계는 상기 에칭 단계로써의 역할을 동시에 수행하는, (1) 에 따른 SIMOX 웨이퍼의 제조 방법.
(3) 세정 단계는 배치 (batch) 세정이며, 어닐링 단계 직후의 SOI 막 두께가 측정되고, 최적의 에칭 시간 또는 에칭을 포함한 세정 시간이 SOI 막 두께를 조정하기 위해서 매 어닐링 배치마다 설정되는, (1) 또는 (2) 에 따른 SIMOX 웨이퍼의 제조 방법.
(4) 세정 단계는 시트-피드 (sheet-feed) 세정이며, 어닐링 단계 직후의 SOI 막 두께가 매 웨이퍼마다 측정되며 최적의 에칭 시간 또는 에칭을 포함한 세정 시간이 SOI 막 두께를 조정하기 위해서 매 웨이퍼마다 설정되는, (1) 또는 (2) 에 따른 SIMOX 웨이퍼의 제조 방법.
(5) 에칭을 포함하는 세정 단계 또는 에칭 단계에서 사용된 처리 용액은 SC-1 계 용액 또는 HF+O3 계 용액인, (1) 내지 (4) 중 어느 하나에 따른 SIMOX 웨이퍼제조 방법.
본 발명에 따라서, 다양한 품질면에서 뛰어나며 SOI 막의 두께 정확도에서 매우 높은 SIMOX 웨이퍼가 획득될 수 있다.
발명의 상세한 설명이 이하에서 설명될 것이다.
SIMOX 프로세스에서, 주입 에너지는 SOI 막 두께 및 BOX 막 두께의 설계 명세서에 따라 충분한 SOI 막 두께를 보장할 수 있도록 결정된다. 이 방법에서, 산소 주입의 깊이는 SOI 막 두께를 대략 판단하기 위해서 결정된다.
한편, 매립 산화막 (BOX) 은 이때 주입되는 산소에 기초해서 형성되지만, 주입되는 산소의 양은 BOX 형성을 위해서 요구되는 양의 1/2 이하이므로, 부족한 산소는 후속 고온 어닐링 단계에서 내부 열적 산화 (ITOX : internal thermal oxidation) 단계에서 외부로부터 공급된다. 이 경우에, 표면 상의 실리콘은 수백 nm 만큼 산화되어, SOI 막 두께는 이 단계에서 크게 변한다.
이러한 프로세스들에 의해서 획득된 SOI 막 두께에서, 주입 에너지, 주입 도즈, 주입 온도, 어닐링 온도, 어닐링 시간, 어닐링 단계에서의 산소 부분압 등을 제어하는 것에 의해서 좋은 신뢰성이 일정 수준으로 획득되지만, 막 두께의 차이가 주입 조건의 차이, 어닐링 배치의 차이 및 상기 배치 내부의 웨이퍼들 사이의 차이에 따라서 크게 유발된다. 따라서, 모든 웨이퍼들이 목표 막 두께로 정해진다고 할 수 없다. 즉, 막 두께는 목표 막 두께보다 작거나 클 수도 있다.
이제, SOI 막의 두께가 목표 값보다 약간 더 크다면, 후속 에칭을 받는 것에 의해서 정확하게 제어될 수 있다.
따라서, 본 발명에서, SOI 막 두께는 목표 막 두께보다 약간 더 크게 사전에 만들어지며, 그후 희망된 두께로 막 두께를 제어하기 위해서 에칭이 수행된다. 즉, 형성될 SOI 막의 두께는 목표 막 두께보다 대략 5-20 nm 만큼 크도록 사전에 설정되며, 고온 어닐링 단계 이후에, SOI 막의 두께를 측정하기 위해서 산화막은 분리되며, 목표 막 두께를 초과하는 것으로 측정된 SOI 막 두께의 증가분은 에칭에 의해서 제거되며, 그후 SOI 막은 세정 처리를 받는다.
본 발명에서, 에칭 단계가 반드시 세정 단계와 별도로 행해질 필요는 없기 때문에, 세정 단계는 에칭 단계로써 역할을 동시에 할 수 있다. 이와 관련하여, 도 1 은 본 발명에 따른 SIMOX 프로세스의 흐름도를 도시한다.
본 발명에 따르면, 에칭 처리에서 사용된 처리 용액은 실리콘이 에칭될 수 있는 한 특별히 제한되지는 않지만, SC-1 계 용액 및 HF+O3 계 용액이 표면 청결도, 표면 거칠기, 막 두께의 표면 균일도 및 에칭 시간의 제어 용이성의 관점에서 특히 바람직하다.
SC-1 계 용액은 암모니아수 (NH4OH) 및 과산화수소 수용액 (H2O2) 의 혼합 용액이며 NH4OH:H2O2:H2O = 1:1:5 의 통상적 구성을 가진다. 또한, HF+O3 계 용액은 묽은 HF 수용액에 오존 (O3) 을 추가하는 것에 의해서 획득되며, 0.3-0.7 질량% 의 HF 농도 및 5-20 ppm 의 O3 농도를 가지는 것이 바람직하다.
또한, 에칭 단계에서 사용된 처리 용액 및 세정 단계에서 사용된 처리 용액은 동일할 수도 있고 상이할 수도 있다. 하지만, 세정 단계가 동시에 에칭 단계로써 역할을 할 때, 동일한 종류의 처리 용액을 사용하는 것이 바람직하다.
배치들 사이에서의 막 두께의 불균일 (scattering) 이 통상적으로 크기 때문에, SOI 막 두께의 값은 매 주입 배치 또는 어닐링 배치마다 측정되고 에칭 시간 또는 (에칭 + 세정) 시간은 매 배치마다 설정되며, 이로써 매 배치 마다의 SOI 막 두께가 목표 막 두께에 근접한 값으로 조정될 수 있다. 이 경우에, 배치 세정 머신이 사용될 수 있다.
또한, 배치내에서의 불균일이 문제화 되면, SOI 막 두께가 매 웨이퍼마다 측정되고 에칭 시간 또는 (에칭 + 세정) 기간이 매 웨이퍼마다 최적화될 수 있다. 이 경우에, 시트-피드 세정 머신이 배치 세정 머신 대신에 사용될 수 있다.
게다가, 본 발명에 따른 SIMOX 프로세스는 고-도즈 방법, 저-도즈 방법 및 MLD 방법 중 임의의 방법에 적용될 수 있지만, 바람직하게는 MLD 방법에 적용된다.
본 발명은 이하의 MLD 방법을 통한 SIMOX 프로세스를 적용하는 경우에 관해서 설명된다.
(실시예들)
먼저, 산소 이온들이 가속 에너지: 170 keV, 도즈: 2.5×1017 cm-2 및 기판 온도: 400 ℃의 조건하에서 Si 기판에 주입되며, 또한 이온 주입은 실온 및 2×1015 cm-2 의 도즈에서 수행된다. 그후, ITOX 프로세스가 10 시간 동안 1320 ℃에서 수행되며 그 후 Ar 분위기 (산소 농도: 4 체적%) 에서 1350 ℃ 및 10-20 시간의 어닐링 프로세스가 수행된다. SIMOX 프로세스에서, 형성될 SOI 막의 두께는 목표 막 두께: 70 nm 보다 대략 10 nm 만큼 더 큰 값으로 설정된다.
고온 어닐링 후에, 산화막이 SOI 막의 두께를 측정하기 위해서 제거되며, 결과적으로, 모든 SOI 막들이 목표 막 두께보다 대략 7-12 nm 만큼 더 큰 두께를 가진다.
이제, 목표 값을 초과하는 막 두께의 증가분은 처리 용액으로써 SC-1 용액 (NH4OH:H2O2:H2O = 1:1:5) 을 사용해서 에칭 처리를 받는 것에 의해서 제거된다. 또한, SOI 막들의 일부는 에칭 처리 및 세정 처리를 동시에 받는다.
이렇게 획득된 SOI 막들의 평균 막 두께 (n = 25) 및 분산이 조사되어 표 1 에 도시된 바와 같은 결과를 얻었다. 또한, SOI 막 두께는 KLA 의 분광 엘립소미터 (spectroscopic ellipsometer) 를 사용해서 측정된다.
참고로, 본 발명에 따른 프로세스 대신에 종래 방법에 의해 제조된 SOI 막의 두께를 조사하여 표 1 에 도시된 결과를 획득하였다.
표 1 에서, 번호 1-5 는 비교예들이며, 번호 6-10 은 본 발명에 따른 프로세스가 배치 처리에 적용된 경우이며 번호 11-15 는 본 발명에 따른 프로세스가 시트-피드 처리에 적용된 경우이다.
표 1 에서 볼 수 있듯이, SOI 막의 두께는 아주 정밀하게 70 nm 의 목표값으로 제어될 수 있으며 분산은 더 적다.
본 발명에 따라서, 다양한 품질면에서 뛰어나며 SOI 막의 두께 정확도에서 매우 높은 SIMOX 웨이퍼가 획득될 수 있다.
Claims (6)
- Si 기판의 표면에 산소 이온들을 주입하고 그 후 고온 어닐링 (annealing) 을 수행하는 것에 의해서 SIMOX 웨이퍼를 제조하는 방법으로서,목표 SOI 막 두께보다 5~20nm 만큼 두꺼운 두께를 가진 SOI 막을 사전에 형성하는 단계;고온 어닐링 단계 이후에, 산화막을 분리하고 상기 SOI 막의 두께를 측정하는 단계; 및세정 단계와 별도로 행해지는 에칭 단계에서 상기 SOI 막의 두께의 최종 조정을 수행하는 단계를 포함하는, SIMOX 웨이퍼의 제조 방법.
- Si 기판의 표면에 산소 이온들을 주입하고 그 후 고온 어닐링 (annealing) 을 수행하는 것에 의해서 SIMOX 웨이퍼를 제조하는 방법으로서,목표 SOI 막 두께보다 5~20nm 만큼 두꺼운 두께를 가진 SOI 막을 사전에 형성하는 단계;고온 어닐링 단계 이후에, 산화막을 분리하고 상기 SOI 막의 두께를 측정하는 단계; 및세정 단계와 동시에 행해지는 에칭 단계에서 상기 SOI 막의 두께의 최종 조정을 수행하는 단계를 포함하는, SIMOX 웨이퍼의 제조 방법.
- 제 1 항에 있어서,상기 세정 단계는 배치 (batch) 세정이며,상기 어닐링 단계 직후의 SOI 막 두께가 측정되고, 최적의 에칭 시간 또는 에칭을 포함한 세정 시간이 상기 SOI 막 두께를 조정하기 위해서 매 어닐링 배치마다 설정되는, SIMOX 웨이퍼의 제조 방법.
- 제 1 항에 있어서,상기 세정 단계는 시트-피드 (sheet-feed) 세정이며,상기 어닐링 단계 직후의 SOI 막 두께가 매 웨이퍼마다 측정되고, 최적의 에칭 시간 또는 에칭을 포함한 세정 시간이 상기 SOI 막 두께를 조정하기 위해서 매 웨이퍼마다 설정되는, SIMOX 웨이퍼의 제조 방법.
- 제 1 항에 있어서,상기 에칭 단계에서 사용된 처리 용액은 SC-1 계 용액 또는 HF+O3 계 용액인, SIMOX 웨이퍼의 제조 방법.
- 제 2 항에 있어서,상기 에칭 단계와 동시에 수행되는 상기 세정 단계에서 사용된 처리 용액은 SC-1 계 용액 또는 HF+O3 계 용액인, SIMOX 웨이퍼의 제조 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006085429A JP2007266059A (ja) | 2006-03-27 | 2006-03-27 | Ｓｉｍｏｘウェーハの製造方法 |
| JPJP-P-2006-00085429 | 2006-03-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070096969A KR20070096969A (ko) | 2007-10-02 |
| KR100878734B1 true KR100878734B1 (ko) | 2009-01-14 |
Family
ID=38197591
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070029763A KR100878734B1 (ko) | 2006-03-27 | 2007-03-27 | Ｓｉｍｏｘ 웨이퍼의 제조 방법 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20070224778A1 (ko) |
| EP (1) | EP1840956A1 (ko) |
| JP (1) | JP2007266059A (ko) |
| KR (1) | KR100878734B1 (ko) |
| SG (2) | SG155985A1 (ko) |
| TW (1) | TW200802695A (ko) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5374805B2 (ja) * | 2006-03-27 | 2013-12-25 | 株式会社Ｓｕｍｃｏ | Ｓｉｍｏｘウェーハの製造方法 |
| JP5320954B2 (ja) * | 2008-10-03 | 2013-10-23 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法 |
| JP2010153809A (ja) * | 2008-11-26 | 2010-07-08 | Sumco Corp | シリコンウェーハの表面に形成された所定の膜厚を有する層の膜厚分布を均一化する処理方法及びシリコンウェーハの厚み分布を均一化する処理方法 |
| JP6152829B2 (ja) * | 2014-06-17 | 2017-06-28 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法 |
| JP6086105B2 (ja) | 2014-09-24 | 2017-03-01 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法 |
| CN104701225B (zh) * | 2015-03-30 | 2017-08-22 | 上海华力微电子有限公司 | 一种基于模型的离子析出缺陷改善方法 |
| US10658474B2 (en) | 2018-08-14 | 2020-05-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for forming thin semiconductor-on-insulator (SOI) substrates |
| US20230154761A1 (en) | 2020-05-26 | 2023-05-18 | Shin-Etsu Handotai Co., Ltd. | Method for manufacturing soi wafer |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040100954A (ko) * | 2003-05-21 | 2004-12-02 | 캐논 가부시끼가이샤 | 기판제조방법 및 기판처리장치 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2752799B2 (ja) * | 1991-03-27 | 1998-05-18 | 三菱マテリアル株式会社 | Ｓｏｉ基板の製造方法 |
| US5930643A (en) * | 1997-12-22 | 1999-07-27 | International Business Machines Corporation | Defect induced buried oxide (DIBOX) for throughput SOI |
| JP3762144B2 (ja) * | 1998-06-18 | 2006-04-05 | キヤノン株式会社 | Ｓｏｉ基板の作製方法 |
| JP2000082679A (ja) * | 1998-07-08 | 2000-03-21 | Canon Inc | 半導体基板とその作製方法 |
| JP2003289051A (ja) * | 1998-09-10 | 2003-10-10 | Nippon Steel Corp | Ｓｉｍｏｘ基板およびその製造方法 |
| JP2001168308A (ja) * | 1999-09-30 | 2001-06-22 | Canon Inc | シリコン薄膜の製造方法、ｓｏｉ基板の作製方法及び半導体装置 |
| WO2001067510A1 (en) * | 2000-03-10 | 2001-09-13 | Nippon Steel Corporation | Simox substrate and method for production thereof |
| JP2004349493A (ja) * | 2003-05-22 | 2004-12-09 | Canon Inc | 膜厚調整装置及びｓｏｉ基板の製造方法 |
-
2006
- 2006-03-27 JP JP2006085429A patent/JP2007266059A/ja active Pending
-
2007
- 2007-03-27 US US11/729,219 patent/US20070224778A1/en not_active Abandoned
- 2007-03-27 SG SG200906423-9A patent/SG155985A1/en unknown
- 2007-03-27 SG SG200702276-7A patent/SG136101A1/en unknown
- 2007-03-27 TW TW096110635A patent/TW200802695A/zh unknown
- 2007-03-27 KR KR1020070029763A patent/KR100878734B1/ko active IP Right Grant
- 2007-03-27 EP EP07006288A patent/EP1840956A1/en not_active Withdrawn
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040100954A (ko) * | 2003-05-21 | 2004-12-02 | 캐논 가부시끼가이샤 | 기판제조방법 및 기판처리장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070096969A (ko) | 2007-10-02 |
| SG136101A1 (en) | 2007-10-29 |
| JP2007266059A (ja) | 2007-10-11 |
| TW200802695A (en) | 2008-01-01 |
| EP1840956A1 (en) | 2007-10-03 |
| US20070224778A1 (en) | 2007-09-27 |
| SG155985A1 (en) | 2009-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100878734B1 (ko) | Ｓｉｍｏｘ 웨이퍼의 제조 방법 | |
| US5658809A (en) | SOI substrate and method of producing the same | |
| US7164178B2 (en) | Semiconductor device and method for manufacturing the same | |
| US6593173B1 (en) | Low defect density, thin-layer, SOI substrates | |
| EP0558554B1 (en) | Silicon-on-porous-silicon; method of production and material | |
| US6461939B1 (en) | SOI wafers and methods for producing SOI wafer | |
| US7947571B2 (en) | Method for fabricating a semiconductor on insulator substrate with reduced Secco defect density | |
| US8097523B2 (en) | Method for manufacturing bonded wafer | |
| KR100199125B1 (ko) | 반도체 기판의 제조방법 및 그 제조장치 | |
| US6602757B2 (en) | Self-adjusting thickness uniformity in SOI by high-temperature oxidation of SIMOX and bonded SOI | |
| US7910463B2 (en) | Method of producing SIMOX wafer | |
| JPS618931A (ja) | 半導体装置の製造方法 | |
| US7560363B2 (en) | Manufacturing method for SIMOX substrate | |
| KR100878732B1 (ko) | Ｓｉｍｏｘ 웨이퍼 제조 방법 | |
| US20050170570A1 (en) | High electrical quality buried oxide in simox | |
| JP2010027731A (ja) | Ｓｉｍｏｘウェーハの製造方法及びｓｉｍｏｘウェーハ | |
| US20020098664A1 (en) | Method of producing SOI materials | |
| KR100878733B1 (ko) | Ｓｉｍｏｘ 웨이퍼의 제조 방법 | |
| US7947568B2 (en) | Method of manufacturing semiconductor device | |
| JP2000031079A (ja) | Ｓｏｉ基板の製造方法 | |
| EP3159911B1 (en) | Method for manufacturing soi wafer | |
| JP2002521831A (ja) | シリコン基板の表面に非均一な厚みの酸化膜層を形成する方法 | |
| GB2300517A (en) | Method of manufacturing a semiconductor device | |
| US20050208775A1 (en) | Method for growing a gate oxide layer on a silicon surface with preliminary n2o anneal | |
| US20130012008A1 (en) | Method of producing soi wafer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20111230 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20131230 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20141229 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20160104 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20161230 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20190102 Year of fee payment: 11 |