KR100878733B1 - Simox 웨이퍼의 제조 방법 - Google Patents

Simox 웨이퍼의 제조 방법 Download PDF

Info

Publication number
KR100878733B1
KR100878733B1 KR1020070029930A KR20070029930A KR100878733B1 KR 100878733 B1 KR100878733 B1 KR 100878733B1 KR 1020070029930 A KR1020070029930 A KR 1020070029930A KR 20070029930 A KR20070029930 A KR 20070029930A KR 100878733 B1 KR100878733 B1 KR 100878733B1
Authority
KR
South Korea
Prior art keywords
oxygen
annealing
simox
high temperature
atmosphere
Prior art date
Application number
KR1020070029930A
Other languages
English (en)
Other versions
KR20070096974A (ko
Inventor
요시오 무라카미
리유우스케 가사마츠
요시로 아오키
Original Assignee
가부시키가이샤 사무코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=38050177&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR100878733(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 가부시키가이샤 사무코 filed Critical 가부시키가이샤 사무코
Publication of KR20070096974A publication Critical patent/KR20070096974A/ko
Application granted granted Critical
Publication of KR100878733B1 publication Critical patent/KR100878733B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

SIMOX 웨이퍼는 산소 이온을 Si 기판의 표면으로 주입한 후 고온 어닐링을 수행함으로써 제조되며, 여기서, 고온 어닐링 처리의 적어도 종단 스테이지에서의 분위기는, 3 체적% 을 초과하지만 10 체적% 이하의 산소를 함유한 Ar 또는 N2 분위기이다.
고온 어닐링 처리, SIMOX 웨이퍼의 제조 방법.

Description

SIMOX 웨이퍼의 제조 방법{METHOD OF PRODUCING SIMOX WAFER}
도 1 은 ITOX 단계를 포함한 어닐링 단계에서의 어닐링 조건의 패턴 다이어그램.
본 발명은 고속, 저 전력 소비 SOI (Silicon On Insulator) 디바이스를 형성하기 위해 매몰 산화막 (BOX) 을 갖는 박막 SOI 웨이퍼에 관한 것으로, 더 상세하게는, 산소 이온을 웨이퍼의 표면에 주입한 후 고온에서 어닐링함으로써 매몰 산화막을 형성한 SIMOX (separation by implanted oxygen: 주입된 산소에 의한 분리) 웨이퍼의 제조 방법에 관한 것이다.
박막 SOI 웨이퍼의 제조 방법으로서, 지금까지는, 산소 주입 시의 도즈가 높은, 소위 높은 도즈 SIMOX 방법, 및 산소 이온이 높은 도즈 SIMOX 방법의 것보다 약 하나의 유효 자릿수만큼 더 낮은 도즈로 주입된 후 어닐링이 높은 산소 분위기에서 수행되는, 소위 낮은 도즈 SIMOX 방법이 공지되어 왔다.
낮은 도즈 SIMOX 방법으로서, 최근에는, 비결정질 층을 형성하기 위해 더 낮은 도즈로 그리고 약 실온에서 최종 산소 주입을 수행함으로써 더 낮은 도즈에서의 BOX 의 형성을 가능하게 하는, 소위 MLD (modified low dose: 변형된 낮은 도즈) 방법이 개발되었는데, 이는 웨이퍼의 대량 생산에 기여한다.
높은 도즈 SIMOX 방법은, 산소 이온이 가속 에너지: 150keV, 도즈: 1.5×1018 cm-2 초과 및 기판 온도: 약 500℃ 의 조건 하에서 주입된 후 어닐링이 4~8 시간 동안 0.5~2 % 의 산소를 함유한 아르곤 (Ar) 또는 질소 (N2) 분위기에서 1300℃ 보다 더 높은 온도로 수행되는 방법이다 (K.Izumi 등의 Electron lett. (UK) vol.14 (1978), p593 참조). 그러나, 높은 도즈 SIMOX 방법은, 주입 시간이 매우 길고, 스루풋이 좋지 않으며, SOI 층의 전위 밀도 (dislocation density) 가 1×105~1×107cm-2 만큼 매우 높다는 문제가 있다.
낮은 도즈 SIMOX 방법은 높은 도즈 SIMOX 방법의 상기 문제들을 개선하고, 또한 통상은 가속 에너지: 150keV 초과, 도즈: 4×1017~1×1018cm-2 및 기판 온도: 약 400~600℃ 의 조건 하에서 산소 이온을 주입한 후, 30~60% 의 산소를 함유한 아르곤 분위기에서 1300℃ 보다 더 높은 온도로 어닐링을 수행함으로써 실행되는데, 이로써, 매몰 산화막 (BOX) 이 어닐링 단계에서 내부 열 산화 ("ITOX" 로서 약기될 수도 있음) 에 의해 두꺼워지고 전위 밀도가 감소되는 등 상당한 품질 개선이 달성되었다 (S.Nakashima 등의, Proc.IEEE int. SOI Conf. (1994), p71~72 참조).
더욱이, MLD 방법이 낮은 도즈 SIMOX 방법의 개선된 버전으로서 개발되었으며, 이 MLD 방법은, 고온 (400~650℃) 에서의 기존의 산소 주입 이후, 매몰 산화막 (BOX) 의 표면상에 비결정질 층을 형성하기 위해, 실온에서 하나의 유효 자릿수만큼 더 낮은 도즈의 추가 산소 주입을 수행하는 방법이다 (O.W.Holland 등의, Appl. Phys. Lett. (USA) vol.69(1996), p574 및 미국 특허 번호 제 5930643 호 참조). 이 방법에 의하면, 1.5×1017~6×1017cm-2 의 광범하고 낮은 도즈 범위 내에서 BOX 의 연속 성장을 수행하는 것이 가능하며, 또한 후속 ITOX 처리에서조차, 내부 열 산화가 종래의 ITOX 의 레이트보다 1.5 배만큼 더 높은 레이트로 수행될 수도 있다. 그 결과, BOX 막은 열 산화막에 매우 가까이 있고 상당한 품질 개선이 달성된다. MLD 방법에서는, SOI 층 내의 산소 함유량을 감소시키기 위하여 ITOX 단계 이후에 약 5~10 시간 동안 0.5~2% 산소를 함유한 Ar 분위기에서 어닐링을 실행하는 것이 보통이다.
상기 SIMOX 방법들 모두는 고온 어닐링 단계를 포함하며, 특히, 어닐링 조건이 SIMOX 웨이퍼의 품질에 크게 영향을 미친다는 것이 알려져 있다. SIMOX 의 어닐링 단계의 종단에는, 보통 5~10 시간 동안 1300℃ 이상의 온도의 약 0.1~2 체적% 의 산소를 함유한 Ar 분위기에서 열 처리가 수행된다. 이 경우, 이와 같은 열 처리에 의해, ITOX 단계에서 SOI 층의 내부로 확산된 산소가 SOI 층 내의 산소 함유량을 충분히 낮추기 위해 외부로 확산되며, 또한, SOI 층 내의 잔여 결함, 산소 침전물 등이 사라지는 한편, BOX 내의 산소 침전물이 성장하여 BOX 층내의 결함을 사라지게 하기 위해 서로 결합되며 그리고 또한 양호한 SOI/BOX 인터페이스가 형성된다는 것이 알려져 있다. 그러나, SOI 층의 표면 조도 (surface roughness) 에 대한 양호한 특성이 반드시 종래 방법에 의해 안정적으로 획득되는 것은 아니다.
상기 상황 하에서, 본 발명의 목적은, 표면 조도가 SIMOX 방법을 통한 SOI 웨이퍼의 제조시에 크게 개선되는 SIMOX 웨이퍼를 유리하게 제조하는 방법을 제안하는 것이다.
발명자들은, 상기 목적을 달성하기 위하여 다양한 연구를 행하였으며, 어닐링 시에 형성된 표면의 결정 구조의 상태 (계단/테라스) 가 어닐링 시의 산소 농도 및 Si 기판의 미스커트 각도에 의해 크게 변경되며, 특히, 어닐링 시의 산소 농도 및 SOI 층의 표면 조도가 그와 동반하여 변경된다는 것을 발견하였으며, 그 결과로서 본 발명이 완성되었다.
즉, 본 발명의 개요 및 구성은 다음과 같다.
(1) SIMOX 웨이퍼를 제조하는 방법으로서, 산소 이온을 Si 기판의 표면에 주입하는 단계, 및 고온 어닐링을 수행하는 단계를 포함하고, 고온 어닐링 처리의 적어도 종단 스테이지에서의 분위기는, 3 체적% 를 초과하지만 10 체적% 이하의 산소를 함유한 Ar 또는 N2 분위기이다.
(2) 항목 (1) 에 따라 SIMOX 웨이퍼를 제조하는 방법으로서, 고온 어닐링 처리는, 1290℃ 이상이지만 1380℃ 미만의 온도 및 5 시간 이상이지만 40 시간 미만 의 시간의 처리이다.
(3) 항목 (1) 또는 (2) 에 따라 SIMOX 웨이퍼를 제조하는 방법으로서, 고온 어닐링 처리는 10~70 체적% 의 산소를 함유한 내부 열 산화 (ITOX) 처리 이후에 실행된다.
(4) 항목 (1) 내지 (3) 중 어느 하나에 따라 SIMOX 웨이퍼를 제조하는 방법으로서, Si 기판은 0.2°이하의 미스커트 각도를 갖는다.
(5) 항목 (1) 내지 (4) 중 어느 하나에 따라 SIMOX 웨이퍼를 제조하는 방법으로서, SIMOX 웨이퍼의 제조 방법은 MLD 방법이다.
본 발명에 의하면, 다양한 품질에 있어서 훌륭하고 SOI 의 표면 조도에 있어서 매우 양호한 SIMOX 웨이퍼가 획득될 수 있다.
이하 발명의 상세가 설명된다.
산소 이온 주입 이후의 고온 어닐링 단계에서는, 두꺼운 산화막을 형성하기 위해 실리콘 표면의 산화가 촉진된다. 이 때, 이런 고온에서의 포화 산소 농도보다 더 높은 산소 농도를 야기하기 위해 산화막 바로 아래의 실리콘 표면상에서 산화 과정에서의 용해도의 증가가 초래된다 (U.Gosele 등의, Appl. Phys. Lett. 67, 241 (1995) 참조). 다른 한편, 이 온도에서의 포화 농도의 산소는 BOX 산화막 바로 위의 실리콘 표면상에 존재한다. 따라서, 농도 기울기가 SOI 층의 위와 아래 사이에 야기되어 산소를 내부로 확산 (내부-확산) 시킴으로써 BOX 의 성장을 초래한다.
그러나, 어닐링 분위기에서의 산소 농도가 너무 낮으면, 표면상의 용해도의 증가가 야기되지 않고 또한 반대로 산소가 외부로 확산 (외부-확산) 한다. 이 점에 대하여, 외부 확산의 결과로서, 표면상에서 실리콘 원자를 자유롭게 이동시키고 표면의 재구성을 야기하기 위해 산소가 표면 산화막의 근처에서 분기되기 때문에, 산화막이 표면상에 존재할지라도, 계단/테라스 구조가 진공 하 또는 불활성 가스에서의 베어 실리콘 표면 (bare silicon surface) 과 마찬가지로 보이게 된다고 보고된다 (D.J Bottomley 등의, Phys. Rev. B, 66, 35301 (2002) 참조).
발명자들은, SIMOX 의 형성 시에 SOI 층의 표면 조도에 대한 그런 현상의 영향을 검사하여, 계단/테라스 구조 (계단식 표면 구조) 가 SIMOX 웨이퍼 내에도 생성되고 따라서 AFM 에 의해 측정된 표면 조도의 값이 상당히 저하된다는 것을 발견하였다. 발명에 있어서는, 어닐링 시에 형성된 실리콘 표면의 결정 구조가 어닐링 시의 산소 농도에 의해 크게 변경되어 SOI 층의 표면 조도의 열화를 야기한다는 것이 우선 발견된다.
또한, SIMOX 의 형성 시의 실리콘 기판의 미스커트 각도가 커질수록, 이 성향이 주목할 만해진다는 것이 분명히 확인된다. 여기에 사용된 "미스커트 각도" 란 용어는 평면 배향 (100) 으로부터 커팅 페이스를 시프팅하는 각도를 의미한다. 실리콘 기판의 미스커트 각도가 SOI 의 표면 조도에 크게 영향을 미친다는 것이 이미 알려져 있지만 (미국 특허 번호 제 6531411 호 참조), 어닐링 시의 분위기에 따라서 이 성향이 주목할 만해진다는 것은 여전히 알려져 있지 않다.
발명자들의 연구 결과로서, 어닐링이 3 체적% 을 초과하는 산소를 함유한 Ar 분위기 또는 N2 분위기에서 실행되는 경우, 산소의 외부 확산이 야기되지 않으며 또한 표면의 재구성이 야기되지 않는다는 것을 알 수 있다. 산소 농도의 상한에 대해서, 어닐링이 10 체적% 보다 더 큰 산소 농도를 갖는 분위기에서 실행되는 경우, ITOX 단계가 산소의 내부 확산에 의해 역 촉진되고 SOI 층 내의 산소 농도가 너무 높으며, 후속 디바이스 프로세스에서의 산소 침전 등과 같은 문제를 야기할 가능성이 높아진다는 것을 알 수 있다. 따라서, 발명에서, 어닐링 분위기에서 함유될 산소의 양은, 그들 사이에 양호한 균형을 취하는 조건으로서, 3 체적% 을 초과하지만 10 체적% 이하의 범위로 한정된다.
또한, 어닐링 처리는, 온도가 1290℃ 이상이지만 1380℃ 미만이고 시간이 5 시간 이상이지만 40 시간 미만인 조건 하에서 실행되는 것이 바람직하다. 어닐링 온도가 1290℃ 미만이거나 어닐링 시간이 5 시간 미만인 경우에는, 인터페이스 및 표면의 조도가 열화되는 한편, 어닐링 온도가 1380℃ 이상이거나 어닐링 시간이 40 시간 이상인 경우에는, 생산성이 떨어진다.
더욱이, 내부 확산과 외부 확산의 균형이 잡힌 산소의 비율은 어닐링 온도에 따라 변한다는 것이 고려된다. 즉, 어닐링 온도가 높을수록, 산화 단계가 쉽게 촉진되고 그로 인해 내부 확산이 비교적 낮은 산소 농도에서도 지배적이게 된다. 그러나, 온도가 높을 경우, 표면상의 계단/테라스 구조의 형성이 발생하기가 쉽다. 따라서, 결과들 모두를 고려하여 산소 농도를 조절하는 것이 중요하다.
도 1 에 나타낸 바와 같이, SIMOX 의 통상의 어닐링 단계는 비교적 높은 산 소 농도에서의 ITOX 단계 및 비교적 낮은 산소 농도에서의 어닐링 단계의 조합으로 수행된다. 본 발명에 따른 어닐링 조건은 그런 조합에 적용되는 것이 바람직하다.
또한, 본 발명에 따라 조절된 산소 농도에서의 어닐링 처리는 반드시 어닐링의 풀 단계 (full step) 에 적용되는 것이 아니라 상기 단계에 있어서 약 1 시간 가량의 적어도 종단 스테이지에 적용되는 것이 충분하다. 때문에, 실리콘의 표면 상태는 어닐링 단계의 종단 스테이지에 의해 주로 결정된다. 이 경우, 종단 스테이지 전의 스테이지에서의 산소 농도는 종단 스테이지의 산소 농도보다 약간 더 낮은 약 1~3% 인 것이 바람직하다.
발명에서, SIMOX 의 형성 시의 실리콘 기판의 미스커트 각도는 0.2°이하인 것이 바람직하다. 실리콘 기판의 미스커트 각도가 0.2°를 초과할 경우, 인터페이스 및 표면의 조도가 상당히 열화된다.
또한, 본 발명에 따른 SIMOX 프로세스는 높은 도즈 방법, 낮은 도즈 방법 및 MLD 방법 중 임의의 방법에 적용가능하지만, 특히 MLD 방법에 적용되는 것이 바람직하다.
이하 본 발명은 MLD 방법을 통해 SIMOX 프로세스에 적용하는 경우와 관련하여 설명된다.
(예)
우선, 산소 이온은 가속 에너지: 170keV, 도즈: 2.5×1017cm-2 및 기판 온도: 400℃ 의 조건 하에서 0.1~0.15°의 미스커트 각도를 갖는 Si 기판으로 주입되고, 또한 이온 주입이 실온에서 그리고 2×1015cm-2 의 도즈로 실행된다. 그 후, ITOX 처리는 10 시간 동안 1320℃ 에서 수행되고, 그 후, 1350℃ 및 10 시간의 어닐링 처리가 다양한 산소 농도를 함유한 Ar 분위기에서 실행된다. 기판의 부분에 대해서, 어닐링 처리는 어닐링 단계에 있어서 1 시간 가량의 종단 스테이지에서만 수행된다.
이렇게 획득된 SIMOX 웨이퍼의 표면 조도 및 표면 산소 농도가 표 1 에 나타낸 바와 같은 결과를 획득하도록 측정된다.
더욱이, SOI 의 표면 조도는 10㎛×10㎛ 의 사이즈와 관련하여 AFM (원자력 현미경) 을 이용함으로써 측정되고 Rms (root means square) 의 값으로 표현된다. 또한, 표면 산소 농도는 2차 이온 마이크로프로브 분광기 (SIMS) 에 의해 측정된다.
Figure 112007026717026-pat00003
표 1 로부터 알 수 있는 것처럼, 표면 조도는 Ar 분위기에서의 산소 농도가 낮아질수록 열화되는 경향이 있다. 한편, 표면 산소 농도의 값은 Ar 분위기에서의 산소 농도가 증가할수록 높아진다. 이들 사실로부터 최적의 산소 농도 범위가 명확해지며, 바람직하게는 산소 농도는, 4 체적% 을 초과하지만 10 체적% 이하이다.
본 발명에 의하면, 다양한 품질에 있어서 훌륭하고 SOI 의 표면 조도에 있어서 매우 양호한 SIMOX 웨이퍼가 획득될 수 있다.

Claims (5)

  1. SIMOX 웨이퍼를 제조하는 방법으로서,
    산소 이온을 Si 기판의 표면으로 주입하는 단계, 및
    고온 어닐링을 수행하는 단계를 포함하고,
    상기 고온 어닐링 처리의 종단 스테이지에서의 분위기는, 3 체적% 을 초과하지만 10 체적% 이하의 산소를 함유한 Ar 또는 N2 분위기이며, 상기 종단 스테이지 전의 스테이지에서의 산소 농도는 상기 종단 스테이지에서의 산소 농도보다 더 낮은, SIMOX 웨이퍼의 제조 방법.
  2. 제 1 항에 있어서,
    상기 고온 어닐링 처리는, 1290℃ 이상이지만 1380℃ 미만의 온도 및 5 시간 이상이지만 40 시간 미만의 시간의 처리인, SIMOX 웨이퍼의 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 고온 어닐링 처리는 10~70 체적% 의 산소를 함유한 내부 열 산화 (ITOX) 처리 이후에 수행되는, SIMOX 웨이퍼의 제조 방법.
  4. 제 1 항에 있어서,
    상기 Si 기판은 0.2°이하의 미스커트 각도를 갖는, SIMOX 웨이퍼의 제조 방법.
  5. 제 1 항에 있어서,
    상기 SIMOX 웨이퍼의 제조 방법은 MLD 방법인, SIMOX 웨이퍼의 제조 방법.
KR1020070029930A 2006-03-27 2007-03-27 Simox 웨이퍼의 제조 방법 KR100878733B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006086009A JP5374805B2 (ja) 2006-03-27 2006-03-27 Simoxウェーハの製造方法
JPJP-P-2006-00086009 2006-03-27

Publications (2)

Publication Number Publication Date
KR20070096974A KR20070096974A (ko) 2007-10-02
KR100878733B1 true KR100878733B1 (ko) 2009-01-14

Family

ID=38050177

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070029930A KR100878733B1 (ko) 2006-03-27 2007-03-27 Simox 웨이퍼의 제조 방법

Country Status (6)

Country Link
US (1) US7550371B2 (ko)
EP (1) EP1840958A1 (ko)
JP (1) JP5374805B2 (ko)
KR (1) KR100878733B1 (ko)
SG (1) SG136100A1 (ko)
TW (1) TWI336115B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7820527B2 (en) * 2008-02-20 2010-10-26 Varian Semiconductor Equipment Associates, Inc. Cleave initiation using varying ion implant dose
JP5555995B2 (ja) * 2008-09-12 2014-07-23 株式会社Sumco 貼り合わせシリコンウェーハの製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030008471A1 (en) * 1997-12-22 2003-01-09 International Business Machines Corporation Control of buried oxide quality in low dose SIMOX

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08321443A (ja) * 1995-05-25 1996-12-03 Toshiba Microelectron Corp 半導体装置の製造方法
JPH08330198A (ja) * 1995-05-29 1996-12-13 Toshiba Microelectron Corp 半導体装置の製造方法
JP2000082679A (ja) * 1998-07-08 2000-03-21 Canon Inc 半導体基板とその作製方法
US6417078B1 (en) 2000-05-03 2002-07-09 Ibis Technology Corporation Implantation process using sub-stoichiometric, oxygen doses at different energies
JP2002231651A (ja) * 2001-02-02 2002-08-16 Nippon Steel Corp Simox基板およびその製造方法
JP4228676B2 (ja) * 2002-12-06 2009-02-25 株式会社Sumco Simoxウェーハの製造方法
US7524744B2 (en) * 2003-02-19 2009-04-28 Shin-Etsu Handotai Co., Ltd. Method of producing SOI wafer and SOI wafer
JP2004296496A (ja) * 2003-03-25 2004-10-21 Fujitsu Ltd 半導体装置の製造方法
US7169226B2 (en) * 2003-07-01 2007-01-30 International Business Machines Corporation Defect reduction by oxidation of silicon
JP4700324B2 (ja) * 2003-12-25 2011-06-15 シルトロニック・ジャパン株式会社 半導体基板の製造方法
US7382023B2 (en) * 2004-04-28 2008-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Fully depleted SOI multiple threshold voltage application
US6991998B2 (en) * 2004-07-02 2006-01-31 International Business Machines Corporation Ultra-thin, high quality strained silicon-on-insulator formed by elastic strain transfer
JP2007227424A (ja) * 2006-02-21 2007-09-06 Sumco Corp Simoxウェーハの製造方法
JP2007266059A (ja) * 2006-03-27 2007-10-11 Sumco Corp Simoxウェーハの製造方法
JP5061489B2 (ja) * 2006-04-05 2012-10-31 株式会社Sumco Simoxウェーハの製造方法
JP2007281316A (ja) * 2006-04-11 2007-10-25 Sumco Corp Simoxウェーハの製造方法
US7968884B2 (en) * 2006-12-05 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030008471A1 (en) * 1997-12-22 2003-01-09 International Business Machines Corporation Control of buried oxide quality in low dose SIMOX

Also Published As

Publication number Publication date
SG136100A1 (en) 2007-10-29
KR20070096974A (ko) 2007-10-02
TW200802689A (en) 2008-01-01
TWI336115B (en) 2011-01-11
JP5374805B2 (ja) 2013-12-25
US20070224774A1 (en) 2007-09-27
JP2007266101A (ja) 2007-10-11
EP1840958A1 (en) 2007-10-03
US7550371B2 (en) 2009-06-23

Similar Documents

Publication Publication Date Title
JP4446424B2 (ja) 緩和SiGe基板の製造方法
US7855127B2 (en) Method for manufacturing semiconductor substrate
CN100578735C (zh) 半导体层结构以及用于制备半导体层结构的方法
JP2007335867A (ja) ヘテロ構造内で空孔拡散を制限する方法
JP2006270000A (ja) 歪Si−SOI基板の製造方法および該方法により製造された歪Si−SOI基板
EP1482549A1 (en) Microstructure and its method of fabrication
JP2006524426A (ja) 基板上に歪層を製造する方法と層構造
US5888297A (en) Method of fabricating SOI substrate
JP2004363592A (ja) 十分に格子緩和された高品質SiGeオン・インシュレータ基板材料を製造する方法、基板材料、およびヘテロ構造
JP2006140453A (ja) 直接ウェハ結合による低欠陥のゲルマニウム膜の製造
KR100878734B1 (ko) Simox 웨이퍼의 제조 방법
US7910463B2 (en) Method of producing SIMOX wafer
JP4511378B2 (ja) SOI基板を用いた単結晶SiC層を形成する方法
KR100878733B1 (ko) Simox 웨이퍼의 제조 방법
JP4700324B2 (ja) 半導体基板の製造方法
US20100052093A1 (en) Semiconductor substrate and method of manufacturing the same
JP4757519B2 (ja) 歪Si−SOI基板の製造方法および該方法により製造された歪Si−SOI基板
JPH10223551A (ja) Soi基板の製造方法
JP2007180416A (ja) Soiウェーハの製造方法
JPH1197377A (ja) Soi基板の製造方法
KR100738459B1 (ko) Soi 기판을 이용한 게르마늄-온-절연체 기판의 제조방법
JP2010062219A (ja) 炭化シリコンの製造方法
TW201714206A (zh) 磊晶層的形成方法
JPH09306844A (ja) 半導体装置の製造方法および半導体装置
JP2010027731A (ja) Simoxウェーハの製造方法及びsimoxウェーハ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
J202 Request for trial for correction [limitation]
J301 Trial decision

Free format text: TRIAL DECISION FOR CORRECTION REQUESTED 20100928

Effective date: 20110131

FPAY Annual fee payment

Payment date: 20111117

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20111230

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee