JP2002521831A - シリコン基板の表面に非均一な厚みの酸化膜層を形成する方法 - Google Patents

シリコン基板の表面に非均一な厚みの酸化膜層を形成する方法

Info

Publication number
JP2002521831A
JP2002521831A JP2000562301A JP2000562301A JP2002521831A JP 2002521831 A JP2002521831 A JP 2002521831A JP 2000562301 A JP2000562301 A JP 2000562301A JP 2000562301 A JP2000562301 A JP 2000562301A JP 2002521831 A JP2002521831 A JP 2002521831A
Authority
JP
Japan
Prior art keywords
oxidation
oxide film
substrate
film layer
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000562301A
Other languages
English (en)
Inventor
アオマール アリマウイ
アンドレ グルイエ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Orange SA
Original Assignee
France Telecom SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by France Telecom SA filed Critical France Telecom SA
Publication of JP2002521831A publication Critical patent/JP2002521831A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/48—Ion implantation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/02—Pretreatment of the material to be coated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment

Abstract

(57)【要約】 本発明は、ａ）適切な混入量の、基板の酸化速度を加速する種の原子を基板の所定領域に注入し、ｂ）酸化処理により、基板表面に不均一な厚さでシリコン酸化膜層を成長する工程を含む方法に関するものである。本発明は、ＭＯＳトランジスタ格子の酸化膜層を製造するのに有用である。

Description

【発明の詳細な説明】
【０００１】 本発明は、シリコン基板の表面に、一般にシリコン酸化膜層、特に非均一な厚
みのシリコン酸化膜層を形成する方法に関するものである。
【０００２】 マイクロエレクトロニクス（超小型電子技術）では、ＭＯＳトランジスタのよ
うな多くの半導体装置の基本的要素であるゲート酸化膜層は、次第に薄くなって
いる。したがって、０．１８ミクロン技術では、ゲート酸化膜層には４ｎｍ未満
の厚みが要求される。このゲート酸化膜層の厚みの減少は、ゲート酸化膜層の早
い劣化を防ぐために、必然的に装置の供給電圧の引き下げを導く。マイクロプロ
セッサーの場合、より高い電圧を必要とする入出力バス（Ｉ／Ｏバス）のために
、供給電圧を低下させることは必ずしも可能ではない。この問題点を解決するた
めに、異なる厚みのシリコン酸化膜層が同じシリコン基板の所定領域で成長され
る。最も厚い酸化膜層は、印加される電圧が最も高い箇所に形成される。
【０００３】 同一シリコン基板の表面に、基板表面の所定領域に２つの異なる厚みを持った
シリコン酸化膜層を得るために、２つの工程の酸化処理が利用されている。
【０００４】 第１工程の処理は、基板表面上の酸化処理によって、均一な厚みのシリコン酸
化膜の第１の層を成長することにある。
【０００５】 第２工程は、マスクされていない領域内に、より厚い最終的な酸化膜層を得る
ために、すでに第１の酸化膜層で被覆されている基板表面の所定領域をマスクし
ながら、酸化処理により第２のシリコン酸化膜層を成長することにある。
【０００６】 この処理の大きな欠点は、マスキングとエッチングの工程の間のゲート酸化膜
の汚染である。
【０００７】 上記のマスキング工程の欠点を直すために、非均一な厚みの酸化膜層を１回の
工程で成長する工程が最近提案されている。この工程は、基板の表面に、より薄
い酸化膜層を得ることが要求される箇所に、窒素イオンの注入により酸化率が低
下された所定領域を形成した後、シリコン基板表面の酸化によりシリコン酸化膜
層を成長するものである。このような工程は、その他では、１９９８年８月のJ.
Electrochem 協会、第１４２巻、第８番のH.R.Soleimani 、B.S.Doyle およびA.
Philipossianによる論文「シリコンへの直接の窒素注入による極薄の窒化ＳｉＯ 2 酸化膜の形成」において解説されている。
【０００８】 注入された窒素（＞１０15ｃｍ-2）の高い混入量が必然的に薄いゲート酸化膜
層の劣化につながるので、後者の工程も重大な欠点を持つ。注入された領域が基
板上の大多数であり、そこで酸化膜層を薄くすることが行われる時、この欠点は
いっそう問題がある。（それゆえ、それは劣化問題に対して、より一層敏感であ
る）。
【０００９】 したがって、本発明の目的は、従来技術の工程の欠点を解消する、シリコン基
板の表面に不均一な厚みのシリコン酸化膜層を成長するための方法にある。
【００１０】 本発明によれば、本方法は、以下の工程を含むことを特徴とする。 ａ）効果的な混入量の、基板の酸化レートを増加させる化学種の原子の基板の所
定領域内への注入、および ｂ）基板表面上の酸化処理による不均一な厚みのシリコン酸化膜層の成長。
【００１１】 シリコン基板の酸化レートを増加させる注入可能な種は、シリコン、ゲルマニ
ウム、アルゴン、ネオン、ヘリウム、リンおよびヒ素を含む。好ましい種は、シ
リコン、ゲルマニウム、アルゴン、ネオンおよびヘリウムであり、より好ましく
はシリコン、ゲルマニウムおよびアルゴンである。
【００１２】 リンまたはヒ素の注入はシリコン基板の酸化のレートを増加させるが、しかし
、これらの種は、その電気的特性、必ずしも望ましくない何かを変更するシリコ
ンのドーパントであるという欠点を持っている。
【００１３】 シリコン基板の酸化レートを増加させることは、明らかに、注入される化学種
の性質、注入される混入量および注入エネルギーに依存する。一般的に、注入さ
れる化学種の混入量は、５×１０13〜５×１０15ａｔｏｍｓ／ｃｍ2 の間、好ま
しくは、１×１０15〜５×１０15ａｔｏｍｓ／ｃｍ2 で変化する。
【００１４】 注入エネルギーは、２ｋｅＶ未満〜１００ｋｅＶ以上まで変化するであろうが
、一般的には２〜８０ｋｅＶまで、好ましくは２〜１５ｋｅＶまで変化する。
【００１５】 化学種の原子のシリコン基板への注入は、その技術分野では普通のことであり
、公知である。したがって、加速される前に、注入される化学種が電界によりイ
オン化される、通常のイオン注入のための工程および装置を使うことが可能であ
る。
【００１６】 このような注入を行うための通常の装置は、ＳＨＣ８０型のＶＡＲＩＡＮ装置
である。
【００１７】 本発明の方法は、単結晶、多結晶または非結晶に関係なく、あらゆる種類のシ
リコン基板で使用することができる。
【００１８】 シリコン酸化膜層が成長する工程は通常のことであり、標準の炉内での酸化に
より、３００℃よりも高温で、例えば酸素、希釈酸素、水蒸気、オゾンまたは他
のガスのような酸化雰囲気中で行うことができる。また、プラズマ酸化、電気化
学的酸化および高速熱酸化（ＲＴＯ）のような他の通常の酸化方法を使うことが
可能である。
【００１９】 酸化雰囲気中で、標準の炉（ＳＶＧ製）内で、９００℃で６分間の熱酸化によ
り、シリコンウエハーの上にシリコン酸化膜層を成長した。
【００２０】 いくつかのウエハーに、注入エネルギーが異なる点を除いて、同様の方法で、
あらかじめアルゴンイオンを注入した（ＶＡＲＩＡＮ ＳＨＣ８０の注入装置）
。
【００２１】 得られたシリコン酸化膜層の厚みは、偏光解析法により計測した。その結果を
下記表１に示す。
【００２２】 表１ 形成される酸化膜層の厚み、ｎｍ 注入エネルギー ２ｋｅＶ １０ｋｅＶ ８０ｋｅＶ 注入量 ５×１０13ａｔ／ｃｍ2 ４．７８ ５．７４ − ５×１０14ａｔ／ｃｍ2 ５．６６ ５．９２ ６．０ １×１０15ａｔ／ｃｍ2 ６．０１ ６．７５ − ５×１０16ａｔ／ｃｍ2 ８．８ １２．３ １１．０
【００２３】 比較のために、酸化されていない同様のシリコンウエハーの上に同じ酸化条件
で得られる酸化膜層の厚みは、４．７ｎｍである。
【００２４】 ネオンまたはヘリウムの注入は、アルゴンと同じ結果となる。
【００２５】 １０ｋｅＶのエネルギーで、それぞれ２×１０15ａｔｏｍｓ／ｃｍ2 および３
×１０15ａｔｏｍｓ／ｃｍ2 の注入量でのリンおよびヒ素の注入は、それぞれ１
２および１７ｎｍの酸化膜層となっている。
【００２６】 本発明に従う方法は、シリコン基板の酸化レートを増加することに基づくもの
であり、従来技術の場合であるレートを削減することに基づくものではないので
、同時に、例えばＩ／Ｏバスにおいて、より高い電圧に耐えるのに適したより大
きい厚みの酸化膜層を得る間、酸化膜層の最も薄い領域が劣化される危険性は取
り除かれる。
【手続補正書】
【提出日】平成１３年２月１５日（２００１．２．１５）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正内容】
【０００７】 上記のマスキング工程の欠点を直すために、非均一な厚みの酸化膜層を１回の
工程で成長する工程が最近提案されている。この工程は、基板の表面に、より薄
い酸化膜層を得ることが要求される箇所に、窒素イオンの注入により酸化率が低
下された所定領域を形成した後、シリコン基板表面の酸化によりシリコン酸化膜
層を成長するものである。このような工程は、特に、１９９８年８月のJ.Electr
ochem 協会、第１４２巻、第８番のH.R.Soleimani 、B.S.Doyle およびA.Philip
ossianによる論文「シリコンへの直接の窒素注入による極薄の窒化ＳｉＯ2 酸化
膜の形成」において解説されている。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/283 Ｈ０１Ｌ 21/283 Ｃ 21/8234 27/08 １０２Ｃ 27/088 Ｆターム(参考） 4K029 AA06 BA46 BD01 CA10 4M104 AA01 CC05 EE03 EE14 GG09 GG10 GG14 HH20 5F048 AA05 AA07 AA09 AB03 AC01 BB16 5F058 BC02 BE07 BF54 BF70 BF73 BF77 BJ01

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 ａ）効果的な混入量の、基板の酸化レートを増加させる化学種の原子の基板の所
    定領域内への注入、および ｂ）基板表面上の酸化処理による不均一な厚みのシリコン酸化膜層の成長を含む
    ことを特徴とするシリコン基板の表面に不均一な厚みのシリコン酸化膜層を形成
    する方法。
  2. 【請求項２】 前記化学種がシリコン、ゲルマニウム、アルゴン、ネオン、ヘリウム、リンお
    よびヒ素から選択されることを特徴とする請求項１に記載の方法。
  3. 【請求項３】 前記注入工程がイオン注入工程であることを特徴とする請求項１または２に記
    載の方法。
  4. 【請求項４】 前記注入エネルギーが２〜１００ｋｅＶの間、好ましくは２〜８０ｋｅＶの間
    であることを特徴とする請求項１〜３のいずれかに記載の方法。
  5. 【請求項５】 前記注入量が５×１０13〜５×１０15ａｔｏｍｓ／ｃｍ2 、好ましくは１×１
    ０15〜５×１０15ａｔｏｍｓ／ｃｍ2 であることを特徴とする請求項１〜４のい
    ずれかに記載の方法。
  6. 【請求項６】 酸化処理による成長工程がプラズマ酸化、電気化学的酸化または高速熱酸化に
    よる炉内での酸化工程であることを特徴とする請求項１〜５のいずれかに記載の
    方法。
  7. 【請求項７】 前記シリコン酸化膜層の成長工程が少なくとも３００℃の温度での炉内での酸
    化雰囲気中での酸化工程であることを特徴とする請求項６に記載の方法。
JP2000562301A 1998-07-28 1999-07-19 シリコン基板の表面に非均一な厚みの酸化膜層を形成する方法 Pending JP2002521831A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR98/09607 1998-07-28
FR9809607A FR2781780B1 (fr) 1998-07-28 1998-07-28 Procede de formation d'une couche d'oxyde d'epaisseur non-uniforme a la surface d'un substrat de silicium
PCT/FR1999/001756 WO2000006489A1 (fr) 1998-07-28 1999-07-19 Procede de formation d'une couche d'oxyde d'epaisseur non-uniforme a la surface d'un substrat de silicium

Publications (1)

Publication Number Publication Date
JP2002521831A true JP2002521831A (ja) 2002-07-16

Family

ID=9529083

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000562301A Pending JP2002521831A (ja) 1998-07-28 1999-07-19 シリコン基板の表面に非均一な厚みの酸化膜層を形成する方法

Country Status (5)

Country Link
EP (1) EP1100750B1 (ja)
JP (1) JP2002521831A (ja)
DE (1) DE69911792D1 (ja)
FR (1) FR2781780B1 (ja)
WO (1) WO2000006489A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001244345A (ja) * 2000-02-29 2001-09-07 Fujitsu Ltd 半導体装置の製造方法
JP2006222151A (ja) * 2005-02-08 2006-08-24 Oki Electric Ind Co Ltd 半導体素子の製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9318108B2 (en) 2010-01-18 2016-04-19 Apple Inc. Intelligent automated assistant
US10049663B2 (en) 2016-06-08 2018-08-14 Apple, Inc. Intelligent automated assistant for media exploration

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6116530A (ja) * 1984-07-03 1986-01-24 Matsushita Electronics Corp 半導体装置の製造方法
US5021354A (en) * 1989-12-04 1991-06-04 Motorola, Inc. Process for manufacturing a semiconductor device
US5106768A (en) * 1990-08-31 1992-04-21 United Microelectronics Corporation Method for the manufacture of CMOS FET by P+ maskless technique
US5937310A (en) * 1996-04-29 1999-08-10 Advanced Micro Devices, Inc. Reduced bird's beak field oxidation process using nitrogen implanted into active region

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001244345A (ja) * 2000-02-29 2001-09-07 Fujitsu Ltd 半導体装置の製造方法
JP2006222151A (ja) * 2005-02-08 2006-08-24 Oki Electric Ind Co Ltd 半導体素子の製造方法

Also Published As

Publication number Publication date
WO2000006489A1 (fr) 2000-02-10
EP1100750B1 (fr) 2003-10-01
EP1100750A1 (fr) 2001-05-23
FR2781780A1 (fr) 2000-02-04
DE69911792D1 (de) 2003-11-06
FR2781780B1 (fr) 2000-10-27

Similar Documents

Publication Publication Date Title
US6773999B2 (en) Method for treating thick and thin gate insulating film with nitrogen plasma
US6033998A (en) Method of forming variable thickness gate dielectrics
US6087229A (en) Composite semiconductor gate dielectrics
EP0631308B1 (en) Method of controlling gate oxide thickness in the fabrication of semiconductor devices
EP0269349B1 (en) Method of making an article comprising a buried SiO2 layer
US7560792B2 (en) Reliable high voltage gate dielectric layers using a dual nitridation process
US20040175961A1 (en) Two-step post nitridation annealing for lower EOT plasma nitrided gate dielectrics
JP2008028403A (ja) 第１の酸化物層および第２の酸化物層を形成するための方法
US20040132253A1 (en) Manufacture method of semiconductor device with gate insulating films of different thickness
US20050130448A1 (en) Method of forming a silicon oxynitride layer
US7208360B2 (en) Semiconductor device and method of manufacturing the same
US6511925B1 (en) Process for forming high dielectric constant gate dielectric for integrated circuit structure
JP3204855B2 (ja) 半導体基板の製造方法
KR100878734B1 (ko) Ｓｉｍｏｘ 웨이퍼의 제조 방법
WO2002037561A2 (en) Dual gate oxide process for uniform oxide thickness
JP2002521831A (ja) シリコン基板の表面に非均一な厚みの酸化膜層を形成する方法
JP2003133550A (ja) 半導体装置及びその製造方法
KR20020014095A (ko) 반도체 소자의 게이트 산화막 제조방법
JPS62104021A (ja) シリコン半導体層の形成方法
KR100699290B1 (ko) 반도체 장치의 제조 방법 및 제조 장치
KR100247904B1 (ko) 반도체 장치의 제조방법
KR100349363B1 (ko) 고유전 게이트 절연막을 갖는 피모스 소자의 제조방법
JP3866667B2 (ja) 半導体装置の製造方法
JP2685384B2 (ja) 半導体基板の製造法
JPS59178721A (ja) 化合物半導体基板の処理方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060630

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090414

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091110