JPH07134315A - 表示装置およびその製造方法 - Google Patents

表示装置およびその製造方法

Info

Publication number
JPH07134315A
JPH07134315A JP31562093A JP31562093A JPH07134315A JP H07134315 A JPH07134315 A JP H07134315A JP 31562093 A JP31562093 A JP 31562093A JP 31562093 A JP31562093 A JP 31562093A JP H07134315 A JPH07134315 A JP H07134315A
Authority
JP
Japan
Prior art keywords
thin film
electrode
zinc sulfide
display device
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP31562093A
Other languages
English (en)
Other versions
JP3051627B2 (ja
Inventor
Tomoji Yamagami
智司 山上
Masahiro Adachi
昌浩 足立
Hiroshi Morimoto
弘 森本
Masaru Yoshida
勝 吉田
Yasuyoshi Kaize
泰佳 海瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP31562093A priority Critical patent/JP3051627B2/ja
Priority to US08/191,198 priority patent/US5642212A/en
Priority to DE69405419T priority patent/DE69405419T2/de
Priority to EP94300809A priority patent/EP0610083B1/en
Publication of JPH07134315A publication Critical patent/JPH07134315A/ja
Priority to US08/453,360 priority patent/US5663020A/en
Application granted granted Critical
Publication of JP3051627B2 publication Critical patent/JP3051627B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1365Active matrix addressed cells in which the switching element is a two-electrode device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)

Abstract

(57)【要約】 【目的】 表示装置において、画像欠陥が少なく、かつ
各画素間のばらつきが小さくなるようにする。 【構成】 2端子素子のアクティブ層3を硫化亜鉛の薄
膜で形成するので、2端子素子のI−V特性が急峻でし
かも対称性が良好となる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、2端子素子を用いた表
示装置およびその製造方法に関する。
【0002】
【従来の技術】CRTにとって代わる表示装置の代表的
なものとして液晶表示装置がある。液晶表示装置は、液
晶を表示媒体とし、この液晶層に電圧を印加して液晶に
電気光学的変化を起こし、大容量の文字や画像などの表
示を行う。この液晶表示装置において、そのスイッチン
グ素子として2端子の非線形素子、あるいは3端子の能
動素子を用いた方法が盛んに研究、開発されている。2
端子素子は、3端子素子に比べて構造が簡単なため、マ
スク数も少なく、製造工程も簡便であるという特徴を持
っている。
【0003】2端子非線形素子を用いる方法には、大き
く分けて2端子非線形素子の容量の非線形性を利用する
方法と、電気抵抗の非線形性を利用する方法とがある。
【0004】2端子非線形素子の容量の非線形性を利用
して液晶表示を行う試みは、強誘電体液晶を表示媒体に
用いた液晶素子について、GrabmairらがMo
l.Cryst.Liq.Cryst.15(197
1)に、また、TannasらがSID’73Sym
p. Digest(1973)にそれぞれ発表してい
る。
【0005】しかし、この方法は大きな駆動電圧が必要
であり、強誘電体液晶は誘電率の温度依存性が大きいた
め、完成した装置も温度依存性を有するといった欠点が
あるので、現在、実用化までには至っていない。
【0006】2端子非線形素子の電気抵抗の非線形性を
用いる方法としては、LechnerがProc.IE
EE59.(1971)にダイオードを用いる方法を提
案し、CastleberryがIEEE.Tran
s.Electron Devaices ED−26
(1979)にZnOのバリスタを用いる方法を、ま
た、BaraffがIEEE.Trans.Elect
ron DevaicesED−28(1981)にM
IM(Metal Insulater Metal、
金属−絶縁層−金属)を用いる方法を提案している。
【0007】MIMの特徴としては、Thin Fil
m Transistor(薄膜トランジスタ、以下T
FTと略称する。)のように一つの基板に走査線と信号
線とを一緒に配設しないので、TFTに比べて画面中の
画素領域の占める割合(開口率)を大きくできること、
走査線と信号線との交点部の絶縁不良が原因で起こる線
欠陥が少ないこと等がある。また、作製上のマスク数も
少なく、製作工程も簡単なため製造歩留まりが高いこ
と、アモルファスシリコンを用いたTFTやダイオード
等で問題となる光励起電流の発生がなく、MIM素子を
外部光から遮蔽する必要がないこと等があげられる。
【0008】図21に従来のMIMを備えた表示装置の
基本的な構造の一例を示す。図21(a)はマトリクス
基板の一絵素部を示している。図21(b)は図21
(a)の線D−D’による断面を示す。
【0009】この表示装置は、ガラス等の絶縁性の基板
51上にTa(タンタル)から成る走査線52が配設さ
れており、走査線52からは走査線52に直交して電極
52aが分岐している。この走査線52およびその電極
52aの表面には陽極酸化処理が施され、Ta25から
成る絶縁膜53が形成されている。この陽極酸化処理が
施された電極52aの絶縁膜53表面を覆って、かつ、
この電極52aに交差する方向にTa等から成る矩形の
金属膜片54が形成されている。この電極52aおよび
金属膜片54のそれぞれに対応し、これらを覆って、矩
形の絵素電極55が複数形成されている。
【0010】この電極52a、電極52a表面の絶縁膜
53、および金属膜片54の三層構造がMIM素子を構
成する。すなわち、電極52aがMIM素子の第1金
属、電極52a表面の絶縁膜53がMIM素子の絶縁
層、および金属膜片54がMIM素子の第2金属に対応
する。この絶縁層にTa25を用いた2端子非線形素子
を有する液晶表示装置が商品化されている。
【0011】また、特公昭61−32673および特公
昭61−32674には2端子素子としてMIMを用い
た液晶表示装置が開示されている。
【0012】
【発明が解決しようとする課題】ところで、上記2端子
素子には以下のような素子特性が強く要求されている。
すなわち、2端子素子の第1金属と第2金属との間のア
クティブ層(MIM素子の絶縁層)に印加される電圧V
と、この電圧Vの印加に応じて両金属間に流れる電流I
の立ち上がりが急峻でかつ、この電流値の対称性が印加
電圧Vの極性に無関係であるというI−V特性を有する
こと、また、このI−V特性の対称性が各画素について
均一であることが要請されている。
【0013】図22に従来のMIM素子のI−V特性曲
線を示す。この図に示されるように、従来のMIM素子
ではI−V特性の対称性が得られていない。この原因と
しては、第1金属は、陽極酸化によって形成された絶縁
層と接しているのに対し、第2金属はスパッタ法やCV
D法によって絶縁層の上に形成されるので、絶縁層と第
1金属との界面と絶縁層と第2金属との界面の様子が異
なるためだと考えられている。また第1金属の陽極酸化
時に不純物が絶縁層に侵入し、その不純物濃度が第1金
属の界面付近と第2金属の界面付近とで異なっているた
めだとも考えられている。このように、絶縁層と第1金
属との界面、および絶縁層と第2金属との界面の状態が
MIM素子のI−V特性に影響するため、このMIM素
子に使用される金属の種類が限られてくる。例えば、従
来のように絶縁層にTa25を用いたMIM素子の場合
には、第2金属にはCr、Ta、Tiが用いられ、Al
やITOを用いるとI−V特性の対称性が著しく悪くな
る。
【0014】MIM素子のI−V特性は、Poole−
Frenkel電流によって下記、、式で表され
る。
【0015】 I=α・V・exp(β√V) ・・・・ α=(nμq/d)・exp(−ψ/(kT)) ・・・・ β=(1/(kT))√(q3/(πεd)) ・・・・ 但し、q:電荷 n:キャリア密度
μ:移動度 ψ:トラップの深さ d:絶縁層の膜厚 T:温度 k:ボルツマン定数 ε:誘電率 式で示されるβ値はこのMIM素子のI−V特性の急
峻性を示し、その値が大きい程I−V特性が良い。例え
ば、Ta25を用いたMIM素子の場合は約3〜4であ
るが、2端子素子の一種であるバリスタのβ値は約7〜
8であるので、絶縁層にTa25を用いたMIM素子の
場合、このバリスタよりI−V特性が劣っていることに
なる。
【0016】さらに、式によりこのβ値は絶縁層の膜
厚dに依存していることが判る。このため、絶縁層の膜
厚dの僅かのばらつきでもMIM素子のI−V特性が変
わるので、これに伴い各画素を駆動しているMIM素子
のI−V特性にばらつきが生ずる。そして、このMIM
素子のI−V特性のばらつきがそのまま画質の状態のば
らつきとなって現れ、表示品位に大きな影響を与える。
【0017】本発明は上記のような課題を解決するため
になされたものであり、2端子素子を備えた表示装置に
ついて、2端子素子のI−V特性を改善し、画質の欠陥
が少なく、かつ、画質が均一な表示装置を提供すること
を目的とする。
【0018】また、2端子素子にはその作製過程におい
て以下に示すような問題がある。2端子素子の第1金属
表面上にアクティブ層(MIM素子の絶縁層)を形成す
る場合、第1金属パターンの段差に対するアクティブ層
形成時のステップカバレッジ性が悪いと、素子の絶縁破
壊を引き起こすことになる。また、第1金属をエッチン
グ工程によりパターン形成する場合、このエッチングテ
ーパー面が素子の動作に悪影響を与え、素子の不良、劣
化を引き起こす原因となる。この点についての解決手段
として、いくつかの提案がなされている。
【0019】特開平1−270027号公報には図23
に示すように、基板61上に第1金属62を形成し、こ
の第1金属62を陽極酸化して絶縁層63(アクティブ
層)とする。この絶縁層63の上を絶縁膜からなる中間
層66で覆いかぶせ、この中間層の第1金属62の平坦
部に当たる部分に穴を開ける。この穴を通して第2金属
と絶縁層63とを接続し、この第2金属64の絶縁層6
3と接続された反対側の部分で画素電極65と接続する
構成にしたものがある。この構成により、第1金属62
のエッチングテーパ面を素子の構成要素に含めない形に
している。
【0020】また、特開平5−72570号公報には図
24に示すように、第1金属62のパターンをマスクに
用いた裏面露光のフォトレジスト法により、2端子素子
のアクティブ層63、及び絶縁性の中間層66を形成す
るようにしたものがある。これにより第1金属62の領
域に存在するアクティブ層63のみを特定して素子部と
して利用する形にし、第1金属62のエッジ部での絶縁
破壊を防止できるようにしている。
【0021】しかしながら、図23の構造とするために
は中間層66と絶縁層63(アクティブ層)とを選択エ
ッチングする必要があり、絶縁層63を耐薬品性の弱い
材料で形成する場合には、作製が困難である。図24の
裏面露光によるフォトレジスト法では精度に限界があ
る。
【0022】また図23、図24に示される両構造と
も、アクティブ層63(絶縁層)が素子部(コンタクト
ホール部)以外の箇所にも形成されるため、この領域に
おいてリーク電流が増加したり、インピーダンスが印加
電圧によって変化したりして表示特性に悪影響を及ぼす
という問題がある。
【0023】本発明の他の目的は、このような2端子素
子の作製工程における第1金属とアクティブ層の間のス
テップカバレッジの問題を解消し、信頼性の高い2端子
素子を備えた表示装置およびその作製方法を提供するこ
とにある。
【0024】
【課題を解決するための手段】本発明の表示装置は、2
端子素子のアクティブ層(非線形層)に硫化亜鉛薄膜を
用いることによってなされる。硫化亜鉛薄膜のI−V特
性としては、プールフランケル特性と高抵抗状態と低抵
抗状態の2状態を示すスイッチング特性があることが知
られている。前者は、H.MURRY Thin so
lid films 22(1974)37に記載さ
れ、後者は福澤雅弘 応用物理第46巻第7号(197
7)に記載されている。後者のスイッチングのI−V特
性を図25に示す。図25に示したように、或るしきい
値を境に硫化亜鉛薄膜の抵抗の状態が急に変化するた
め、I−V特性としては不連続な特性を示し、電気的特
性は大変不安定で信頼性に乏しく、また表示装置に用い
るI−V特性としては適当ではない。
【0025】本発明に用いるZnS薄膜のI−V特性
は、図2に示すように、連続的なI−V特性を用いるも
のであり、本特性は安定な特性を示し、しかもTa25
やSiNxを用いた2端子素子に比べてI−V特性が急
峻であることを利用したものである。
【0026】以下に、具体的な手段を説明する。
【0027】本発明の表示装置は、絶縁性の基板上に平
行に配設された複数の配線と、各配線に複数の分岐部を
設けて、または各配線上に複数の所定の領域を定めてな
る第1電極と、該配線および/または該第1電極を覆っ
て形成された硫化亜鉛の薄膜と、該硫化亜鉛の薄膜上で
あって、各第1電極のそれぞれに交差して形成された第
2電極と、各第2電極と電気的に接続された絵素電極
と、該基板に対向配置された対向基板と、該対向基板の
内面に形成された対向電極と、該基板と該対向基板とに
挟持された電気光学的特性を有する表示媒体とを有し、
該第1電極と該硫化亜鉛の薄膜と該第2電極の三層構造
が2端子素子であるので、そのことにより上記目的が達
成される。
【0028】ある実施例では、前記硫化亜鉛の薄膜の厚
みが100オングストローム〜1μmの範囲に形成され
る。
【0029】ある実施例では、前記第1電極と前記硫化
亜鉛の薄膜との間に第1の絶縁膜を形成する。
【0030】ある実施例では、前記第1の絶縁膜を陽極
酸化によって形成する。
【0031】ある実施例では、前記硫化亜鉛の薄膜と前
記第2電極との間に第2の絶縁膜を形成する。
【0032】ある実施例では、前記第2の絶縁膜がスル
ーホールを有し、該スルーホールを通して、前記第2電
極と前記硫化亜鉛の薄膜とが導通可能である。
【0033】ある実施例では、前記第1電極と前記硫化
亜鉛の薄膜との間に第1の絶縁膜が形成され、前記硫化
亜鉛の薄膜と前記第2電極との間に第2の絶縁膜が形成
されてなる。
【0034】ある実施例では、前記第1の絶縁膜が陽極
酸化によって形成されてなる。
【0035】ある実施例では、前記第1の絶縁膜と前記
第2の絶縁膜とが、同種の材料から成る。
【0036】ある実施例では、前記第2の絶縁膜がスル
ーホールを有し、該スルーホールを通して、前記第2電
極と前記硫化亜鉛の薄膜とが導通可能である。
【0037】ある実施例では、前記スルーホールの開口
面積が10μm2〜1000μm2に形成される。
【0038】ある実施例では、前記硫化亜鉛の薄膜中に
マンガンを含有する。
【0039】ある実施例では、前記硫化亜鉛の薄膜中に
銅を含有する。
【0040】ある実施例では、前記硫化亜鉛の薄膜中に
希土類元素を含有する。
【0041】ある実施例では、前記硫化亜鉛の薄膜中に
希土類元素化合物を含有する。
【0042】ある実施例では、前記硫化亜鉛の薄膜中に
周期律表III族の元素を含有する。
【0043】ある実施例では、前記硫化亜鉛の組成をZ
x(1-x)とし、1>x>0.5とする。
【0044】ある実施例では、前記第1の絶縁膜および
/または第2の絶縁膜が窒素化合物である。
【0045】ある実施例では、前記第1電極および/ま
たは第2電極を透明導電膜で形成し、前記第1の絶縁膜
および/または第2の絶縁膜を窒素化合物で形成する。
【0046】ある実施例では、前記第1電極および/ま
たは第2電極を透明導電膜で形成し、前記第1の絶縁膜
および/または第2の絶縁膜を酸化シリコンで形成す
る。
【0047】ある実施例では、前記第1の絶縁膜および
/または第2の絶縁膜を種類の異なる絶縁膜を2層以上
積層して形成する。
【0048】ある実施例では、前記第2電極と前記絵素
電極を同じ材料の導電性膜で形成する。
【0049】ある実施例では、前記絵素電極をAl、A
g、Cr、Ni、Cu、Tiのいずれかまたはこれらの
合金で形成する。
【0050】ある実施例では、前記電気光学的特性を示
す表示媒体として液晶を用いる。
【0051】ある実施例では、前記スルーホールを有す
る絶縁膜の表面に凹凸を付け、前記絵素電極をAl、A
g、Cr、Ni、Cu、Tiのいずれかまたはこれらの
合金で形成する。
【0052】ある実施例では、前記スルーホールを有す
る絶縁膜に有色レジストを用いる。
【0053】ある実施例では、前記電気光学的特性を示
す表示媒体としてホワイトテーラゲストホスト液晶を用
いる。
【0054】ある実施例では、前記基板上に種類の異な
る絶縁膜を2層以上積層して該基板に絶縁性をもたせ
る。
【0055】本発明の表示装置の製造方法は、絶縁性の
基板上に互いに平行に配設される複数の配線をパターン
形成するか、または絶縁性の基板上に互いに平行に配設
される複数の配線と各配線から分岐する複数の第1電極
とをパターン形成する工程と、該配線のみが形成された
場合には該配線を覆って硫化亜鉛の薄膜を形成し、該配
線の表面の複数の所定の領域を該第1電極に定めて該硫
化亜鉛の薄膜上の各第1電極のそれぞれに交差して第2
電極を形成し、各第2電極に接続して該硫化亜鉛の薄膜
上に絵素電極を形成するか、または、該配線と該第1電
極とが形成された場合には該配線と該第1電極とを覆っ
て硫化亜鉛の薄膜を形成し、該硫化亜鉛の薄膜上の各第
1電極のそれぞれに交差して該第2電極を形成し、各第
2電極に接続して該硫化亜鉛の薄膜上に絵素電極を形成
する工程と、該基板に対向配置される対向基板の内面上
に対向電極を形成する工程と、該基板と該対向基板と
を、間に電気光学的特性を有する表示媒体を挟んで貼り
合わせる工程とを包含するので、そのことにより上記目
的が達成される。
【0056】ある実施例では、前記配線および前記第1
電極の形成後、前記硫化亜鉛の薄膜を形成する前に、該
配線および該第1電極を覆って、第1の絶縁膜を形成す
る工程を包含する。
【0057】ある実施例では、前記硫化亜鉛の薄膜を形
成後、前記第2電極を形成する前に、該硫化亜鉛の薄膜
を覆って第2の絶縁膜を形成する工程を包含する。
【0058】ある実施例では、前記配線および前記第1
電極の形成後、前記硫化亜鉛の薄膜を形成する前に、該
配線および該第1電極を覆って第1の絶縁膜を形成し、
かつ該硫化亜鉛の薄膜を形成後、前記第2電極を形成す
る前に、該硫化亜鉛の薄膜を覆って第2の絶縁膜を形成
する工程を包含する。
【0059】ある実施例では、前記第2の絶縁膜を形成
後、前記第2電極を形成する前に、該第2の絶縁膜に該
第2電極と前記硫化亜鉛の薄膜とを接続するためのスル
ーホールを形成する工程を包含し、該スルーホールのパ
ターン形成を、前記基板の外方側から前記第1電極をマ
スクに用いて露光するフォトリソ法により行う。
【0060】ある実施例では、前記第2電極を形成する
前に、該硫化亜鉛の薄膜形成時の基板温度以上の温度で
熱処理を行う。
【0061】ある実施例では、前記第2の絶縁膜を形成
する前に、該硫化亜鉛の薄膜形成時の基板温度以上の温
度で熱処理を行う。
【0062】ある実施例では、前記第2電極の形成後、
前記硫化亜鉛の薄膜形成時の基板温度以上の温度で熱処
理を行う。
【0063】ある実施例では、前記熱処理を真空雰囲気
中で行う。
【0064】ある実施例では、前記熱処理を硫黄雰囲気
中で行う。
【0065】本発明の表示装置は、絶縁性の基板上に平
行に配設された複数の配線と、各配線に複数の分岐部を
設けて、または各配線上に複数の所定の領域を定めて設
けられた第1電極と、各第1電極表面上の平坦部の所定
の領域内のみに形成された硫化亜鉛の薄膜と、該硫化亜
鉛の薄膜が形成された領域を除く該第1電極と該配線と
を覆って、該基板の表示領域に形成された絶縁膜と、各
硫化亜鉛の薄膜上に接続して積層形成された第2電極
と、各第2電極に接続され、該絶縁膜表面上の所定の領
域に形成された絵素電極と、該基板に対向配置された対
向基板と、該対向基板の内面に形成された対向電極と、
該基板と該対向基板とに挟持された電気光学的特性を有
する表示媒体とを有し、該第1電極と該硫化亜鉛の薄膜
と該第2電極とで2端子素子を構成するので、そのこと
により上記目的が達成される。
【0066】ある実施例では、前記第2電極と前記絵素
電極とを同じ材料の導電性膜で形成する。
【0067】ある実施例では、前記絵素電極がAl、A
g、Cr、Ni、Cu、Tiのいずれかまたはこれらの
合金で形成する。
【0068】ある実施例では、前記硫化亜鉛の薄膜中に
マンガンを含有する。
【0069】ある実施例では、前記硫化亜鉛の薄膜中に
銅を含有する。
【0070】ある実施例では、前記硫化亜鉛の薄膜中に
希土類元素を含有する。
【0071】ある実施例では、前記硫化亜鉛の薄膜中に
希土類元素化合物を含有する。
【0072】ある実施例では、前記硫化亜鉛の薄膜中に
周期表III元素の元素を含有する。
【0073】ある実施例では、前記硫化亜鉛の組成をZ
x(1-x)とし1>x>0.5とする。
【0074】ある実施例では、前記基板上に種類の異な
る絶縁膜を2層以上積層して該基板に絶縁性をもたせ
る。
【0075】本発明の表示装置の製造方法は、絶縁性の
基板上に互いに平行に配設される複数の配線および各配
線から分岐した複数の第1電極を同時にパターン形成す
る工程と、該配線および該第1電極を覆って該基板の表
示領域全面に絶縁膜を形成する工程と、該絶縁膜表面上
にレジストを形成する工程と、該レジストを露光・現像
して、後に形成される硫化亜鉛の薄膜の形成領域パター
ンを形成する工程と、該硫化亜鉛の薄膜の形成領域パタ
ーンに基づいて該絶縁膜をエッチングする工程と、該レ
ジストを覆って該基板表面上に硫化亜鉛の薄膜を形成す
る工程と、該レジストおよび該レジスト上の硫化亜鉛の
薄膜を除去する工程と、各第1電極上に形成された硫化
亜鉛の薄膜に接続させて第2電極兼絵素電極を形成する
工程とを包含するので、そのことにより上記目的が達成
される。
【0076】ある実施例では、絶縁性の基板上に互いに
平行に配設される複数の配線および各配線から分岐した
複数の第1電極を同時にパターン形成する工程と、該配
線および該第1電極を覆って硫化亜鉛の薄膜を形成する
工程と、該硫化亜鉛の薄膜表面上にレジストを形成する
工程と、該レジストを露光・現像して、所定の形状にパ
ターニングする工程と、該レジストのパターンに基づい
て、該硫化亜鉛の薄膜をエッチングする工程と、該硫化
亜鉛の薄膜上の該レジストを覆って、該基板の表示領域
全面に絶縁膜を形成する工程と、該硫化亜鉛の薄膜上の
該レジストおよび該レジスト上の該絶縁膜を除去する工
程と、該第1電極上に形成された該硫化亜鉛の薄膜に接
続させて第2電極兼絵素電極を該絶縁膜上に形成する工
程とを包含する。
【0077】ある実施例では、絶縁性の基板上に互いに
平行に配設される複数の配線および各配線から分岐した
複数の第1電極を同時にパターン形成する工程と、該配
線および該第1電極を覆って、該基板の表示領域全面に
絶縁膜を形成する工程と、該絶縁膜表面上全面にレジス
トを形成する工程と、該レジストを露光・現像して、後
に形成される硫化亜鉛の薄膜の形成領域パターンを形成
する工程と、該硫化亜鉛の薄膜の形成領域パターンに基
づいて該絶縁膜をエッチングする工程と、該レジストを
覆って、該基板表面上に該硫化亜鉛の薄膜を形成する工
程と、該硫化亜鉛の薄膜を覆って、該基板表面上に導電
性の薄膜を形成する工程と、該第1電極上の該硫化亜鉛
の薄膜と該導電性の薄膜を残して、該レジストおよび該
レジスト上に連続して積層された該硫化亜鉛の薄膜と該
導電性薄膜を除去する工程と、各硫化亜鉛の薄膜上に残
留した該導電性薄膜に接続して、該絶縁膜上に絵素電極
を形成する工程とを包含する。
【0078】ある実施例では、絶縁性の基板上に互いに
平行に配設される複数の配線および各配線から分岐した
複数の第1電極を同時にパターン形成する工程と、該配
線および該第1電極を覆って硫化亜鉛の薄膜を形成する
工程と、該硫化亜鉛の薄膜上に導電性の薄膜を形成する
工程と、該導電性の薄膜表面上にレジストを形成する工
程と、該レジストを露光・現像して、所定の形状にパタ
ーニングする工程と、該レジストのパターンに基づい
て、該硫化亜鉛の薄膜および該導電性の薄膜をエッチン
グする工程と、該導電性の薄膜上の該レジストを覆っ
て、該基板の表示領域全面に絶縁膜を形成する工程と、
該導電性の薄膜上の該レジストおよび該レジスト上の該
絶縁膜を除去する工程と、該第1電極上の該硫化亜鉛の
薄膜上に形成された該導電性の薄膜に接続させて絵素電
極を該絶縁膜上に形成する工程とを包含する。
【0079】ある実施例では、前記絵素電極をAl、A
g、Cr、Ni、Cu、Tiのいずれかまたはこれらの
合金で形成する。
【0080】ある実施例では、前記硫化亜鉛の薄膜中に
マンガンを含有させる。
【0081】ある実施例では、前記硫化亜鉛の薄膜中に
銅を含有させる。
【0082】ある実施例では、前記硫化亜鉛の薄膜中に
希土類元素を含有させる。
【0083】ある実施例では、前記硫化亜鉛の薄膜中に
希土類元素化合物を含有させる。
【0084】ある実施例では、前記硫化亜鉛の薄膜中に
周期律表III族の元素を含有させる。
【0085】ある実施例では、前記硫化亜鉛の組成をZ
x(1-x)とし1>x>0.5である。
【0086】ある実施例では、前記基板上に種類の異な
る絶縁膜を2層以上積層して該基板に絶縁性をもたせ
る。
【0087】
【作用】本発明に係る上記の2端子素子の構成によれ
ば、2端子素子のアクティブ層を硫化亜鉛の薄膜で形成
するので、2端子素子のI−V特性が急峻でしかも対称
性が良好となる。
【0088】また、本発明に係る2端子素子の作製では
2端子素子の第1金属の所定の領域においてのみ硫化亜
鉛の薄膜を形成し、第1金属のテーパー部には硫化亜鉛
の薄膜を形成しない。
【0089】
【実施例】以下、本発明の実施例を述べる。本実施例に
よって本発明が限定されるものではない。
【0090】(実施例1)図1(c)に本発明の実施例
1に係る表示装置の斜視図を示し、図1(a)にその表
示装置を構成する下側の基板の一絵素部を示す。図1
(b)は図1(a)の線A−A’による断面を示す。
【0091】絶縁性のベース基板1上に走査線2とこの
走査線2から分岐した第1電極2aが形成されている。
第1電極2aは走査線2から、この走査線2に直角な方
向に分岐し、その分岐端でもとの分岐方向に直角な方向
に向きを変え、走査線2に平行に少し延伸し、この部分
で終端部を成している。この走査線2および第1電極2
aを覆って硫化亜鉛の薄膜3(以下、ZnS膜3とす
る)が基板全面にわたって形成されている。このZnS
膜3の上に接し、走査線2に沿って、各第1電極2aに
対応して矩形の絵素電極5が形成されている。各絵素電
極5は一つの張り出し部を有し、この絵素電極5の張り
出し部はそれぞれの絵素電極5が対応する第1電極2a
の終端部に交差している。これら第1電極2aの終端
部、ZnS膜3および絵素電極5の張り出し部が垂直方
向に積層された部分が2端子素子を構成する。
【0092】さらに、ZnS膜3上であって、絵素電極
5を覆って配向膜9がベース基板1表面全面にわたって
形成されている。
【0093】上記のベース基板1に対向配置される対向
基板8はガラス等の絶縁性基板からなり、対向基板8の
内面にはベース基板1上の走査線2に交差するように、
かつ各絵素電極5を覆う幅で対向電極7が形成されてい
る。この対向電極7を覆って対向基板8内面全面にわた
って配向膜9が形成されている。以上のようなベース基
板1と対向基板8との間には液晶10が挟持されてい
る。このような液晶表示装置は以下のようにして作製さ
れる。
【0094】まず、ガラス等の絶縁性のベース基板1上
に導電性薄膜として膜厚300nmのTa(タンタル)
をスパッタリング法により形成する。この薄膜形成には
他にCVD法、蒸着法等の形成法を用いることも可能で
ある。
【0095】続いて、この薄膜を所定の形状にパターニ
ングし、走査線2およびそれから分岐する第1電極2a
を得る。この走査線2および第1電極2aを覆って、ベ
ース基板1表面の表示領域全面にZnS膜3をスパッタ
リング法で形成する。この時のZnS膜3の膜厚は電気
光学特性を有する表示媒体材料に必要な駆動電圧に基づ
いて決める。すなわち、ZnS膜3の膜厚によってZn
S膜3に流れる電流が変化し、その結果液晶に充電され
る。この場合、ZnS膜3の絶縁耐圧は膜厚と比例関係
にあり、ZnS膜3の膜厚が10nm以下ではI−V特
性が不安定となり、膜厚が1μm以上ではI−V特性の
急峻性が悪くなるので、ZnS膜3の膜厚は10nmか
ら1μmの範囲に設定する必要がある。より好ましく
は、300オングストローム〜2000オングストロー
ムがよい。
【0096】スパッタリング法のターゲットとしては、
高純度のZnS焼結ターゲットや、高純度のZnSパウ
ダーを石英ガラス上に敷き詰めたものを用いても良い。
スパッタリングガスとしてはAr(アルゴン)ガスを用
い、スパッタ条件は以下の通りである。
【0097】基板温度 250℃ ガス圧 10Pa 入力パワー 750W ZnS膜3の形成方法としては、他にCVD法、蒸着法
等の薄膜形成方法を用いてもよい。本実施例ではZnS
膜3の膜厚を1000オングストロームに形成した。
【0098】次に、このZnS膜3上に接して絵素電極
5用の透明導電膜としてITO膜をスパッタリング法で
形成する。このITO膜の形成は他にCVD法、蒸着法
等によることも可能である。
【0099】また、この導電性膜は金属膜でもよい。金
属膜を用いれば反射型の表示装置を構成できる。この金
属膜材としてはAl、Ni、Ti、Ag、Cr、Cuお
よびこれらの合金を用いることができる。
【0100】次に、このITO膜をパターニングして絵
素電極5を形成する。絵素電極5には張り出し部を設
け、この張り出し部が前記第1電極2aに交差するよう
な形にパターニングする。
【0101】続いて、以上の要素をすべて覆って、ベー
ス基板1表面の表示領域全面に配向膜9を形成する。こ
の配向膜9に対しては、硬化後、配向処理を行う。
【0102】対向基板8には、対向基板8の表面上に透
明導電性のITO膜を形成し、このITO膜をパターニ
ングして複数の対向電極7、7…を形成する。対向電極
7はベース基板1上の各絵素電極5を覆う幅の線状のも
のを互いに平行に形成する。この対向電極7を覆って対
向基板8の表面全面に配向膜9を形成し、配向膜9の硬
化後、配向処理を行う。
【0103】以上のベース基板1とその対向基板8の両
基板を、ベース基板1上の絵素電極5形成面と対向基板
8の対向電極7形成面とが向かい合うように、かつ走査
線2と対向電極7とが互いに交差するように貼り合わせ
る。
【0104】最後に、この両基板1、8間に液晶10を
注入し、封止して液晶表示装置を得る。
【0105】このような液晶表示装置は以下のように動
作する。
【0106】本発明に係る2端子素子のI−V特性を図
2に示す。また、図3に2端子素子を有する液晶表示装
置の一画素に相当する等価回路を示す。2端子素子と液
晶層とはそれぞれ容量を有し、2端子素子の容量CD
液晶層の容量CLとが2端子素子の第1電極2aと対向
電極7との間に直列に接続された等価回路を成す。
【0107】第1電極2aと対向電極7の両端に電圧V
が印加されると、2端子素子にかかる電圧VDはこの電
圧Vが容量分割されて、下記式のようになる。
【0108】VD=V・CL/(CL+CD)・・・ 式よりCL>>CDであればVD≒Vとなり、電圧Vは
2端子素子に印加され、この結果2端子素子は、オン状
態になり電荷が液晶層の容量CLに充電される。
【0109】(実施例2)図4(a)、(b)に本発明
の実施例2に係る液晶表示装置の一絵素部を示す。図4
(b)は図4(a)の線B−B’による断面を示す。実
施例1においては2端子素子の第2電極として、絵素電
極5に設けた張り出し部を兼用させる形をとったが、本
実施例2では絵素電極5とは別に矩形の金属片を形成
し、この金属片の一端ををZnS膜3上で第1電極2a
に交差させて2端子素子の第2電極4とする。そして、
この第2電極4である金属片の他端に絵素電極5を重畳
させ、2端子素子と絵素電極5との電気的導通を図っ
た。他の装置構成およびその作製方法は実施例1と同様
である。
【0110】本実施例2の場合、絵素電極5と別に第2
電極4をを作製するため、実施例1に比べて工程が一つ
増えることになるが、第2電極4と絵素電極5を別の材
料で形成するので、第2電極4あるいは絵素電極5の材
料の選定の自由度が大きくなる。
【0111】(実施例3)実施例3ではZnS膜3形成
のためのスパッタリングの際のターゲットとして、Zn
S焼結ターゲット中にマンガンをドープしたターゲット
を用いてZnS膜3を形成した。ターゲットとしては、
高純度のZnSパウダー中にマンガンを混合させ、石英
ガラス上に敷き詰めたものを用いてもよい。こうする
と、ZnS膜3中にマンガンを注入することができる。
ZnS膜3中にマンガンを注入することによりZnS膜
3の耐圧が上がり、2端子素子の信頼性が向上する。本
実施例3ではこのようなZnS膜3を有する2端子素子
を採用する。他の装置構成やその作製方法は実施例1、
2と同様である。
【0112】本実施例3ではZnS膜3にマンガンを注
入したが、ZnSパウダー中に銅やテルビウム(T
b)、サマリウム(Sm)、ユーロピウム(Eu)等に
代表される希土類元素、あるいはこれら希土類元素の酸
化物、フッ化物、炭酸塩リン酸塩、シュウ酸塩、塩化
物、臭化物、ヨウ化物、硝酸塩等の化合物のパウダーを
混合することによりZnS膜3中にこれらの元素あるい
はその化合物を注入することができる。これらの元素あ
るいはその化合物を少なくとも1種類以上ZnS膜3中
に注入することにより、この場合もZnS膜3の耐圧が
上がり、2端子素子の信頼性が向上する。
【0113】本実施例3で作製される2端子素子のI−
V特性も実施例1、2と同様、電流の増加曲線の立ち上
がりが急峻でその対称性も良好である。
【0114】(実施例4)実施例4では、ZnS膜形成
のためのスパッタリングの際のターゲットとして、Zn
S焼結ターゲット中にアルミニウムをドープしたターゲ
ットを用いてZnS膜を形成した。ターゲットとして
は、高純度のZnSパウダー中にアルミニウムのパウダ
ーを混合させ、石英ガラス上に敷き詰めたものを用いて
も良い。このことによって、ZnS膜中にアルミニウム
を注入することができる。ZnS膜中にアルミニウムを
注入させた場合のI−V特性を図5に示す。図から理解
されるように、ZnS膜中に注入するアルミニウムの量
によってI−V特性を変化させることができる。アルミ
ニウムの含有量が増えるにつれ電流増加の急峻性が大き
くなっている。本実施例4ではこのようなZnS膜を有
する2端子素子を採用する。他の装置構成やその作製方
法は実施例1、2と同様である。
【0115】本実施例4ではZnS膜にアルミニウムを
注入したが、ZnSパウダー中にアルミニウム以外の周
期表III族の元素を混合すれば、これらの元素を注入す
ることができる。この場合もI−V特性を容易に変化さ
せることができる。
【0116】このようにZnS膜中のアルミニウムある
いは他の周期表III族の元素の含有量によってI−V特
性の制御が容易であるので、表示媒体の電気光学的特性
に合わせた最適なI−V特性を有する2端子素子を提供
することができる。
【0117】(実施例5)実施例5ではZnS膜形成の
ためのスパッタリングの際のターゲットとして、前記実
施例1、2で用いたZnSパウダー中に亜鉛のパウダー
を混合したターゲットを用いてZnS膜を形成した。こ
のことによって、ZnS膜の亜鉛の組成比をずらせるこ
とができる。図5に本実施例5によるターゲットを用い
た場合のI−V特性を示す。図から理解されるように、
ZnS膜中に注入する亜鉛の量によってI−V特性を変
化させることができる。亜鉛の含有量が増えるにつれ電
流増加の急峻性が大きくなっている。本実施例5ではこ
のようなZnS膜を有する2端子素子を採用する。他の
装置構成やその作製方法は実施例1、2と同様である。
【0118】本実施例5においても、ZnS膜中の亜鉛
の含有量によってI−V特性の制御が容易であるので、
表示媒体の電気光学的特性に合わせた最適なI−V特性
を有する2端子素子を提供することができる。
【0119】(実施例6)図7に本発明の実施例6に係
る液晶表示装置の一絵素部を示す。本実施例6では、実
施例1で示された装置構造を基にして、ZnS膜3の形
成後、絵素電極5の形成の前に、ZnS膜3の上に接し
て、ベース基板1全面に絶縁膜21を形成した。この絶
縁膜21はSiNXを用いてスパッタリング法で形成
し、絵素電極5はこの絶縁膜21の上に接して形成す
る。
【0120】すなわち、2端子素子としてはその第1金
属−アクティブ層(ZnS膜3)−第2金属(絵素電極
5)の三層構造において、アクティブ層(ZnS膜3)
と第2金属(絵素電極5)との間にもう一層の絶縁膜2
1を挟む構造となる。このように絶縁膜21を2端子素
子の金属層とアクティブ層との間に挟み込むことによ
り、素子の耐電圧性が上がり、その信頼性が向上する。
本実施例6ではこのような2端子素子を採用する。
【0121】この金属層とアクティブ層との間に形成す
る絶縁膜21は、どのような種類でもかまわないが、本
実施例6で用いたSiNXやAlNに代表される窒素化
合物の方が好ましい。
【0122】ZnS膜3の形成までは実施例1と同じプ
ロセスによって作製するので、以下にこのZnS膜3に
接して上記絶縁膜21を形成する方法を述べる。
【0123】スパッタリングターゲットにはシリコンタ
ーゲットを用い、ArとN2の混合ガスの雰囲気中、以
下の条件でスパッタリングを行った。
【0124】基板温度 250℃ ガス圧 8Pa 入力パワー 750W SiNXの絶縁膜21を形成すると、続いてこの絶縁膜
21の上層に絵素電極5を形成し、以後は実施例1、2
と同じプロセスにより表示装置を作製した。
【0125】また、絶縁膜21は、図8に示すように第
1電極2aの上に接して形成し、その上にZnS膜3、
第2金属(絵素電極5)を順に形成した素子構造でもよ
い。さらに、図9に示すようにZnS膜3の両側を絶縁
膜21、21で挟んだ素子構造でも構わない。
【0126】この内、図9に示すような、ZnS膜3を
絶縁膜21、21で挟んだ2端子素子の駆動法は、2端
子素子の容量の非線形性を利用することになるが、図1
0に本実施例6に係る2端子素子のQ−V特性を示す。
図に示されるように本実施例6に係るQ−V特性も急峻
で、特に対称性が良好なことが理解できる。
【0127】前述した様に絶縁膜21の種類は特に問わ
ないが、Q−V特性の対称性をより良好にするため、Z
nS膜3の両側に接するそれぞれの絶縁膜21、21の
種類を同じものにした方が好ましい。
【0128】またZnS膜3の両側のそれぞれの絶縁膜
21を一層だけでなく、種類の異なった絶縁膜を複数積
層して形成してもよい。例えば、第1電極2aとZnS
膜3との間にSiO2−SiNXの2積層膜あるいは、S
iO2−Ta25−SiNXの3積層膜等を形成しても構
わない。積層した絶縁膜は、この絶縁膜をZnS膜3と
第2電極の間に挟んで2端子素子の一部としてもよく、
また積層した絶縁膜でZnS膜3を挟んだ構造で素子を
構成してもよい。ZnS膜3を絶縁膜21、21で挟む
場合、どちらか一方の絶縁膜21に積層構造の絶縁膜を
用いる構造のものでもよい。絶縁膜21を積層すると、
さらに素子の耐圧が上がり、その信頼性がさらに向上す
る。
【0129】また、ZnS膜3および絶縁膜21は、可
視領域において透明であるためスイッチング素子形成部
以外の領域を除去する必要がない。従って、連続してス
パッタリング法、CVD法、蒸着法等の薄膜形成方法に
より素子を形成することが可能である。故に、製造工程
が簡略化され、低価格の表示装置を提供することができ
る。
【0130】(実施例7)実施例7では、実施例1から
実施例6の方法で形成した素子に熱処理を行う。熱処理
条件としては真空オーブン下、300℃〜600℃の温
度範囲で1時間行った。これらの熱処理によりZnS膜
の配向性が向上する。また実施例3で述べた元素及び化
合物を注入する場合、これらの元素および化合物がZn
S膜中に均一に分散され、素子特性の均一性および信頼
性が向上する。熱処理の雰囲気としては、他に通常オー
ブン中、あるいはイオウ雰囲気中で行うことも可能であ
る。本実施例7で作製された素子を用いて装置化を行っ
たところ、経時変化の少ない安定した表示特性を有する
表示装置が得られた。
【0131】(実施例8)実施例8では、実施例6で取
り上げた構造の2端子素子ついて、ZnS膜3と絵素電
極5に挟まれて形成される絶縁膜21を窒素化合物で形
成した表示装置を採用する。
【0132】実施例7で述べたように熱処理を行うと素
子特性の向上が図れるが、絶縁膜21上の絵素電極5を
ITO膜で形成する場合、絶縁膜21がTa25やY2
3等の酸化物と接している場合には、高温で熱処理を
行うとITO膜が酸化されITO膜の面抵抗が大きくな
るといった問題が発生する。しかし、絶縁膜21を窒素
化合物にすることによりこの問題は解消され、さらに酸
化物についても酸化シリコンを用いれば熱処理後のIT
Oの面抵抗の変化は小さいことが確認できた。
【0133】(実施例9)図11および図12に実施例
9に係る液晶表示装置の一絵素部を示す。本実施例9に
おいては、実施例1、2および実施例6(図7の場合)
に従ってZnS膜3を形成後、絵素電極5を形成する前
に高分子樹脂を塗布してZnS膜3の保護膜としても機
能する絶縁膜22を形成する。高分子樹脂の塗布方法と
しては、スピナー、ロールコータ等の塗布方法が可能で
ある。高分子樹脂は2端子素子の電気的特性には関与し
ないが、他に2端子素子の電気特性に影響を与えず、Z
nS膜3の保護膜として使用できるものには、Si
2、Al23等の無機物、また有機物にはアクリル、
ポリイミド、ポリ尿素等がある。
【0134】次に、第1電極2aが存在する位置の絶縁
膜22上にフォトプロセスでスルーホール23を形成す
る。このスルーホール23を通じてZnS膜3と絵素電
極5とが接するよう、絵素電極5がスルーホール23に
侵入するようにパターン形成する。スルーホール23の
パターニングの方法として、図13(a)〜(f)に示
すように、まず、図13(a)の絶縁膜22の形成後、
図13(b)に示すようにネガティブホトレジストを塗
布し、基板1の外方から第1電極2aをマスクにして露
光し、現像してパターニングする。続いて、図13
(c)に示すように遮光部のレジストを除去する。この
残りのレジストを基に、図13(d)に示すように第1
電極に対応する部分の絶縁膜を除去してスルーホールを
形成する。続いて、図13(e)に示すように、レジス
トを剥離する。最後に、図13(f)に示すように、第
2電極兼絵素電極を形成し、スルーホールを介してZn
S膜3と接続する。この方法によりパターニングが自己
整合的に行われるのでパターンの位置ずれが起こらず、
工程も簡略化され、信頼性の高い2端子素子が効率よく
作製できる。
【0135】本実施例9においては、ZnS膜3に絶縁
膜22を設けることにより、経時変化の少ない素子特性
が得られることを確認した。本実施例9に係る素子を用
いて装置化を行えば、経時変化の少ない表示装置を得る
ことが期待できる。
【0136】なお、本実施例9に係る2端子素子も含め
てこれまでの実施例の2端子素子においては、2端子素
子の第1電極2aとしては図1(a)や図4(a)に示
すように、走査線2から分岐させたものを用いたが、図
14に示すように、走査線2に分岐部を設けず、走査線
2そのものの表面上の所定の領域を第1電極相当部に定
め、この部分にアクティブ層や第2電極(あるいは第2
電極兼絵素電極)を積層形成して2端子素子を形成する
構成としてもよい。
【0137】(実施例10)さて、実施例10において
は本発明のもう一つの目的である、2端子素子の作製工
程における第1電極とアクティブ層の間のステップカバ
レジの問題を解消した素子の作製方法を示す。図15
(a)に本実施例10に係る2端子素子を含む絵素部を
示す。図15(b)は(a)の線C−C’による断面を
示す。
【0138】この2端子素子は、絶縁性のベース基板1
表面上に走査線2から分岐した第1電極2aが形成され
ている。この第1電極2aの所定の領域にZnS膜3が
形成されている。ZnS膜3の両側部に、ZnS膜3の
膜厚よりも厚い層の絶縁膜6が形成されている。この絶
縁膜6ではさまれたZnS膜3の上に接続して2端子素
子の第2電極兼絵素電極5が形成されている。この第2
電極兼絵素電極5は絶縁膜6の表面上にまで広がり、絶
縁膜6表面における所定の絵素領域に連続形成されてい
る。このような2端子素子は以下のようにして作製され
る。図16に本実施例10に係る2端子素子の作製工程
の概略を示す。
【0139】まず、図16(a)に示すように、絶縁性
のベース基板1上に膜厚300nmのタンタル(Ta)
をスパッタリングによって成膜し、所定形状にパターニ
ングして第1電極2aを形成する。この第1電極2aに
は、他に、チタン、モリデブン、アルミニウム、銅、I
TO(インジウム錫酸化物)等の導電性薄膜を用いるこ
とができる。エッチャントには弗硝酸を用いた。
【0140】次に、図16(b)、(c)、(d)に示
すように、膜厚1.0μmのSiOxを成膜し、フォトレ
ジスト11を用いて所定形状にパターニングして絶縁膜
6を形成する。絶縁膜6としては、他にSiNx、Al2
3、AlN等の絶縁膜を用いることができる。本実施
例10では、フォトレジスト11としてポジ型フォトレ
ジストOFPR−800(東京応化株式会社)を用いた
が、ネガ型フォトレジストを用いても良い。現像後、パ
ターニングはドライエッチングによって行った。
【0141】次に、図16(e)に示すように、このフ
ォトレジスト11を残したままスパッタリングによって
膜厚200nmのZnS膜3を形成する。
【0142】次に、図16(f)に示すように、リフト
オフ法によってフォトレジスト11、及びこのフォトレ
ジスト11上に付着したZnS膜3を剥離し、ZnS膜
3をパターニングする。剥離液にはOMR−710(東
京応化株式会社)を用いた。最後に、図16(g)に示
すように、膜厚200nmのITO膜を成膜し、このI
TO膜をパターニングして第2電極兼絵素電極5を設け
た。この第2電極兼絵素電極5の材料としては、他に、
アルミニウム、タンタル、チタン、モリブデン、銅等の
導電性薄膜を用いてもよい。
【0143】本実施例10の2端子素子においては、絶
縁膜によって、第1電極2aの平坦部のみが素子の構成
要素となり、第1電極2aのエッチングテーパ面が素子
の要素になっていないので、カバレッジの問題もなく、
素子本来の電流−電圧特性を得ることができる。
【0144】また、素子部(スルーホール部)のみにZ
nSを形成するので、従来、素子部以外の領域に形成さ
れたZnSによって発生していたリーク電流の増加、イ
ンピーダンスの印加電圧による変動、第1電極2aエッ
ジ部での絶縁破壊を防止することができる。
【0145】併せて、基板表面の平坦性も向上し、液晶
の配向性が良好になる。反射型液晶表示装置として用い
た場合には光散乱特性が良好になる。
【0146】(実施例11)実施例11においても第1
電極のテーパーの影響のない素子部を有する表示装置を
採用する。素子構造は実施例10の項の図15で示した
ものと同様であり説明は省略する。図17に本実施例1
1に係る2端子素子の作製工程の概略を示す。
【0147】まず、図17(a)に示すように、絶縁性
のベース基板1上に膜厚300nmのタンタル(Ta)
をスパッタリングによって成膜し、所定形状にパターニ
ングして第1電極2を形成する。エッチャントには弗硝
酸を用いた。第1電極2aとしては、他にチタン、モリ
ブデン、アルミニウム、銅、ITO(インジウム錫酸化
物)等の導電性薄膜を用いることができる。
【0148】次に、図17(b)、(c)、(d)に示
すように、膜厚200nmのZnSをスパッタリングに
よって成膜し、フォトレジストを用いて所定形状にパタ
ーニングしてZnS膜3を形成する。本実施例11では
ポジ型フォトレジストOFPR−800(東京応化株式
会社)を用いたが、ネガ型フォトレジストを用いても良
い。現像後、ZnSエッチャントには塩酸を用いた。
【0149】次に、図17(e)に示すように、このフ
ォトレジストを残したまま、絶縁膜6用に膜厚1.0μ
mのSiOxをスパッタリングによって成膜した。絶縁
膜6の材料としては、他にSiNx、フォトレジスト等
の絶縁膜を用いてもよい。
【0150】続いて、図17(f)に示すように、リフ
トオフ法によってフォトレジスト、及びこのフォトレジ
スト上に付着したSiOxを剥離し、絶縁膜6をパター
ニングする。剥離液にはOMR−710(東京応化株式
会社)を用いた。
【0151】最後に、図17(g)に示すように、膜厚
200nmのITOをスパッタリングによって成膜し、
所定形状にパターニングして第2電極兼絵素電極5を形
成する。この第2電極兼絵素電極5には、他に、アルミ
ニウム、タンタル、チタン、モリブデン、銅等の導電性
薄膜を用いてもよい。ITOのエッチャントには臭化水
素酸を用いた。また、絵素電極と第2電極とを兼用させ
たが、第2電極を設けた後、この第2電極に接続して絵
素電極を設ける構成にしてもよい。以降の工程は実施例
10と同様であり、説明は省略する。
【0152】(実施例12)実施例12においても第1
電極のテーパーの影響のない素子部を有する表示装置を
採用する。図18に本実施例12に係る2端子素子の断
面を示す。この2端子素子は、絶縁性のベース基板1表
面上に第1電極2aが形成されている。この第1電極2
aの所定の領域にZnS膜3が形成されている。ZnS
膜3の両側部に、ZnS膜3の膜厚よりも厚い層の中間
層6が形成されている。この絶縁膜6ではさまれたZn
S膜3の上に接続して2端子素子の第2電極4がほぼ絶
縁膜6の表面の高さまで積層形成されている。この第2
電極4に接して、かつ絶縁膜6の表面上に絵素電極5が
形成されている。このような2端子素子は以下のように
して作製される。図19に概略の作製工程を示す。
【0153】まず、図19(a)に示すように、絶縁性
のベース基板1上に膜厚300nmでタンタルをスパッ
タリングによって成膜し、所定形状にパターニングして
第1電極2aを形成する。エッチャントには弗硝酸を用
いた。第1電極2aとしては、他に、チタン、モリブデ
ン、アルミニウム、銅、ITO(インジウム錫酸化物)
等の導電性薄膜を用いることができる。
【0154】次に、図19(b)、(c)、(d)に示
すように、膜厚1.0μmのSiOxをスパッタリングに
よって成膜し、フォトレジスト11を用いて所定形状に
パターニングし、絶縁膜6を形成する。絶縁膜6として
は、他に、SiNx、Al23、AlN等の絶縁膜を用
いてもよい。本実施例12はポジ型フォトレジストOF
PR−800(東京応化株式会社)を用いたが、ネガ型
フォトレジストを用いても良い。現像後、SiOxのエ
ッチングはドライエッチングによって行った。
【0155】次に、図19(e)に示すように、このフ
ォトレジスト11を残したままスパッタリングによって
膜厚200nmのZnS膜3を形成した。
【0156】続いて、図19(f)に示すように、第2
電極4用の導電性薄膜として膜厚800nmのチタンを
スパッタリングによって成膜した。第2電極4用の薄膜
としては、他にアルミニウム、ITO、タンタル、モリ
ブデン、銅等の導電性薄膜を用いてもよい。
【0157】次に、図19(g)に示すように、リフト
オフ法によって、フォトレジスト11、及びこのフォト
レジスト11上に付着したZnS膜3およびチタンを剥
離し、リフトオフ法によってアクティブ層3(ZnS膜
3)、及び第2電極4(チタン)をパターニングする。
剥離液にはOMR−710(東京応化株式会社)を用い
た。
【0158】最後に、図19(h)に示すように、膜厚
200nmのITO膜をスパッタリングにより成膜し、
所定の形状にパターニングして絵素電極5を形成した。
絵素電極5用の導電性薄膜としては、他にアルミニウ
ム、タンタル、チタン、モリブデン、銅等を用いること
ができる。ITOのエッチャントには臭化水素酸を用い
た。以降の工程は先述の実施例と同様であるので説明は
省略する。
【0159】(実施例13)実施例13においても第1
電極のテーパーの影響のない素子部の作製方法を採用す
る。素子構造は実施例12の項の図18で示したものと
同様であり説明は省略する。図20に作製工程の概略を
示す。
【0160】まず、図20(a)に示すように、絶縁性
のベース基板1上にスパッタリングにより膜厚300n
mのタンタルを形成し、所定の形状にパターニングして
第1電極2aを形成する。第1電極2aとしては、他
に、チタン、モリブデン、アルミニウム、銅、ITO
(インジウム錫酸化物)等の導電性薄膜を用いてもよ
い。エッチャントには弗硝酸を用いた。
【0161】次に、図20(b)に示すように、スパッ
タリング法により膜厚200nmのZnS膜3を形成し
た。
【0162】続いて、図20(c)に示すように、第2
電極4用の薄膜として膜厚800nmのチタンをスパッ
タリングによって成膜した。第2電極4用の材料として
は、他にアルミニウム、ITO、タンタル、チタン、モ
リブデン、銅等の導電性薄膜を用いることができる。
【0163】次に、図20(d)、(e)に示すよう
に、上記ZnS膜3およびチタンの薄膜をフォトレジス
ト11を用いて所定形状にパターニングし、アクティブ
層3(ZnS膜3)と第2電極4を形成する。本実施例
13ではポジ型フォトレジストOFPR−800(東京
応化株式会社)を用いたが、ネガ型フォトレジストを用
いても良い。現像後、チタンのエッチャントには過酸化
水素水とアンモニア水との混合液を用い、ZnSのエッ
チャントには塩酸を用いた。
【0164】次に、図20(f)に示すように、このフ
ォトレジスト11を残したまま、絶縁膜6用の薄膜とし
て膜厚1.0μmのSiOxをスパッタリングによって成
膜した。絶縁膜6用の薄膜としては、他にSiNx、フ
ォトレジスト等の絶縁膜で形成してもよい。
【0165】次に、図20(g)に示すように、リフト
オフ法によって、フォトレジスト11、及びこのフォト
レジスト11上に付着したSiOxを剥離し、絶縁膜6
をパターニングする。剥離液にはOMR−710(東京
応化株式会社)を用いた。
【0166】最後に、図20(h)に示すように、膜厚
200nmのITO膜をスパッタリングにより成膜し、
所定の形状にパターニングして絵素電極5を形成した。
絵素電極5用の導電性薄膜としては、他にアルミニウ
ム、タンタル、チタン、モリブデン、銅等を用いること
ができる。エッチャントには臭化水素酸を用いた。以降
の工程は先述の実施例と同様であるので説明は省略す
る。
【0167】(実施例14)図26に実施例14に係る
表示装置の一部分を示す。
【0168】実施例1、2および6に従ってZnS膜3
を形成した後、絶縁膜6を形成する。ここで、絶縁膜6
として感光性樹脂を用いた。絶縁膜6としては他に、S
iO2、Al25等の無機酸化物、SiNx、AlN等
の無機窒化物や、アクリル、ポリイミド、ポリ尿素等の
有機物を用いることができる。絶縁膜6の素子部には、
スルーホールを、絵素部には表面凹凸をフォトプロセス
により形成した後、第2電極兼絵素電極5となるAlを
成膜し、所定の形状にパターニングを行う。絵素電極と
して、Ag、Cr、Ni、Cu、Tiのいずれかまたは
これらの合金で形成された導電性膜を用いることもでき
る。ここで、スルーホールの開口面積は10μm2から
1000μm2の間に設定する。スルーホールの開口面
積が大きくなるに従って、素子容量が大きくなるため、
液晶と素子の容量比が小さくなり、液晶に十分な電圧が
かからなくなる。スルーホールの開口面積が小さいと、
液晶と素子の容量比は大きくできるが、液晶に流れる電
流が少なくなるため、液晶に十分に充電されない。更
に、配向膜9を形成した後に配向処理を行い、素子側の
基板が完成する。
【0169】一方、絶縁性の基板8に透明導電膜からな
る対向電極7を絵素電極と対向するようにストライプ状
にパターニングを行い、配向膜9を形成した後に配向処
理を行い、対向基板が完成する。
【0170】スペーサ塗布後に、素子側基板と対向基板
とを貼り合わせ、ホワイトテーラゲストホストの液晶を
注入し、表示装置が完成する。
【0171】本実施例では絵素電極5に金属を用いてい
るために反射型表示とする。また、絶縁膜6に凹凸をつ
けることにより、その上に形成する絵素電極5の表面が
荒され、鏡面反射が無くなるために表示品位が向上す
る。ここで用いたホワイトテーラゲストホスト液晶は、
偏光板が不要なため、反射型表示に用いた場合、従来の
ツイストネマッティク型の液晶に比べて、明るい表示が
可能である。また、この液晶を用いる場合には、透過型
でも従来のツイストネマッティク型の液晶の場合よりも
明るい表示が可能である。
【0172】ホワイトテーラゲストホスト液晶は、駆動
電圧が高く、従来のTa25やSiNxを用いた2端子
素子では十分な表示ができなかったが、本発明のZnS
素子を用いることによりホワイトテーラゲストホスト表
示が十分に行えることが可能になった。
【0173】(実施例15)本実施例では、実施例14
の素子構造において、絶縁膜6として絶縁性を有する有
色フォトレジストを用いる。有色フォトレジストとし
て、例えばフジハントエレクトロニクステクノロジー
(株)社製のカラーモザイクCK等が用いられる。実施
例1、2および6に従ってZnS膜3を形成後、有色フ
ォトレジストをスピナーで約3000オングストローム
の膜厚に形成する。以後、実施例14に従って、スルー
ホール、絵素部には表面凹凸、絵素電極を形成した後、
配向処理を行い、対向基板と貼合わせ、液晶を注入し表
示装置を完成させる。
【0174】絶縁膜6に有色フォトレジストを用いるこ
とにより、絵素部以外の領域に照射された光は、絶縁膜
6の有色フォトレジストに吸収されるため、ブラックマ
トリックスと同様の作用があり、表示のコントラストが
上がる。
【0175】
【発明の効果】以上、本発明によれば、2端子素子の絶
縁層(アクティブ層)を硫化亜鉛の薄膜で形成するの
で、I−V特性が急峻でかつ対称性の良い、非線形性に
優れた特性を有する2端子素子を得ることができる。従
って、この2端子素子を備えた表示装置においては、画
像欠陥が少なく、かつ各画素間の表示特性のばらつきが
小さいことが期待できる。
【0176】また、この2端子素子の他の構造として、
硫化亜鉛の薄膜を第1電極の平坦部においてのみ形成す
るので、従来、第1電極の段差部において絶縁層が形成
されていた場合に問題であった、絶縁破壊を防止でき
る。さらに、絶縁層(硫化亜鉛の薄膜)を素子部以外に
は形成しないので、従来、素子部以外の領域に存在して
いた硫化亜鉛によって生じるリーク電流の増加、インピ
ーダンスの印加電圧による変動を防止できる。
【図面の簡単な説明】
【図1】本発明の実施例1に係る表示装置の一絵素部を
示し、(a)は平面図、(b)は(a)の線A−A’に
よる断面図、(c)は表示装置の斜視図である。
【図2】本発明の実施例1に係る2端子素子のI−V特
性曲線である。
【図3】表示装置の一画素の等価回路を示す図である。
【図4】本発明の実施例2に係る表示装置の一絵素部を
示し、(a)は平面図、(b)は(a)の線B−B’に
よる断面図である。
【図5】本発明の実施例4に係る2端子素子のI−V特
性曲線を示す図である。
【図6】本発明の実施例5に係る2端子素子のI−V特
性曲線を示す図である。
【図7】本発明の実施例6に係る表示装置の一絵素部の
断面図である。
【図8】本発明の実施例6に係る表示装置の一絵素部の
断面図である。
【図9】本発明の実施例6に係る表示装置の一絵素部の
断面図である。
【図10】本発明の実施例6に係る2端子素子のQ−V
特性曲線を示す図である。
【図11】本発明の実施例9に係る表示装置の一絵素部
の断面図である。
【図12】本発明の実施例9に係る表示装置の一絵素部
の断面図である。
【図13】本発明の実施例9に係る表示装置の一絵素部
の断面図である。
【図14】本発明の実施例9に係る2端子素子の作製工
程の概略を示す図である。
【図15】本発明の実施例10および実施例11に係る
2端子素子を示す図であり、(a)は2端子素子を含む
絵素部の平面図、(b)は線C−C’による2端子素子
部の断面図である。
【図16】本発明の実施例10に係る2端子素子の作製
工程の概略を示す図である。
【図17】本発明の実施例11に係る2端子素子の作製
工程の概略を示す図である。
【図18】本発明の実施例12および実施例13に係る
2端子素子の断面を示す図である。
【図19】本発明の実施例12に係る2端子素子の作製
工程の概略を示す図である。
【図20】本発明の実施例13に係る2端子素子の作製
工程の概略を示す図である。
【図21】(a)は従来の表示装置の一絵素部の平面
図、(b)は(a)の線D−D’による断面図である。
【図22】従来のMIM素子のI−V特性曲線を示す図
である。
【図23】2端子素子の一従来例を示す図である。
【図24】2端子素子の作製工程の従来例の一つを示す
図である。
【図25】課題を解決するための手段の文中に説明され
ているZnS薄膜のI−V特性図である。
【図26】本発明の実施例14に係る表示装置の2端子
素子の断面を示す図である。
【符号の説明】
1 ベース基板 2 走査線 2a 第1電極 3 ZnS膜(アクティブ層) 4 第2電極 5 絵素電極(第2電極兼絵素電極) 6 絶縁膜 7 対向電極 8 対向基板 9 配向膜 10 液晶(液晶層) 11 フォトレジスト 21 絶縁膜 22 絶縁膜 23 スルーホール
───────────────────────────────────────────────────── フロントページの続き (72)発明者 吉田 勝 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 海瀬 泰佳 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内

Claims (60)

    【特許請求の範囲】
  1. 【請求項1】 絶縁性の基板上に平行に配設された複数
    の配線と、 各配線に複数の分岐部を設けて、または各配線上に複数
    の所定の領域を定めてなる第1電極と、 該配線および/または該第1電極を覆って形成された硫
    化亜鉛の薄膜と、 該硫化亜鉛の薄膜上であって、各第1電極のそれぞれに
    交差して形成された第2電極と、 各第2電極と電気的に接続された絵素電極と、 該基板に対向配置された対向基板と、 該対向基板の内面に形成された対向電極と、 該基板と該対向基板とに挟持された電気光学的特性を有
    する表示媒体とを有し、該第1電極と該硫化亜鉛の薄膜
    と該第2電極の三層構造が2端子素子である表示装置。
  2. 【請求項2】 前記硫化亜鉛の薄膜の厚みが100オン
    グストローム〜1μmである請求項1に記載の表示装
    置。
  3. 【請求項3】 前記第1電極と前記硫化亜鉛の薄膜との
    間に第1の絶縁膜が形成された請求項1または2に記載
    の表示装置。
  4. 【請求項4】 前記第1の絶縁膜が陽極酸化によって形
    成された請求項3に記載の表示装置。
  5. 【請求項5】 前記硫化亜鉛の薄膜と前記第2電極との
    間に第2の絶縁膜が形成された請求項1または2に記載
    の表示装置。
  6. 【請求項6】 前記第2の絶縁膜がスルーホールを有
    し、該スルーホールを通して、前記第2電極と前記硫化
    亜鉛の薄膜とが導通可能となった請求項5に記載の表示
    装置。
  7. 【請求項7】 前記第1電極と前記硫化亜鉛の薄膜との
    間に第1の絶縁膜が形成され、前記硫化亜鉛の薄膜と前
    記第2電極との間に第2の絶縁膜が形成された請求項1
    または2に記載の表示装置。
  8. 【請求項8】 前記第1の絶縁膜が陽極酸化によって形
    成された請求項7に記載の表示装置。
  9. 【請求項9】 前記第1の絶縁膜と前記第2の絶縁膜と
    が、同種の材料から成る請求項7に記載の表示装置。
  10. 【請求項10】 前記第2の絶縁膜がスルーホールを有
    し、該スルーホールを通して、前記第2電極と前記硫化
    亜鉛の薄膜とが導通可能となった請求項7から9のいず
    れかに記載の表示装置。
  11. 【請求項11】 前記スルーホールの開口面積が10μ
    2〜1000μm2である請求項6または10に記載の
    表示装置。
  12. 【請求項12】 前記硫化亜鉛の薄膜中にマンガンを含
    有する請求項1から11のいずれかに記載の表示装置。
  13. 【請求項13】 前記硫化亜鉛の薄膜中に銅を含有する
    請求項1から11のいずれかに記載の表示装置。
  14. 【請求項14】 前記硫化亜鉛の薄膜中に希土類元素を
    含有する請求項1から11のいずれかに記載の表示装
    置。
  15. 【請求項15】 前記硫化亜鉛の薄膜中に希土類元素化
    合物を含有する請求項1から11のいずれかに記載の表
    示装置。
  16. 【請求項16】 前記硫化亜鉛の薄膜中に周期律表III
    族の元素を含有する請求項1から11のいずれかに記載
    の表示装置。
  17. 【請求項17】 前記硫化亜鉛の組成をZnx(1-x)
    し、1>x>0.5である請求項1から11のいずれか
    に記載の表示装置。
  18. 【請求項18】 前記第1の絶縁膜および/または第2
    の絶縁膜が窒素化合物である請求項3または請求項5か
    ら7のいずれかまたは請求項9から17のいずれかに記
    載の表示装置。
  19. 【請求項19】 前記第1電極および/または第2電極
    を透明導電膜で形成し、前記第1の絶縁膜および/また
    は第2の絶縁膜を窒素化合物で形成する請求項3または
    請求項5から7のいずれかまたは請求項9から17のい
    ずれかに記載の表示装置。
  20. 【請求項20】 前記第1電極および/または第2電極
    を透明導電膜で形成し、前記第1の絶縁膜および/また
    は第2の絶縁膜を酸化シリコンで形成する請求項3また
    は請求項5から7のいずれかまたは請求項9から17の
    いずれかに記載の表示装置。
  21. 【請求項21】 前記第1の絶縁膜および/または第2
    の絶縁膜が種類の異なる絶縁膜を2層以上積層して形成
    された請求項3または請求項5から7のいずれかまたは
    請求項9から17のいずれかに記載の表示装置。
  22. 【請求項22】 前記第2電極と前記絵素電極とが同じ
    材料の導電性膜で形成された請求項1から21のいずれ
    かに記載の表示装置。
  23. 【請求項23】 前記絵素電極がAl、Ag、Cr、N
    i、Cu、Tiのいずれかまたはこれらの合金で形成さ
    れた請求項1から22のいずれかに記載の表示装置。
  24. 【請求項24】 前記スルーホールを有する絶縁膜の表
    面に凹凸を付け、絵素電極がAl、Ag、Cr、Ni、
    Cu、Tiのいずれかまたはこれらの合金で形成された
    請求項6または10に記載の表示装置。
  25. 【請求項25】 前記スルーホールを有する絶縁膜が、
    有色フォトレジストを用いる請求項24に記載の表示装
    置。
  26. 【請求項26】 前記電気光学的特性を有する表示媒体
    は、ホワイトテーラゲストホスト液晶である請求項24
    または25に記載の表示装置。
  27. 【請求項27】 前記電気光学的特性を有する表示媒体
    は液晶である請求項1から25のいずれかに記載の表示
    装置。
  28. 【請求項28】 前記基板上に種類の異なる絶縁膜を2
    層以上積層して該基板に絶縁性をもたせた請求項1から
    27のいずれかに記載の表示装置。
  29. 【請求項29】 絶縁性の基板上に互いに平行に配設さ
    れる複数の配線をパターン形成するか、または絶縁性の
    基板上に互いに平行に配設される複数の配線と各配線か
    ら分岐する複数の第1電極とをパターン形成する工程
    と、 該配線のみが形成された場合には該配線を覆って硫化亜
    鉛の薄膜を形成し、該配線の表面の複数の所定の領域を
    該第1電極に定めて該硫化亜鉛の薄膜上の各第1電極の
    それぞれに交差して第2電極を形成し、各第2電極に接
    続して該硫化亜鉛の薄膜上に絵素電極を形成するか、ま
    たは、該配線と該第1電極とが形成された場合には該配
    線と該第1電極とを覆って硫化亜鉛の薄膜を形成し、該
    硫化亜鉛の薄膜上の各第1電極のそれぞれに交差して該
    第2電極を形成し、各第2電極に接続して該硫化亜鉛の
    薄膜上に絵素電極を形成する工程と、 該基板に対向配置される対向基板の内面上に対向電極を
    形成する工程と、 該基板と該対向基板とを、間に電気光学的特性を有する
    表示媒体を挟んで貼り合わせる工程とを包含する表示装
    置の製造方法。
  30. 【請求項30】 前記配線および前記第1電極の形成
    後、前記硫化亜鉛の薄膜を形成する前に、該配線および
    該第1電極を覆って、第1の絶縁膜を形成する工程を包
    含する請求項29に記載の表示装置の製造方法。
  31. 【請求項31】 前記硫化亜鉛の薄膜を形成後、前記第
    2電極を形成する前に、該硫化亜鉛の薄膜を覆って第2
    の絶縁膜を形成する工程を包含する請求項29に記載の
    表示装置の製造方法。
  32. 【請求項32】 前記配線および前記第1電極の形成
    後、前記硫化亜鉛の薄膜を形成する前に、該配線および
    該第1電極を覆って第1の絶縁膜を形成し、かつ該硫化
    亜鉛の薄膜を形成後、前記第2電極を形成する前に、該
    硫化亜鉛の薄膜を覆って第2の絶縁膜を形成する工程を
    包含する請求項29に記載の表示装置の製造方法。
  33. 【請求項33】 前記第2の絶縁膜を形成後、前記第2
    電極を形成する前に、該第2の絶縁膜に該第2電極と前
    記硫化亜鉛の薄膜とを接続するためのスルーホールを形
    成する工程を包含し、 該スルーホールのパターン形成を、前記基板の外方側か
    ら前記第1電極をマスクに用いて露光するフォトリソ法
    により行う請求項29に記載の表示装置の製造方法。
  34. 【請求項34】 前記第2電極を形成する前に、該硫化
    亜鉛の薄膜形成時の基板温度以上の温度で熱処理を行う
    請求項29または30に記載の表示装置の製造方法。
  35. 【請求項35】 前記第2の絶縁膜を形成する前に、該
    硫化亜鉛の薄膜形成時の基板温度以上の温度で熱処理を
    行う請求項31または32に記載の表示装置の製造方
    法。
  36. 【請求項36】 前記第2電極の形成後、前記硫化亜鉛
    の薄膜形成時の基板温度以上の温度で熱処理を行う請求
    項29から32のいずれかに記載の表示装置の製造方
    法。
  37. 【請求項37】 前記熱処理を真空雰囲気中で行う請求
    項34から36のいずれかに記載の表示装置の製造方
    法。
  38. 【請求項38】 前記熱処理を硫黄雰囲気中で行う請求
    項34から36のいずれかに記載の表示装置の製造方
    法。
  39. 【請求項39】 絶縁性の基板上に平行に配設された複
    数の配線と、 各配線に複数の分岐部を設けて、または各配線上に複数
    の所定の領域を定めて設けられた第1電極と、 各第1電極表面上の平坦部の所定の領域内のみに形成さ
    れた硫化亜鉛の薄膜と、 該硫化亜鉛の薄膜が形成された領域を除く該第1電極と
    該配線とを覆って、該基板の表示領域に形成された絶縁
    膜と、 各硫化亜鉛の薄膜上に接続して積層形成された第2電極
    と、 各第2電極に接続され、該絶縁膜表面上の所定の領域に
    形成された絵素電極と、 該基板に対向配置された対向基板と、 該対向基板の内面に形成された対向電極と、 該基板と該対向基板とに挟持された電気光学的特性を有
    する表示媒体とを有し、 該第1電極と該硫化亜鉛の薄膜と該第2電極とで2端子
    素子を構成する表示装置。
  40. 【請求項40】 前記第2電極と前記絵素電極とが同じ
    材料の導電性膜で形成された請求項39に記載の表示装
    置。
  41. 【請求項41】 前記絵素電極がAl、Ag、Cr、N
    i、Cu、Tiのいずれかまたはこれらの合金で形成さ
    れた請求項39または40に記載の表示装置。
  42. 【請求項42】 前記硫化亜鉛の薄膜中にマンガンを含
    有する請求項39から41のいずれかに記載の表示装
    置。
  43. 【請求項43】 前記硫化亜鉛の薄膜中に銅を含有する
    請求項39から41のいずれかに記載の表示装置。
  44. 【請求項44】 前記硫化亜鉛の薄膜中に希土類元素を
    含有する請求項39から41のいずれかに記載の表示装
    置。
  45. 【請求項45】 前記硫化亜鉛の薄膜中に希土類元素化
    合物を含有する請求項39から41のいずれかに記載の
    表示装置。
  46. 【請求項46】 前記硫化亜鉛の薄膜中に周期律表III
    族の元素を含有する請求項39から41のいずれかに記
    載の表示装置。
  47. 【請求項47】 前記硫化亜鉛の組成をZnx(1-x)
    し1>x>0.5である請求項39から41のいずれか
    に記載の表示装置。
  48. 【請求項48】 前記基板上に種類の異なる絶縁膜を2
    層以上積層して該基板に絶縁性をもたせた請求項39か
    ら47のいずれかに記載の表示装置。
  49. 【請求項49】 絶縁性の基板上に互いに平行に配設さ
    れる複数の配線および各配線から分岐した複数の第1電
    極を同時にパターン形成する工程と、 該配線および該第1電極を覆って該基板の表示領域全面
    に絶縁膜を形成する工程と、 該絶縁膜表面上にレジストを形成する工程と、 該レジストを露光・現像して、後に形成される硫化亜鉛
    の薄膜の形成領域パターンを形成する工程と、 該硫化亜鉛の薄膜の形成領域パターンに基づいて該絶縁
    膜をエッチングする工程と、 該レジストを覆って該基板表面上に硫化亜鉛の薄膜を形
    成する工程と、 該レジストおよび該レジスト上の硫化亜鉛の薄膜を除去
    する工程と、 各第1電極上に形成された硫化亜鉛の薄膜に接続させて
    第2電極兼絵素電極を形成する工程とを包含する表示装
    置の製造方法。
  50. 【請求項50】 絶縁性の基板上に互いに平行に配設さ
    れる複数の配線および各配線から分岐した複数の第1電
    極をパターン形成する工程と、 該配線および該第1電極を覆って硫化亜鉛の薄膜を形成
    する工程と、 該硫化亜鉛の薄膜表面上にレジストを形成する工程と、 該レジストを露光・現像して、所定の形状にパターニン
    グする工程と、 該レジストのパターンに基づいて、該硫化亜鉛の薄膜を
    エッチングする工程と、 該硫化亜鉛の薄膜上の該レジストを覆って、該基板の表
    示領域全面に絶縁膜を形成する工程と、 該硫化亜鉛の薄膜上の該レジストおよび該レジスト上の
    該絶縁膜を除去する工程と、 該第1電極上に形成された該硫化亜鉛の薄膜に接続させ
    て第2電極兼絵素電極を該絶縁膜上に形成する工程とを
    包含する表示装置の製造方法。
  51. 【請求項51】 絶縁性の基板上に互いに平行に配設さ
    れる複数の配線および各配線から分岐した複数の第1電
    極を同時にパターン形成する工程と、 該配線および該第1電極を覆って、該基板の表示領域全
    面に絶縁膜を形成する工程と、 該絶縁膜表面上全面にレジストを形成する工程と、 該レジストを露光・現像して、後に形成される硫化亜鉛
    の薄膜の形成領域パターンを形成する工程と、 該硫化亜鉛の薄膜の形成領域パターンに基づいて該絶縁
    膜をエッチングする工程と、 該レジストを覆って、該基板表面上に該硫化亜鉛の薄膜
    を形成する工程と、 該硫化亜鉛の薄膜を覆って、該基板表面上に導電性の薄
    膜を形成する工程と、 該第1電極上の該硫化亜鉛の薄膜と該導電性の薄膜を残
    して、該レジストおよび該レジスト上に連続して積層さ
    れた該硫化亜鉛の薄膜と該導電性薄膜を除去する工程
    と、 各硫化亜鉛の薄膜上に残留した該導電性薄膜に接続し
    て、該絶縁膜上に絵素電極を形成する工程とを包含する
    表示装置の製造方法。
  52. 【請求項52】 絶縁性の基板上に互いに平行に配設さ
    れる複数の配線および各配線から分岐した複数の第1電
    極を同時にパターン形成する工程と、 該配線および該第1電極を覆って硫化亜鉛の薄膜を形成
    する工程と、 該硫化亜鉛の薄膜上に導電性の薄膜を形成する工程と、 該導電性の薄膜表面上にレジストを形成する工程と、 該レジストを露光・現像して、所定の形状にパターニン
    グする工程と、 該レジストのパターンに基づいて、該硫化亜鉛の薄膜お
    よび該導電性の薄膜をエッチングする工程と、 該導電性の薄膜上の該レジストを覆って、該基板の表示
    領域全面に絶縁膜を形成する工程と、 該導電性の薄膜上の該レジストおよび該レジスト上の該
    絶縁膜を除去する工程と、 該第1電極上の該硫化亜鉛の薄膜上に形成された該導電
    性の薄膜に接続させて絵素電極を該絶縁膜上に形成する
    工程とを包含する表示装置の製造方法。
  53. 【請求項53】 前記絵素電極をAl、Ag、Cr、N
    i、Cu、Tiのいずれかまたはこれらの合金で形成す
    る請求項49から52のいずれかに記載の表示装置の製
    造方法。
  54. 【請求項54】 前記硫化亜鉛の薄膜中にマンガンを含
    有させる請求項49から52のいずれかに記載の表示装
    置の製造方法。
  55. 【請求項55】 前記硫化亜鉛の薄膜中に銅を含有させ
    る請求項49から52のいずれかに記載の表示装置の製
    造方法。
  56. 【請求項56】 前記硫化亜鉛の薄膜中に希土類元素を
    含有させる請求項49から52のいずれかに記載の表示
    装置の製造方法。
  57. 【請求項57】 前記硫化亜鉛の薄膜中に希土類元素化
    合物を含有させる請求項49から52のいずれかに記載
    の表示装置の製造方法。
  58. 【請求項58】 前記硫化亜鉛の薄膜中に周期律表III
    族の元素を含有させる請求項49から52のいずれかに
    記載の表示装置の製造方法。
  59. 【請求項59】 前記硫化亜鉛の組成をZnx(1-x)
    し、1>x>0.5である請求項49から52のいずれ
    かに記載の表示装置の製造方法。
  60. 【請求項60】 前記基板上に種類の異なる絶縁膜を2
    層以上積層して該基板に絶縁性をもたせる請求項49か
    ら52のいずれかに記載の表示装置の製造方法。
JP31562093A 1993-02-03 1993-12-15 表示装置およびその製造方法 Expired - Fee Related JP3051627B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP31562093A JP3051627B2 (ja) 1993-02-03 1993-12-15 表示装置およびその製造方法
US08/191,198 US5642212A (en) 1993-02-03 1994-02-02 Display apparatus having a two-terminal device including a zinc sulfide layer and method for producing the same
DE69405419T DE69405419T2 (de) 1993-02-03 1994-02-03 Anzeigegerät mit einem zweipoligen, eine Zinksulfidschicht enthaltenden Bauteil und Verfahren zu seiner Herstellung
EP94300809A EP0610083B1 (en) 1993-02-03 1994-02-03 A display apparatus having a two-terminal device including a zinc sulfide layer and a method for producing the same
US08/453,360 US5663020A (en) 1993-02-03 1995-05-30 Display apparatus having a two-terminal device including a zinc sulfide layer and a method for producing the same

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP1656893 1993-02-03
JP5-16568 1993-02-03
JP5-230579 1993-09-16
JP23057993 1993-09-16
JP31562093A JP3051627B2 (ja) 1993-02-03 1993-12-15 表示装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH07134315A true JPH07134315A (ja) 1995-05-23
JP3051627B2 JP3051627B2 (ja) 2000-06-12

Family

ID=27281463

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31562093A Expired - Fee Related JP3051627B2 (ja) 1993-02-03 1993-12-15 表示装置およびその製造方法

Country Status (4)

Country Link
US (2) US5642212A (ja)
EP (1) EP0610083B1 (ja)
JP (1) JP3051627B2 (ja)
DE (1) DE69405419T2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5883683A (en) * 1996-07-08 1999-03-16 Sharp Kabushiki Kaisha Nonlinear device
JP2014143440A (ja) * 2003-10-27 2014-08-07 E Ink Corp 電気光学ディスプレイ

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5694146A (en) * 1994-10-14 1997-12-02 Energy Conversion Devices, Inc. Active matrix LCD array employing thin film chalcogenide threshold switches to isolate individual pixels
JP2912176B2 (ja) * 1994-12-28 1999-06-28 日本電気株式会社 反射型液晶表示装置
JPH09146123A (ja) * 1995-11-16 1997-06-06 Sharp Corp 2端子非線形素子及びその製造方法
JPH1054995A (ja) * 1996-06-06 1998-02-24 Pioneer Electron Corp 反射型液晶表示装置
KR20000004422A (ko) 1998-06-30 2000-01-25 김영환 고개구율 액정표시소자의 화소전극 형성방법
JP2002162646A (ja) * 2000-09-14 2002-06-07 Sony Corp 反射型液晶表示装置
US7190008B2 (en) 2002-04-24 2007-03-13 E Ink Corporation Electro-optic displays, and components for use therein
JP2004241397A (ja) * 2003-01-23 2004-08-26 Dainippon Printing Co Ltd 薄膜トランジスタおよびその製造方法
KR100558985B1 (ko) * 2003-06-27 2006-03-10 엘지.필립스 엘시디 주식회사 액정 표시 장치용 어레이 기판의 제조 방법
KR100566816B1 (ko) * 2003-11-04 2006-04-03 엘지.필립스 엘시디 주식회사 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
TWI336792B (en) * 2006-04-07 2011-02-01 Au Optronics Corp Manufacturing method for a bottom substrate of a liquid crystal display device
JP2016112279A (ja) * 2014-12-17 2016-06-23 セイコーエプソン株式会社 画像取得装置、生体情報取得装置、電子機器
CN113013329B (zh) * 2021-02-22 2022-07-05 华中科技大学 一种透明的自选色的异质结忆阻器及其制备方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3732429A (en) * 1971-11-12 1973-05-08 Hughes Aircraft Co Liquid crystal device
JPS4975096A (ja) * 1972-11-21 1974-07-19
US4413883A (en) * 1979-05-31 1983-11-08 Northern Telecom Limited Displays controlled by MIM switches of small capacitance
JPS5646584A (en) * 1979-09-26 1981-04-27 Hitachi Ltd Multilayer thin film functional element and manufacture thereof
JPS6132673A (ja) * 1984-07-25 1986-02-15 Hitachi Ltd テレビジヨン受信機
JPS6132674A (ja) * 1984-07-25 1986-02-15 Sony Corp スチル画記録装置
US4775549A (en) * 1984-12-19 1988-10-04 Matsushita Electric Industrial Co., Ltd. Method of producing a substrate structure for a large size display panel and an apparatus for producing the substrate structure
JPH0616506B2 (ja) * 1984-12-26 1994-03-02 株式会社半導体エネルギー研究所 積層体の側周辺に選択的に被膜を形成する方法
US4730903A (en) * 1985-01-23 1988-03-15 Semiconductor Energy Laboratory Co., Ltd. Ferroelectric crystal display panel and manufacturing method thereof
JPS626221A (ja) * 1985-07-02 1987-01-13 Matsushita Electric Ind Co Ltd 液晶セル
JPS6211828A (ja) * 1986-03-14 1987-01-20 Seiko Epson Corp 液晶表示装置
JPH01270027A (ja) * 1988-04-22 1989-10-27 Seiko Epson Corp 液晶表示装置
WO1990000756A1 (en) * 1988-07-14 1990-01-25 Seiko Epson Corporation Reflection-type liquid crystal electro-optical device and projection-type display device using the same
NL8900521A (nl) * 1989-03-03 1990-10-01 Philips Nv Schakeleenheid ten behoeve van een weergeefinrichting en weergeefinrichting voorzien van een dergelijke schakeleenheid.
US5019530A (en) * 1990-04-20 1991-05-28 International Business Machines Corporation Method of making metal-insulator-metal junction structures with adjustable barrier heights
US5124822A (en) * 1990-05-08 1992-06-23 Raychem Corporation Varistor driven liquid crystal display
DE69109547T2 (de) * 1990-07-06 1996-01-18 Seiko Epson Corp Verfahren zur Herstellung eines Substrates für eine Flüssigkristall-Anzeigevorrichtung.
JPH04318785A (ja) * 1991-04-18 1992-11-10 Matsushita Electric Ind Co Ltd 映像信号の圧縮符号化処理方法及びその装置
JPH0512688A (ja) * 1991-07-08 1993-01-22 Matsushita Electric Ind Co Ltd 情報記録再生装置
JPH0572567A (ja) * 1991-09-13 1993-03-26 Toppan Printing Co Ltd 液晶表示装置の製造方法
JPH0572570A (ja) * 1991-09-18 1993-03-26 Ricoh Co Ltd 液晶表示装置及びその製造方法
JPH0643497A (ja) * 1992-07-24 1994-02-18 Sharp Corp 液晶表示装置
US5464990A (en) * 1992-09-25 1995-11-07 Fuji Xerox Co., Ltd. Voltage non-linear device and liquid crystal display device incorporating same
JPH06313899A (ja) * 1993-04-30 1994-11-08 Sharp Corp 液晶表示装置
JPH07152049A (ja) * 1993-11-29 1995-06-16 Sharp Corp 液晶表示装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5883683A (en) * 1996-07-08 1999-03-16 Sharp Kabushiki Kaisha Nonlinear device
JP2014143440A (ja) * 2003-10-27 2014-08-07 E Ink Corp 電気光学ディスプレイ

Also Published As

Publication number Publication date
JP3051627B2 (ja) 2000-06-12
DE69405419D1 (de) 1997-10-16
DE69405419T2 (de) 1998-03-19
US5663020A (en) 1997-09-02
US5642212A (en) 1997-06-24
EP0610083B1 (en) 1997-09-10
EP0610083A1 (en) 1994-08-10

Similar Documents

Publication Publication Date Title
JP3051627B2 (ja) 表示装置およびその製造方法
US8243218B2 (en) Liquid crystal display device and method for manufacturing the same
US5642211A (en) Liquid crystal display apparatus having a non-linear resistor connected to the pixel electrode and using a two-terminal device as a switching device
US4810637A (en) Non-linear control element for a flat electrooptical display screen and a method of fabrication of said control element
KR0150263B1 (ko) 액정표시장치 및 그 제조방법
US5600458A (en) Active matrix display having at least one nonlinear element composed of a sulfide film
KR20120075110A (ko) 산화물 박막 트랜지스터의 제조방법
TW588408B (en) Thin film transistor substrate for liquid crystal display (LCD) and method of manufacturing the same
JP3096372B2 (ja) 2端子表示装置
US7626651B2 (en) Method for manufacturing an LCD device defining a TFD structure using a second mask removing a first metal layer, an insulating layer and a second metal layer to expose a transparent electrode layer
JP3214791B2 (ja) 非線形素子の製造方法
JP3086607B2 (ja) 液晶表示装置
JP3052361B2 (ja) アクティブマトリクス液晶表示装置とその製造方法
KR100923674B1 (ko) 충분한 축적용량의 확보가 가능한 액정표시소자
JP3062525B2 (ja) 液晶表示装置
JP3193844B2 (ja) 表示装置
JPS5949580A (ja) マトリクス表示パネルの製造方法
JPH1084146A (ja) 非線形抵抗素子およびその製造方法
JP3097948B2 (ja) 非線形素子の製造方法
JP3054038B2 (ja) 表示装置
JPH02287438A (ja) 非線形抵抗素子
JPS62253193A (ja) マトリクス型表示装置
JPH02154231A (ja) 非線形抵抗素子
JPH0895087A (ja) 表示装置
KR20060005549A (ko) 액정 표시 패널 및 그 제조방법

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000316

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080331

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090331

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100331

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100331

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110331

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120331

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees