JPH07131247A - 発振用集積回路 - Google Patents
発振用集積回路Info
- Publication number
- JPH07131247A JPH07131247A JP27045293A JP27045293A JPH07131247A JP H07131247 A JPH07131247 A JP H07131247A JP 27045293 A JP27045293 A JP 27045293A JP 27045293 A JP27045293 A JP 27045293A JP H07131247 A JPH07131247 A JP H07131247A
- Authority
- JP
- Japan
- Prior art keywords
- oscillation
- inverter
- oscillator
- output terminal
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Abstract
(57)【要約】
【目的】 発振用集積回路に圧電振動子を外付けする以
前に、簡単に負荷容量の測定を可能とすることにある。 【構成】 テスト端子Ｔの状態を“Ｈ”にすると、クロ
ックドインバータ５がオンとなり、ＣＭＯＳインバータ
１と、負荷容量２と、クロックドインバータ５と、イン
バータ６とからなるリングオシレータ９が形成され、Ｃ
Ｒ発振を行い、発振出力端子Ｑより出力を発する。この
ＣＲ発振の周期から負荷容量２の測定が可能となる。ま
た、発振部３に圧電振動子として水晶振動子４を外付け
した後、テスト端子Ｔの状態を“Ｌ”に固定すると、リ
ングオシレータ９は遮断され、発振部３は水晶発振を行
ない、発振出力端子Ｑより出力を発する。
前に、簡単に負荷容量の測定を可能とすることにある。 【構成】 テスト端子Ｔの状態を“Ｈ”にすると、クロ
ックドインバータ５がオンとなり、ＣＭＯＳインバータ
１と、負荷容量２と、クロックドインバータ５と、イン
バータ６とからなるリングオシレータ９が形成され、Ｃ
Ｒ発振を行い、発振出力端子Ｑより出力を発する。この
ＣＲ発振の周期から負荷容量２の測定が可能となる。ま
た、発振部３に圧電振動子として水晶振動子４を外付け
した後、テスト端子Ｔの状態を“Ｌ”に固定すると、リ
ングオシレータ９は遮断され、発振部３は水晶発振を行
ない、発振出力端子Ｑより出力を発する。
Description
【０００１】
【産業上の利用分野】本発明は、圧電振動子を外付けし
て用いられる発振用集積回路に関するものである。
て用いられる発振用集積回路に関するものである。
【０００２】
【従来の技術】時計などで、基準クロック発生源として
用いられる発振回路は、図５に示すように、ＣＭＯＳイ
ンバータ５１と、このＣＭＯＳインバータ５１に並列に
接続された帰還抵抗５２および圧電振動子、例えば、水
晶振動子５３と、ＣＭＯＳインバータ５１の入力端子ｉ
ｎと出力端子ｏｕｔのそれぞれに接続された負荷容量５
４とからなる。このような発振回路は一般に、ＣＭＯＳ
インバータ５１と出力バッファを集積化した発振用集積
回路に負荷容量を外付けし、さらに水晶振動子と帰還抵
抗をＣＭＯＳインバータ５１に外付けしている。
用いられる発振回路は、図５に示すように、ＣＭＯＳイ
ンバータ５１と、このＣＭＯＳインバータ５１に並列に
接続された帰還抵抗５２および圧電振動子、例えば、水
晶振動子５３と、ＣＭＯＳインバータ５１の入力端子ｉ
ｎと出力端子ｏｕｔのそれぞれに接続された負荷容量５
４とからなる。このような発振回路は一般に、ＣＭＯＳ
インバータ５１と出力バッファを集積化した発振用集積
回路に負荷容量を外付けし、さらに水晶振動子と帰還抵
抗をＣＭＯＳインバータ５１に外付けしている。
【０００３】また、現在、ＣＭＯＳインバータととも
に、負荷容量をも１チップに集積化した発振用集積回路
もある。例えば、特開平５−１９１１４５号公報には、
図６に示すように、シリコン基板６１上にフィールド絶
縁層６２を形成し、この上に負荷容量の下面電極となる
金属層６３を形成し、この上に誘電体層６４を形成し、
この上に負荷容量の上面電極となる第２の金属層６５を
形成して負荷容量を設けたものが開示されている。な
お、図６において、６６は層間絶縁層であり、６７は下
面電極の引き出し電極である。
に、負荷容量をも１チップに集積化した発振用集積回路
もある。例えば、特開平５−１９１１４５号公報には、
図６に示すように、シリコン基板６１上にフィールド絶
縁層６２を形成し、この上に負荷容量の下面電極となる
金属層６３を形成し、この上に誘電体層６４を形成し、
この上に負荷容量の上面電極となる第２の金属層６５を
形成して負荷容量を設けたものが開示されている。な
お、図６において、６６は層間絶縁層であり、６７は下
面電極の引き出し電極である。
【０００４】
【発明が解決しようとする課題】このような集積化され
た負荷容量は、製造工程上、誘電体層６４の正確な層厚
制御が難しく、層厚精度のばらつきが生じるため、容量
値がばらついてしまう。一定の発振周波数を得るために
は、容量の測定は不可欠であるが、ＣＭＯＳインバータ
の入力端子と出力端子に水晶振動子等の圧電振動子を付
けて実際に発振させて動作テストを行なっていた。これ
では、実際に水晶振動子を外付けして製品化されるまで
集積回路のチェックが行なえず、生産効率を低下させる
一因となっていた。
た負荷容量は、製造工程上、誘電体層６４の正確な層厚
制御が難しく、層厚精度のばらつきが生じるため、容量
値がばらついてしまう。一定の発振周波数を得るために
は、容量の測定は不可欠であるが、ＣＭＯＳインバータ
の入力端子と出力端子に水晶振動子等の圧電振動子を付
けて実際に発振させて動作テストを行なっていた。これ
では、実際に水晶振動子を外付けして製品化されるまで
集積回路のチェックが行なえず、生産効率を低下させる
一因となっていた。
【０００５】そこで、本発明の目的は、発振用集積回路
に圧電振動子を外付けする以前に、簡単に負荷容量の測
定を可能とすることにある。
に圧電振動子を外付けする以前に、簡単に負荷容量の測
定を可能とすることにある。
【０００６】
【課題を解決するための手段】ＣＭＯＳインバータと、
このＣＭＯＳインバータの入力端子と出力端子のそれぞ
れに接続された負荷容量とからなる発振部を具備し、上
記ＣＭＯＳインバータの入力端子と出力端子との間に圧
電振動子を外付けして用いられる発振用集積回路におい
て、テスト端子を所望の電位レベルに設定することによ
り動作可能となるスイッチング素子と、少なくともこの
スイッチング素子と上記ＣＭＯＳインバータを用いてリ
ングオシレータを構成し、かつこのリングオシレータの
出力端子と上記発振部の出力端子とを共用することによ
り、上記目的を達成する。
このＣＭＯＳインバータの入力端子と出力端子のそれぞ
れに接続された負荷容量とからなる発振部を具備し、上
記ＣＭＯＳインバータの入力端子と出力端子との間に圧
電振動子を外付けして用いられる発振用集積回路におい
て、テスト端子を所望の電位レベルに設定することによ
り動作可能となるスイッチング素子と、少なくともこの
スイッチング素子と上記ＣＭＯＳインバータを用いてリ
ングオシレータを構成し、かつこのリングオシレータの
出力端子と上記発振部の出力端子とを共用することによ
り、上記目的を達成する。
【０００７】また、上記スイッチング素子は、クロック
ドインバータからなることが好ましい。
ドインバータからなることが好ましい。
【０００８】
【実施例】次に本発明の一実施例について説明する。図
１は本例の構成を示す電気回路図であり、同図において
１はＣＭＯＳインバータである。２は、ＣＭＯＳインバ
ータ１の入力端子ＩＮと出力端子ＯＵＴのそれぞれに接
続された負荷容量である。この負荷容量２は図６に示し
たものを用いる他、ＭＯＳトランジスタのゲート容量を
用いてもよい。これらＣＭＯＳインバータ１、負荷容量
２により発振部３は構成されている。４は圧電振動子と
しての水晶振動子であり、ＣＭＯＳインバータ１の入力
端子ＩＮと出力端子ＯＵＴとの間に両端を接続するよう
に外付けされる。５はスイッチング素子としてのクロッ
クドインバータであり、６、７、８はインバータであ
る。クロックドインバータ５はテスト端子Ｔの状態
“Ｈ”のときにオンとなり、ＣＭＯＳインバータ１およ
びインバータ６とともにリングオシレータ９を構成す
る。また、インバータ７は、発振部３の発振出力または
リングオシレータ９の発振出力を受け、これらを発振出
力端子Ｑから出力する。なお、インバータ８はクロック
ドインバータ９のスイッチングに用いられる。
１は本例の構成を示す電気回路図であり、同図において
１はＣＭＯＳインバータである。２は、ＣＭＯＳインバ
ータ１の入力端子ＩＮと出力端子ＯＵＴのそれぞれに接
続された負荷容量である。この負荷容量２は図６に示し
たものを用いる他、ＭＯＳトランジスタのゲート容量を
用いてもよい。これらＣＭＯＳインバータ１、負荷容量
２により発振部３は構成されている。４は圧電振動子と
しての水晶振動子であり、ＣＭＯＳインバータ１の入力
端子ＩＮと出力端子ＯＵＴとの間に両端を接続するよう
に外付けされる。５はスイッチング素子としてのクロッ
クドインバータであり、６、７、８はインバータであ
る。クロックドインバータ５はテスト端子Ｔの状態
“Ｈ”のときにオンとなり、ＣＭＯＳインバータ１およ
びインバータ６とともにリングオシレータ９を構成す
る。また、インバータ７は、発振部３の発振出力または
リングオシレータ９の発振出力を受け、これらを発振出
力端子Ｑから出力する。なお、インバータ８はクロック
ドインバータ９のスイッチングに用いられる。
【０００９】以上の回路構成は水晶振動子４を除いて１
チップに集積化されている。
チップに集積化されている。
【００１０】次に、図１と、図１の各端子での波形を示
す図２の波形図を参照しながら、本例の動作について説
明する。本例は、水晶振動子４を外付けしてない状態
で、リングオシレータ９をＣＲ発振させることにより負
荷容量２の測定を行なうものであり、まず、その負荷容
量２を測定するテスト時の動作について説明する。
す図２の波形図を参照しながら、本例の動作について説
明する。本例は、水晶振動子４を外付けしてない状態
で、リングオシレータ９をＣＲ発振させることにより負
荷容量２の測定を行なうものであり、まず、その負荷容
量２を測定するテスト時の動作について説明する。
【００１１】テスト端子Ｔの状態を“Ｈ”にすると、ク
ロックドインバータ５がオンとなり、ＣＭＯＳインバー
タ１と、負荷容量２と、クロックドインバータ５と、イ
ンバータ６とからなるリングオシレータ９が形成され、
ＣＲ発振を開始する。このとき、各端子ＶＡ、ＶＢ、Ｖ
Ｃには、それぞれ、図２のＶＡ、ＶＢ、ＶＣに示すよう
な波形が現れる。端子ＶＡのパルスはインバータ７を介
してレベル反転されて発振出力端子Ｑから出力され、こ
の発振出力端子Ｑに現れる波形の周期からＣＲ発振の時
定数を測定する。
ロックドインバータ５がオンとなり、ＣＭＯＳインバー
タ１と、負荷容量２と、クロックドインバータ５と、イ
ンバータ６とからなるリングオシレータ９が形成され、
ＣＲ発振を開始する。このとき、各端子ＶＡ、ＶＢ、Ｖ
Ｃには、それぞれ、図２のＶＡ、ＶＢ、ＶＣに示すよう
な波形が現れる。端子ＶＡのパルスはインバータ７を介
してレベル反転されて発振出力端子Ｑから出力され、こ
の発振出力端子Ｑに現れる波形の周期からＣＲ発振の時
定数を測定する。
【００１２】ＣＲ発振の時定数は、ＣＲ発振周期とＣＭ
ＯＳインバータ１、クロックドインバータ５およびイン
バータ６、７の反転電位Ｖthをふまえて特定するが、こ
の反転電位Ｖthは次のようにして測定される。クロック
ドインバータ１およびインバータ６、７をＣＭＯＳイン
バータ１と同一の構成（同一製造工程のため、同じ特性
を示す。）としておき、図３ａに示すように、ＣＭＯＳ
インバータ１の入力端子ＩＮと出力端子ＯＵＴを短絡
し、この短絡点と本例の発振用集積回路ＩＣのＶSS端子
との間の電圧を測定することにより得る。
ＯＳインバータ１、クロックドインバータ５およびイン
バータ６、７の反転電位Ｖthをふまえて特定するが、こ
の反転電位Ｖthは次のようにして測定される。クロック
ドインバータ１およびインバータ６、７をＣＭＯＳイン
バータ１と同一の構成（同一製造工程のため、同じ特性
を示す。）としておき、図３ａに示すように、ＣＭＯＳ
インバータ１の入力端子ＩＮと出力端子ＯＵＴを短絡
し、この短絡点と本例の発振用集積回路ＩＣのＶSS端子
との間の電圧を測定することにより得る。
【００１３】また、このＣＲ時定数に拘る抵抗成分は、
各ＣＭＯＳインバータ１、クロックドインバータ５およ
びインバータ６、７のオン抵抗により決まる。このオン
抵抗は、図３ｂに示すように、ＣＭＯＳインバータ１の
入力端子ＩＮと発振用集積回路ＩＣのＶDD端子とを短絡
し、出力端子ＯＵＴと発振用集積回路ＩＣのＶSS端子と
の間の電圧および電流を測定することにより得る。
各ＣＭＯＳインバータ１、クロックドインバータ５およ
びインバータ６、７のオン抵抗により決まる。このオン
抵抗は、図３ｂに示すように、ＣＭＯＳインバータ１の
入力端子ＩＮと発振用集積回路ＩＣのＶDD端子とを短絡
し、出力端子ＯＵＴと発振用集積回路ＩＣのＶSS端子と
の間の電圧および電流を測定することにより得る。
【００１４】以上のようにして得られた発振周波数、Ｖ
th、抵抗から負荷容量２の容量を特定し、これを測定値
とする。
th、抵抗から負荷容量２の容量を特定し、これを測定値
とする。
【００１５】次に水晶振動子を外付けして製品化する場
合について説明する。まず、発振部３に水晶振動子４を
外付けする。ここで、テスト端子の状態を“Ｌ”に固定
すると、クロックドインバータ５がオフとなり、これに
より、リングオシレータ９は遮断されてＣＲ発振は行な
われない。発振部３が発振を開始すると、この出力はイ
ンバータ６、７を介して発振出力端子Ｑから出力され
る。
合について説明する。まず、発振部３に水晶振動子４を
外付けする。ここで、テスト端子の状態を“Ｌ”に固定
すると、クロックドインバータ５がオフとなり、これに
より、リングオシレータ９は遮断されてＣＲ発振は行な
われない。発振部３が発振を開始すると、この出力はイ
ンバータ６、７を介して発振出力端子Ｑから出力され
る。
【００１６】以上のように本例は、発振部３のＣＭＯＳ
インバータ１を用いてリングオシレータ３を構成し、こ
れを選択的にＣＲ発振させて発振出力端子ＯＵＴから出
力させ、その発振周波数より負荷容量２の容量を測定す
るため、発振用集積回路に水晶振動子を外付けする以前
に、基板上の負荷容量の測定が可能となる。このため、
ＩＣ単体で良否判定ができ、水晶振動子の外付け後に不
良判定されるという無駄をなくすことができ、ひいては
生産効率が向上することになる。また、本例は、リング
オシレータ９用の出力端子を新たに設ける必要がなく、
コスト増加も抑えることができる。
インバータ１を用いてリングオシレータ３を構成し、こ
れを選択的にＣＲ発振させて発振出力端子ＯＵＴから出
力させ、その発振周波数より負荷容量２の容量を測定す
るため、発振用集積回路に水晶振動子を外付けする以前
に、基板上の負荷容量の測定が可能となる。このため、
ＩＣ単体で良否判定ができ、水晶振動子の外付け後に不
良判定されるという無駄をなくすことができ、ひいては
生産効率が向上することになる。また、本例は、リング
オシレータ９用の出力端子を新たに設ける必要がなく、
コスト増加も抑えることができる。
【００１７】また、発振部３のＣＭＯＳインバータ１を
用いたリングオシレータ９の構成は、上記一実施例に示
したものに限るものではなく様々に変更可能である。例
えば、図４ａに示すように、図１の構成において、ＣＭ
ＯＳインバータ１の出力端子側およびクロックドインバ
ータ９の出力端子側に抵抗Ｒを設けてもよい。このよう
な抵抗Ｒは基板上に高精度で設けることができ、抵抗Ｒ
を各インバータのオン抵抗を無視できる程度の大きな値
に設定することにより、各インバータのオン抵抗を測定
することなく負荷容量の測定精度を上げることができ
る。
用いたリングオシレータ９の構成は、上記一実施例に示
したものに限るものではなく様々に変更可能である。例
えば、図４ａに示すように、図１の構成において、ＣＭ
ＯＳインバータ１の出力端子側およびクロックドインバ
ータ９の出力端子側に抵抗Ｒを設けてもよい。このよう
な抵抗Ｒは基板上に高精度で設けることができ、抵抗Ｒ
を各インバータのオン抵抗を無視できる程度の大きな値
に設定することにより、各インバータのオン抵抗を測定
することなく負荷容量の測定精度を上げることができ
る。
【００１８】また、図４ｂに示すように構成してもよ
い。同図において、１０はクロックドインバータ１０で
あり、１１はＮＡＮＤゲートである。その他の符号は、
図１の符号が示すものと同一の構成要素を示す。ここで
は、ＣＭＯＳインバータ１、クロックドインバータ１０
およびＮＡＮＤゲート１１からなるリングオシレータ１
２を構成する。ここで、テスト端子Ｔの状態を“Ｈ”と
すると、クロックドインバータ１０はオンとなる。これ
と同時に、ＮＡＮＤゲート１１は、その入力端子の一方
をテスト端子Ｔに接続してあるので、インバータとして
動作し、リングオシレータ１２はＣＲ発振を開始する。
この発振出力はインバータ６、７を介して発振出力端子
Ｑより出力される。このため、図４ｂに示すようにリン
グオシレータの構成を変更しても上記一実施例と同様の
作用効果が得られる。
い。同図において、１０はクロックドインバータ１０で
あり、１１はＮＡＮＤゲートである。その他の符号は、
図１の符号が示すものと同一の構成要素を示す。ここで
は、ＣＭＯＳインバータ１、クロックドインバータ１０
およびＮＡＮＤゲート１１からなるリングオシレータ１
２を構成する。ここで、テスト端子Ｔの状態を“Ｈ”と
すると、クロックドインバータ１０はオンとなる。これ
と同時に、ＮＡＮＤゲート１１は、その入力端子の一方
をテスト端子Ｔに接続してあるので、インバータとして
動作し、リングオシレータ１２はＣＲ発振を開始する。
この発振出力はインバータ６、７を介して発振出力端子
Ｑより出力される。このため、図４ｂに示すようにリン
グオシレータの構成を変更しても上記一実施例と同様の
作用効果が得られる。
【００１９】また、上記各実施例では、圧電振動子とし
て、水晶振動子を用いることとしたがこれに限れるもの
ではなく、例えば、ＰＺＴ系、ＰｂＴｉＯ3系等のセラ
ミック振動子を用いてもよい。
て、水晶振動子を用いることとしたがこれに限れるもの
ではなく、例えば、ＰＺＴ系、ＰｂＴｉＯ3系等のセラ
ミック振動子を用いてもよい。
【００２０】
【発明の効果】本発明によれば、発振用集積回路に圧電
振動子を外付けする前に、この集積回路内の負荷容量を
簡単に測定することが可能となる。
振動子を外付けする前に、この集積回路内の負荷容量を
簡単に測定することが可能となる。
【図１】本発明の一実施例の構成を示す電気回路図。
【図２】図１の動作を示す波形図。
【図３】ＣＲ発振のＣＲ時定数およびその抵抗成分等を
測定する方法を示す説明図。
測定する方法を示す説明図。
【図４】他の実施例の構成を示す説明図。
【図５】従来の発振回路の構成を示す電気回路図。
【図６】負荷容量の構成を示す説明図。
１ ＣＭＯＳインバータ ＩＮ 入力端子 ＯＵＴ 出力端子 ２ 負荷容量 ３ 発振部 ４ 水晶振動子（圧電振動子） ５ クロックドインバータ（スイッチング素子） ９ リングオシレータ Ｔ テスト端子 Ｑ 発振出力端子（出力端子）
Claims (2)
- 【請求項１】 ＣＭＯＳインバータと、このＣＭＯＳイ
ンバータの入力端子と出力端子のそれぞれに接続された
負荷容量とからなる発振部を具備し、上記ＣＭＯＳイン
バータの入力端子と出力端子との間に圧電振動子を外付
けして用いられる発振用集積回路において、 テスト端子を所望の電位レベルに設定することにより、
動作可能となるスイッチング素子と、少なくともこのス
イッチング素子と上記ＣＭＯＳインバータを用いてリン
グオシレータを構成し、かつこのリングオシレータの出
力端子と上記発振部の出力端子とを共用したことを特徴
とする発振用集積回路。 - 【請求項２】 上記スイッチング素子は、クロックドイ
ンバータからなることを特徴とする請求項１記載の発振
用集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27045293A JP3288830B2 (ja) | 1993-10-28 | 1993-10-28 | 発振用集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27045293A JP3288830B2 (ja) | 1993-10-28 | 1993-10-28 | 発振用集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07131247A true JPH07131247A (ja) | 1995-05-19 |
| JP3288830B2 JP3288830B2 (ja) | 2002-06-04 |
Family
ID=17486489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27045293A Expired - Fee Related JP3288830B2 (ja) | 1993-10-28 | 1993-10-28 | 発振用集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3288830B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2242175A1 (en) * | 2009-01-23 | 2010-10-20 | Rohm Co., Ltd. | Oscillator circuit |
| US8378755B2 (en) | 2010-11-24 | 2013-02-19 | Fujitsu Limited | Oscillation circuit |
| EP2958231A1 (en) * | 2014-06-16 | 2015-12-23 | Renesas Electronics Corporation | Semiconductor integrated circuit device with crystal resonator and manufacturing method of electronic device using the same |
| CN108549014A (zh) * | 2018-03-02 | 2018-09-18 | 广东电网有限责任公司佛山供电局 | 一种直流电气开关安全检测装置 |
| CN110071704A (zh) * | 2019-04-26 | 2019-07-30 | 成都锐成芯微科技股份有限公司 | 一种环形rc振荡器电路 |
-
1993
- 1993-10-28 JP JP27045293A patent/JP3288830B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2242175A1 (en) * | 2009-01-23 | 2010-10-20 | Rohm Co., Ltd. | Oscillator circuit |
| EP2242175A4 (en) * | 2009-01-23 | 2015-04-22 | Rohm Co Ltd | OSCILLATOR CIRCUIT |
| US8378755B2 (en) | 2010-11-24 | 2013-02-19 | Fujitsu Limited | Oscillation circuit |
| EP2958231A1 (en) * | 2014-06-16 | 2015-12-23 | Renesas Electronics Corporation | Semiconductor integrated circuit device with crystal resonator and manufacturing method of electronic device using the same |
| CN108549014A (zh) * | 2018-03-02 | 2018-09-18 | 广东电网有限责任公司佛山供电局 | 一种直流电气开关安全检测装置 |
| CN108549014B (zh) * | 2018-03-02 | 2024-04-12 | 广东电网有限责任公司佛山供电局 | 一种直流电气开关安全检测装置 |
| CN110071704A (zh) * | 2019-04-26 | 2019-07-30 | 成都锐成芯微科技股份有限公司 | 一种环形rc振荡器电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3288830B2 (ja) | 2002-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4178566A (en) | Quartz crystal tuning fork vibrator for a crystal oscillator | |
| JP6750314B2 (ja) | 発振器、電子機器、移動体及び発振器の製造方法 | |
| JPH0659024B2 (ja) | 時定数回路 | |
| JP3288830B2 (ja) | 発振用集積回路 | |
| JP3235006B2 (ja) | 発振用集積回路 | |
| JPH10209755A (ja) | 水晶発振回路及び水晶発振用集積回路装置 | |
| JP6930134B2 (ja) | 発振器、電子機器及び移動体 | |
| JP3877502B2 (ja) | 電圧制御型温度補償発振装置 | |
| JP3729872B2 (ja) | 発振回路 | |
| JPH03231504A (ja) | 圧電発振回路 | |
| JP3635519B2 (ja) | 発振回路 | |
| JP2007300475A (ja) | 電圧制御発振器の基準電圧調整方法および電圧制御発振器 | |
| JPH0543526Y2 (ja) | ||
| JP3155977B2 (ja) | 発振用集積回路および発振回路 | |
| JPS6143274Y2 (ja) | ||
| JPH07294602A (ja) | 発振用集積回路 | |
| JPS597771Y2 (ja) | 非安定マルチバイブレ−タ | |
| JP2003065924A (ja) | 水晶振動子用発振回路およびこれを用いた水晶振動子式センサー | |
| JPS61244105A (ja) | 発振回路 | |
| JPH07154146A (ja) | 発振用集積回路および発振回路 | |
| JPH03155205A (ja) | 発振回路 | |
| JPH02292839A (ja) | 半導体集積回路装置 | |
| JPS6382108A (ja) | 発振回路用半導体集積回路 | |
| JPS59171210A (ja) | モノリシツク型セラミツクレゾネ−タ | |
| JPS59151505A (ja) | 圧電発振器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20011108 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020207 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080315 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090315 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |