JPH02292839A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半導体集積回路装置に関し、特に、金属配線
のエレクトロマイグレーシミン耐量を評価する目的の半
導体集積回路装置に関する．［従来の技術］ 従来、金属配線のエレクトロマイグレーション耐量の評
価は、第３区に示す装置によって行っていた．同図に示
すように、従来のものは半導体基板２２上には、２つの
ボンディングパッド２０が設けられ、これら２つのボン
ディングパッド間に評価さるべき金属配線２１が設けら
れたものである．通常、評価は、半導体基板２２をセラ
ミックケース等にマウントし、ボンディングパッド２０
とセラミックケースのリードビンの間をアルミニウム線
等でワイヤボンディングした状態で行われる．その場合
、周囲温度を通常使用状態より高く設定し、通常状態よ
り大きな電流値で所望の波形の電流をリードピン間に与
えて金属配線のエレクトロマイグレーション耐量を評価
する．リードビン間に与える電流としては、一定直流電
流、一方向のパルス状電流、双方向パルス状電流のもの
が一般的に用いられる． ［発明が解決しようとする問題点］ 上述した従来の半導体装置には内部に電流発生回路が設
けられていなかったので、従来の評価方法では、外部の
電流発生回路により半導体装置に電流を供給していた。

そのため、外部電流発生回路の出力端子と半導体装置の
リードビンを接続する比較的長い配線のインピーダンス
により、外部電源より発生された電流波形が乱され、希
望の電流波形が得にくかった．近年、半導体集積回路の
高速化および金属配線のファインパターン化が進んでい
るため、電流波形の高精度化による評価の高精度化が要
求されてきており、特に、ＡＣパルス状電流によるエレ
クトロマイグレーション評価の必要性が高まってきてい
る．このような要請に対し、前記した理由の他、外部電
源の時間的安定性が本質的に悪いことおよび数ＭＨｚ程
度以上の周波数のパルス電流を供給することが困難であ
ることから、上述した従来の半導体装置ではエレクトロ
マイグレーション耐量の精確な評価ができないという欠
点があった。

［問題点を解決するための手段］ 本発明の半導体集積回路装置には、発振器と、該発振器
の出力端子に一端が接続された被評価金属配線とが形成
されている。

［実施例］ 次に、本発明の実施例について図面を参照して説明する
． 第１図＜ａ＞は、本発明の一実施例を示す回路図である
。同図に示すように、半導体基板上にＭＯＳトランジス
タ素子を用いて槽成したインバータ１を奇数個リング状
に接続してリング・オシレータ３を構成し、また、イン
バータ１を１または複数個並列に接続してバッファ回路
３を構成している．バッファ回路３の入力端子をリング
・オシレータ２の１個所に接続し、その出力端子に被評
価金属配線４の一端を接続し、被評価金属配線４の他端
を容量素子５に接続する。本実施例では、インバータ２
は、第１図（ｂ）に示すように、ＰチャネルＭＯＳＩ−
ランジスタ７およびＮチャネルＭＯＳトランジスタ８か
らなるＣＭＯＳ回路により構成される． 次に、第１図（ａ）に図示した回路の動作について説明
する。リング・オシレータ２が発振し、リング・オシレ
ー夕の出力端子６の電位がローレベルの時、バッファ回
路３の出力はハイレベルとなり、被評価金属配線４を通
して容量素子５を充電する。次に、リング・オシレー夕
の出力端子６の電位がハイレベルになると、バツファ回
路３の出力はローレベルとなり、被評価金属配線４を通
して容量素子５を放電する。

以上の動作を繰り返すと、被評価金属配線４にはＡＣパ
ルス電流がリング・オシレータ２の発振周波数と等しい
周波数で流れることになる。ここで、リング・オシレー
タ２の段数、バツファ回路３を構成するインバータの並
列接続段数およびこれらのＭＯＳ｝ランジスタの素子デ
イメンジョンや容量素子５の容量値を適当に選ぶことに
より、所望の発振周波数と電流値が得られる。また、バ
ッファ回路３内のＰチャネルＭＯＳ｝ランジスタ７とＮ
チャネルＭＯＳ｝ランジスタ８の素子デイメンジョンの
比を変えることにより、ＡＣパルス電流の波形を変化さ
せることができる．なお、被評価金属配線４に一方向の
パルス電流を供給するのであれば、容量素子５を除去す
ればよい．第２図は、本発明の他の実施例におけるバ・
ソファ回路で用いられるインバータの回路図である．こ
のインバータには、ＰチャネルＭＯＳトランジスタ１３
、ＮチャネルＭＯＳトランジスタ１４、１５、ＮＰＮバ
イボーラトランジスタ１６、１７および抵抗１８によっ
て構成される、いわゆるＢｉ−ＣＭＯＳ回路が用いられ
る。このインバータは、第１図（ａ＞のバッファ回路３
内のインバータ１に置き替えて使用される。この実施例
では、容量素子５の充放電を同一特性のＮＰＮトランジ
スタ１６、１７で行うため、被評価金属配線を流れるＡ
Ｃ電流のプラス側波形とマイナス側波形をほぼ等しくで
きる利点がある。さらに、Ｂｔ　−ＣＭＯＳ回路の出力
電流は、例えば１０ｍＡ程度とＣＭＯＳ回路のそれより
数倍大きいので、この実施例によれば、エレクトロマイ
グレーション評価における加速試験に必要な１００ｍＡ
程度の電流を比較的容易に得られるという利点もある．
なお、上記実施例において、リング・オシレー夕をＣＭ
ＯＳによって構成していたが、これをＮチャネルＭＯＳ
｝ランジスタによって構成するようにしてもよい。また
、発振器゛としては無安定バイブレー夕等、リング・オ
シレータ以外の発振器を使用することができる。

［発明の効果］ 以上説明したように、本発明は、金属配線のエレクトロ
マイグレーション耐量を評価する目的の半導体集積回路
装置内に発振器と被評価金属配線とを形成したものであ
るので、本発明によれば、高い周波数の安定したＡＣパ
ルス電流により精度の高いエレクトロマイグレーション
の耐量評価を行うことができる。

ＮチャネルＭＯＳ｝ランジスタ、 １７・・・・・・ＮＰＮバイボーラトランジスタ。

１　６、

Claims (1)

【特許請求の範囲】
1. 発振器と該発振器の出力を受けるエレクトロマイグレー
   ション耐量評価用の金属配線とが形成されている半導体
   集積回路装置。