JPH07129484A - 高速シリアルポート回路 - Google Patents
高速シリアルポート回路Info
- Publication number
- JPH07129484A JPH07129484A JP5270413A JP27041393A JPH07129484A JP H07129484 A JPH07129484 A JP H07129484A JP 5270413 A JP5270413 A JP 5270413A JP 27041393 A JP27041393 A JP 27041393A JP H07129484 A JPH07129484 A JP H07129484A
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- circuit
- speed
- compatible
- serial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Computer And Data Communications (AREA)
Abstract
(57)【要約】
【目的】 コンピュータ装置に高速シリアル転送機能を
備えさせるとともに低速転送制御ソフトウェアに対する
互換性を備えさせる。 【構成】 互換転送回路１１及び高速転送回路１２を備
え、切替スイッチ１３及び１４によって選択的に互換転
送回路１１及び高速転送回路１２を用いる。互換転送回
路１１は低速転送制御ソフトウェアに対して互換性を有
しており、互換転送回路１１では低速データ転送を行
う。一方、高速転送制御可能なソフトウェアでは高速転
送回路１２を用いて高速データ転送を行う。
備えさせるとともに低速転送制御ソフトウェアに対する
互換性を備えさせる。 【構成】 互換転送回路１１及び高速転送回路１２を備
え、切替スイッチ１３及び１４によって選択的に互換転
送回路１１及び高速転送回路１２を用いる。互換転送回
路１１は低速転送制御ソフトウェアに対して互換性を有
しており、互換転送回路１１では低速データ転送を行
う。一方、高速転送制御可能なソフトウェアでは高速転
送回路１２を用いて高速データ転送を行う。
Description
【０００１】
【産業上の利用分野】本発明は高速シリアルポート回路
に関し、特にコンピュータシステムに備えられたシリア
ルポート回路に用いられる高速データ転送回路に関す
る。
に関し、特にコンピュータシステムに備えられたシリア
ルポート回路に用いられる高速データ転送回路に関す
る。
【０００２】
【従来の技術】一般にコンピュータシステムに備えられ
るシリアルポート回路では転送能力の強化が行われる傾
向にあり、このため、シリアルポート回路にはより高い
転送能力を備えるデータ転送回路を備える必要がある。
つまり、シリアルポート回路の転送能力強化はより高い
転送能力を有するデータ転送回路に置き換えることによ
って行われている。
るシリアルポート回路では転送能力の強化が行われる傾
向にあり、このため、シリアルポート回路にはより高い
転送能力を備えるデータ転送回路を備える必要がある。
つまり、シリアルポート回路の転送能力強化はより高い
転送能力を有するデータ転送回路に置き換えることによ
って行われている。
【０００３】このようなシリアルポート回路の転送能力
強化ついては、例えば、「ＤＯＳ／Ｖプログラミングガ
イド」（最上晃著：アスキー出版局）の１１９頁に記載
されている。つまり、ＤＯＳ／Ｖプログラミングガイド
によれば、「ＰＣでは、もともとシリアルの制御にＮａ
ｔｉｏｎａｌ Ｓｅｍｉｃｏｎｄｕｃｔｏｒの８２５０
ＵＡＲＴを使っていた。このＬＳＩは、調歩同期専用の
通信ＬＳＩでその中にボーレートジェネレータ、モデム
制御、割り込み制御などの機能を持っており、日本で一
般的なＩｎｔｅｌの８２５１よりも機能が優れ使いやす
い。なお、現在ではフルコンパチでさらに性能をあげた
ＮＳ１６４５０やＮＳ１６５５０ＡＦＮへの置き換えが
進んでおり、ＮＳ８２５０はあまり使われなくなってい
る。」と記載されている。
強化ついては、例えば、「ＤＯＳ／Ｖプログラミングガ
イド」（最上晃著：アスキー出版局）の１１９頁に記載
されている。つまり、ＤＯＳ／Ｖプログラミングガイド
によれば、「ＰＣでは、もともとシリアルの制御にＮａ
ｔｉｏｎａｌ Ｓｅｍｉｃｏｎｄｕｃｔｏｒの８２５０
ＵＡＲＴを使っていた。このＬＳＩは、調歩同期専用の
通信ＬＳＩでその中にボーレートジェネレータ、モデム
制御、割り込み制御などの機能を持っており、日本で一
般的なＩｎｔｅｌの８２５１よりも機能が優れ使いやす
い。なお、現在ではフルコンパチでさらに性能をあげた
ＮＳ１６４５０やＮＳ１６５５０ＡＦＮへの置き換えが
進んでおり、ＮＳ８２５０はあまり使われなくなってい
る。」と記載されている。
【０００４】
【発明が解決しようとする課題】上述のように、既存の
回路をより高性能な回路に置換してシリアルポート回路
の転送能力を強化しようとすると、既存の回路を制御す
るソフトウェアとの互換性が問題となる。つまり、既存
の回路を制御しているソフトウェアが既存の回路と同様
に制御可能な互換性のある回路を開発又は調達する必要
がある。そして、このような互換性のある回路を開発又
は調達することが不可能である場合には、高性能な回路
への換装をやめてコンピュータ装置の性能向上を諦める
か既存の回路を制御するソフトウェアに対する互換性を
喪失せざるを得ないという問題点がある。
回路をより高性能な回路に置換してシリアルポート回路
の転送能力を強化しようとすると、既存の回路を制御す
るソフトウェアとの互換性が問題となる。つまり、既存
の回路を制御しているソフトウェアが既存の回路と同様
に制御可能な互換性のある回路を開発又は調達する必要
がある。そして、このような互換性のある回路を開発又
は調達することが不可能である場合には、高性能な回路
への換装をやめてコンピュータ装置の性能向上を諦める
か既存の回路を制御するソフトウェアに対する互換性を
喪失せざるを得ないという問題点がある。
【０００５】本発明の目的はソフトウェアとの互換性を
考慮することのない高速シリアルポート回路を提供する
ことにある。
考慮することのない高速シリアルポート回路を提供する
ことにある。
【０００６】
【課題を解決するための手段】本発明によれば、第１の
転送速度でデータ転送を行う第１のシリアル転送回路
と、該第１の転送速度よりも高速の第２の転送速度でデ
ータ転送を行う第２のシリアル転送回路と、データ転送
の際前記第１及び前記第２の転送回路のうちいずれか一
方を選択する選択手段とを有することを特徴とする高速
シリアルポート回路が得られる。そして、第１のシリア
ル転送回路は予め定められたソフトウェアによって制御
されしかも該ソフトウェアに対して互換性を有する。
転送速度でデータ転送を行う第１のシリアル転送回路
と、該第１の転送速度よりも高速の第２の転送速度でデ
ータ転送を行う第２のシリアル転送回路と、データ転送
の際前記第１及び前記第２の転送回路のうちいずれか一
方を選択する選択手段とを有することを特徴とする高速
シリアルポート回路が得られる。そして、第１のシリア
ル転送回路は予め定められたソフトウェアによって制御
されしかも該ソフトウェアに対して互換性を有する。
【０００７】また、前記選択手段は、モード切替信号に
応じてコンピュータ内部バスを選択的に前記第１及び前
記第２のシリアル転送回路に接続する第１の切替手段
と、前記モード切替信号に応じて外部シリアルインター
フェースを前記前記第１及び前記第２のシリアル転送回
路に接続する第１の切替手段とを備えている。
応じてコンピュータ内部バスを選択的に前記第１及び前
記第２のシリアル転送回路に接続する第１の切替手段
と、前記モード切替信号に応じて外部シリアルインター
フェースを前記前記第１及び前記第２のシリアル転送回
路に接続する第１の切替手段とを備えている。
【０００８】
【実施例】以下本発明について実施例によって説明す
る。
る。
【０００９】図１を参照して、図示の高速シリアルポー
ト回路には互換高速モード切替信号線Ａ、コンピュータ
内部バス信号線Ｂ、及び外部シリアルインターフェース
信号線Ｃが接続されている。高速シリアルポート回路は
第１及び第２の転送回路１１及び１２を備えている（こ
こでは、第１の転送回路を互換転送回路と呼び、第２の
転送回路を高速転送回路と呼ぶ）。互換転送回路１１は
低速転送のシリアル転送タイミング発生回路であり、高
速転送回路１２は互換転送回路１１より高速でデータ転
送が可能なシリアル転送タイミング発生回路である。な
お、ここでは、互換転送回路１１は従来と同様の制御で
動作可能であり、高速転送回路１２は従来の回路、つま
り、互換転送回路１１と制御法の互換性がないものとす
る。
ト回路には互換高速モード切替信号線Ａ、コンピュータ
内部バス信号線Ｂ、及び外部シリアルインターフェース
信号線Ｃが接続されている。高速シリアルポート回路は
第１及び第２の転送回路１１及び１２を備えている（こ
こでは、第１の転送回路を互換転送回路と呼び、第２の
転送回路を高速転送回路と呼ぶ）。互換転送回路１１は
低速転送のシリアル転送タイミング発生回路であり、高
速転送回路１２は互換転送回路１１より高速でデータ転
送が可能なシリアル転送タイミング発生回路である。な
お、ここでは、互換転送回路１１は従来と同様の制御で
動作可能であり、高速転送回路１２は従来の回路、つま
り、互換転送回路１１と制御法の互換性がないものとす
る。
【００１０】図示のように、互換高速モード切替信号線
Ａ及びコンピュータ内部バス信号線Ｂはコンピュータ内
部バス切替スイッチ１３に接続され、コンピュータ内部
バス切替スイッチ１３は信号線ａを介して互換転送回路
１１に接続されるとともに信号線ｂを介して高速転送回
路１２に接続されている。そして、後述するように、コ
ンピュータ内部バス切替スイッチ１３は互換高速モード
切替信号線Ａ上のモード切替信号に応じてコンピュータ
内部バス信号線Ｂ上のデータ信号を選択的に互換転送回
路１１及び高速転送回路１２に伝送する。
Ａ及びコンピュータ内部バス信号線Ｂはコンピュータ内
部バス切替スイッチ１３に接続され、コンピュータ内部
バス切替スイッチ１３は信号線ａを介して互換転送回路
１１に接続されるとともに信号線ｂを介して高速転送回
路１２に接続されている。そして、後述するように、コ
ンピュータ内部バス切替スイッチ１３は互換高速モード
切替信号線Ａ上のモード切替信号に応じてコンピュータ
内部バス信号線Ｂ上のデータ信号を選択的に互換転送回
路１１及び高速転送回路１２に伝送する。
【００１１】互換転送回路１１及び高速転送回路１２は
それぞれ信号線ｃ及びｄによって外部シリアルインター
フェース切替スイッチ１４に接続されており、この外部
シリアルインターフェース切替スイッチ１４には互換高
速モード切替信号線Ａ及び外部シリアルインターフェー
ス信号線Ｃが接続されている。外部シリアルインターフ
ェース切替スイッチ１４では互換高速モード切替信号線
Ａ上のモード切替信号に応じて外部シリアルインターフ
ェース信号線Ｃ上のデータ信号を選択的に互換転送回路
１１及び高速転送回路１２に伝送する。なお、互換高速
モード切替信号線Ａに特に選択指示がない場合には互換
転送回路１１が選択される。
それぞれ信号線ｃ及びｄによって外部シリアルインター
フェース切替スイッチ１４に接続されており、この外部
シリアルインターフェース切替スイッチ１４には互換高
速モード切替信号線Ａ及び外部シリアルインターフェー
ス信号線Ｃが接続されている。外部シリアルインターフ
ェース切替スイッチ１４では互換高速モード切替信号線
Ａ上のモード切替信号に応じて外部シリアルインターフ
ェース信号線Ｃ上のデータ信号を選択的に互換転送回路
１１及び高速転送回路１２に伝送する。なお、互換高速
モード切替信号線Ａに特に選択指示がない場合には互換
転送回路１１が選択される。
【００１２】図１に示す高速シリアルポート回路を制御
するソフトウェアは大別して２種類ある。一つは互換転
送回路１１のみを制御するソフトウェア群（甲）であ
り、このソフトウェア群（甲）は互換高速モード切替信
号線Ａを制御する手段を備えていない。他方のソフトウ
ェアは互換転送回路１１及び高速転送回路１２を制御す
るソフトウェア群（乙）であり、このソフトウェア群
（乙）は互換高速モード切替信号線Ａを制御する手段を
備えている。
するソフトウェアは大別して２種類ある。一つは互換転
送回路１１のみを制御するソフトウェア群（甲）であ
り、このソフトウェア群（甲）は互換高速モード切替信
号線Ａを制御する手段を備えていない。他方のソフトウ
ェアは互換転送回路１１及び高速転送回路１２を制御す
るソフトウェア群（乙）であり、このソフトウェア群
（乙）は互換高速モード切替信号線Ａを制御する手段を
備えている。
【００１３】初期設定において、互換高速モード切替信
号線Ａを用いて互換転送回路１１使用状態に設定する。
これによって、ソフトウェア群（甲）に属するソフトウ
ェアは高速転送回路１２が存在することを考慮すること
なく、あたかも互換転送回路１１のみが存在するように
互換転送回路１１を制御することになる。
号線Ａを用いて互換転送回路１１使用状態に設定する。
これによって、ソフトウェア群（甲）に属するソフトウ
ェアは高速転送回路１２が存在することを考慮すること
なく、あたかも互換転送回路１１のみが存在するように
互換転送回路１１を制御することになる。
【００１４】前述のようにソフトウェア群（乙）のソフ
トウェアは互換転送回路１１及び高速転送回路１２を選
択的に制御する。つまり、ソフトウェア群（乙）の制御
によって互換転送回路１１を用いてデータ転送が行われ
る。一方、ソフトウェア群（乙）では互換高速モード切
替信号線Ａによって高速転送回路２２を選択して、高速
転送回路２２によってより高速なシリアル転送を行う。
トウェアは互換転送回路１１及び高速転送回路１２を選
択的に制御する。つまり、ソフトウェア群（乙）の制御
によって互換転送回路１１を用いてデータ転送が行われ
る。一方、ソフトウェア群（乙）では互換高速モード切
替信号線Ａによって高速転送回路２２を選択して、高速
転送回路２２によってより高速なシリアル転送を行う。
【００１５】なお、高速転送回路１２によるデータ転送
が終了すると、次に高速転送回路１２を用いるソフトウ
ェアがソフトウェア（甲）に属するソフトウェアである
可能性を考慮してコンピュータ内部バス切替スイッチ１
３及び外部シリアルインターフェース切替スイッチ１４
によって互換転送回路１１が選択されるように互換高速
モード切替信号線Ａが制御される。
が終了すると、次に高速転送回路１２を用いるソフトウ
ェアがソフトウェア（甲）に属するソフトウェアである
可能性を考慮してコンピュータ内部バス切替スイッチ１
３及び外部シリアルインターフェース切替スイッチ１４
によって互換転送回路１１が選択されるように互換高速
モード切替信号線Ａが制御される。
【００１６】
【発明の効果】以上説明したように本発明では互換転送
回路と高速転送回路とを搭載してソフトウェアに応じて
互換転送回路及び高速転送回路のいずれか一方を選択す
るようにしたから、ソフトウェアに対する互換性を保っ
て高速データ転送も行えるという効果がある。
回路と高速転送回路とを搭載してソフトウェアに応じて
互換転送回路及び高速転送回路のいずれか一方を選択す
るようにしたから、ソフトウェアに対する互換性を保っ
て高速データ転送も行えるという効果がある。
【００１７】そして、高速転送回路においては従来の転
送回路を制御するソフトウェアに対して互換性がなくて
もよく、この結果、互換性を有ししかも高速データ転送
が可能である転送回路を開発あるいは調達する必要がな
くなる。
送回路を制御するソフトウェアに対して互換性がなくて
もよく、この結果、互換性を有ししかも高速データ転送
が可能である転送回路を開発あるいは調達する必要がな
くなる。
【図１】本発明による高速シリアルポート回路の一実施
例を説明するための図である。
例を説明するための図である。
１１ 互換転送回路 １２ 高速転送回路 １３ コンピュータ内部バス切替スイッチ １４ 外部シリアルインターフェース切替スイッチ
Claims (3)
- 【請求項１】 第１の転送速度でデータ転送を行う第１
のシリアル転送回路と、該第１の転送速度よりも高速の
第２の転送速度でデータ転送を行う第２のシリアル転送
回路と、データ転送の際前記第１及び前記第２の転送回
路のうちいずれか一方を選択する選択手段とを有するこ
とを特徴とする高速シリアルポート回路。 - 【請求項２】 請求項１に記載された高速シリアルポー
ト回路において、前記第１のシリアル転送回路は予め定
められたソフトウェアによって制御されしかも該ソフト
ウェアに対して互換性を有することを特徴とする高速シ
リアルポート回路。 - 【請求項３】 請求項１に記載された高速シリアルポー
ト回路において、前記選択手段は、モード切替信号に応
じてコンピュータ内部バスを選択的に前記第１及び前記
第２のシリアル転送回路に接続する第１の切替手段と、
前記モード切替信号に応じて外部シリアルインターフェ
ースを前記前記第１及び前記第２のシリアル転送回路に
接続する第１の切替手段とを有することを特徴とする高
速シリアルポート回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5270413A JPH07129484A (ja) | 1993-10-28 | 1993-10-28 | 高速シリアルポート回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5270413A JPH07129484A (ja) | 1993-10-28 | 1993-10-28 | 高速シリアルポート回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07129484A true JPH07129484A (ja) | 1995-05-19 |
Family
ID=17485922
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5270413A Pending JPH07129484A (ja) | 1993-10-28 | 1993-10-28 | 高速シリアルポート回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07129484A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013057963A1 (ja) * | 2011-10-21 | 2013-04-25 | 三菱電機株式会社 | 家電機器及び通信制御方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0273446A (ja) * | 1988-09-09 | 1990-03-13 | Canon Inc | インタフェース切替え回路 |
-
1993
- 1993-10-28 JP JP5270413A patent/JPH07129484A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0273446A (ja) * | 1988-09-09 | 1990-03-13 | Canon Inc | インタフェース切替え回路 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013057963A1 (ja) * | 2011-10-21 | 2013-04-25 | 三菱電機株式会社 | 家電機器及び通信制御方法 |
| CN103890742A (zh) * | 2011-10-21 | 2014-06-25 | 三菱电机株式会社 | 家电设备以及通信控制方法 |
| GB2510283A (en) * | 2011-10-21 | 2014-07-30 | Mitsubishi Electric Corp | Household appliance and communication control method |
| JPWO2013057963A1 (ja) * | 2011-10-21 | 2015-04-02 | 三菱電機株式会社 | 家電機器及び通信制御方法 |
| US9473320B2 (en) | 2011-10-21 | 2016-10-18 | Mitsubishi Electric Corporation | Household appliance and communication control method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5905913A (en) | System for collecting a specified number of peripheral interrupts and transferring the interrupts as a group to the processor | |
| MY129233A (en) | I²c bus control for isolating selected ic's for fast i²c bus communication | |
| JPH0217753A (ja) | 専用コントローラ無しで動作する集積化ｍｏｄｅｍ | |
| KR100421050B1 (ko) | 범용직렬버스 호스트가 즉각적으로 리셋동작을 수행토록범용직렬버스의 신호 상태를 구현하는 로직 회로를구비하는 범용직렬버스 장치 | |
| US4649514A (en) | Computer revision port | |
| US5680594A (en) | Asic bus interface having a master state machine and a plurality of synchronizing state machines for controlling subsystems operating at different clock frequencies | |
| JPH07129484A (ja) | 高速シリアルポート回路 | |
| JP2001320390A (ja) | シリアルバス制御装置及び制御方法 | |
| JPS55131844A (en) | Communication controller | |
| JP2000242523A (ja) | マイクロプロセッサおよびデバッグ装置 | |
| JP3136020B2 (ja) | 多重通信方式 | |
| JPH0412864B2 (ja) | ||
| KR19990025123A (ko) | 양방향 고속 병렬 포트 컨트롤러용 레지스터 파일 | |
| JPS58221437A (ja) | 描画制御装置 | |
| JPH05197662A (ja) | 情報処理装置 | |
| KR890005225B1 (ko) | 지역망(lan)통신의 콘트롤 회로 | |
| JPH01243160A (ja) | データ転送制御方式 | |
| JPH05242026A (ja) | データ処理装置 | |
| JP2658853B2 (ja) | 通信制御装置 | |
| JPH03290750A (ja) | Ｄｍａ転送方法 | |
| JPS6374244A (ja) | 高速デ−タ受信方式 | |
| JPS58182349A (ja) | 通信制御装置の送受信速度自動設定器 | |
| JPS62297960A (ja) | デ−タ転送方式 | |
| JPH05153184A (ja) | 通信制御装置 | |
| JPH0581166A (ja) | データ転送制御装置および該装置を備えたシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19961015 |