JPH07115044A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH07115044A
JPH07115044A JP25798393A JP25798393A JPH07115044A JP H07115044 A JPH07115044 A JP H07115044A JP 25798393 A JP25798393 A JP 25798393A JP 25798393 A JP25798393 A JP 25798393A JP H07115044 A JPH07115044 A JP H07115044A
Authority
JP
Japan
Prior art keywords
photoresist film
film
photoresist
manufacturing
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP25798393A
Other languages
English (en)
Inventor
Satoshi Ueda
聡 上田
Hideji Hirao
秀司 平尾
Kosaku Yano
航作 矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP25798393A priority Critical patent/JPH07115044A/ja
Publication of JPH07115044A publication Critical patent/JPH07115044A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【目的】 半導体装置の製造方法において、ボイドを含
む絶縁膜をパターニングする際に、ボイドの熱膨張によ
るフォトレジスト膜の破裂を防止する。 【構成】 金属配線3上にパッシベーション膜4を堆積
した後、パッシベーション膜4にフォトレジスト5を塗
布して、プリベーク、露光、現像、ポストベークを行
う。そして、フォトレジスト膜5をマスクとして、パッ
シベーション膜4のエッチングを行い、上部電極6を形
成する。その際、ベーク工程においてフォトレジスト膜
5がパッシベーション膜4内のボイド8中の空気の熱膨
張によって破裂しないように、フォトレジスト膜5の臨
界強度と、塗布工程における半導体基板の温度と、塗布
工程における雰囲気の圧力と、ベーク工程における雰囲
気の圧力との4つのファクタについて、少なくともいず
れか一つのファクタを通常のボイドがないとしたときの
標準条件とは異なる特殊条件下で行う。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体基板の金属配線
の上に所定形状の絶縁膜を設けてなる半導体装置の製造
方法及びその製造装置に関する。
【0002】
【従来の技術】近年、半導体装置に搭載される素子の高
集積化、微細化が進むとともに、付設される金属配線パ
ターンも微細となってきている。したがって、この金属
配線間の間隙も狭くなっており、金属配線を保護するた
めのパッシベーション膜の段差被覆性が重要な課題とな
っている。しかし、パターンの微細化の進行に段差被覆
性が追随するには限界があり、金属配線間の間隔が例え
ば0.8μm程度になると、パッシベーション膜にボイ
ドが発生する確率が高くなる。
【0003】図6(a),(b)は、所定の間隙A又は
A′をもって互いに平行に設けられた2つの金属配線3
a,3bを示す図である。また、図7(a),(b)
は、上記図6(a)の状態の金属配線3a,3bの上に
パッシベーション膜4を堆積したときの状態を示し、図
7(a)はその平面図、図7(b)はVIIb−VIIb線断面
図である。すなわち、パターンの微細化にともない金属
配線3a,3b間の間隔A,A′が狭くなると、パッシ
ベーション4の金属配線3a,3bの間に、パッシベー
ション膜4が堆積していないボイド8が形成されること
になる。このボイド8は、図6(a),(b)に示すよ
うに、金属配線3bが折れ曲がり、金属配線3aと金属
配線3bが離れるところで開口している。つまり、図6
(a)のような配線パターンのパッシベーション膜には
一方の端部で開口したいわゆる盲穴状のボイドが生じや
すく、図6(b)のような配線パターンのパッシベーシ
ョン膜には両端で開口したボイドが生じやすい傾向があ
る。
【0004】
【発明が解決しようとする課題】その場合、上記のよう
なボイド8を有するパッシベーション膜4をパターニン
グのためにエッチングする工程において、以下のような
問題が生じる。
【0005】すなわち、上記のような金属配線3aと金
属配線3b間にボイド8があり、かつ開口部8aが一端
又は両端にある場合、フォトレジストを塗布してもボイ
ド8の中にフォトレジストが入り込むことがなく、その
後、フォトレジスト膜を高温に維持するベークを行う
と、ボイド8中に閉じ込められた空気が膨張し、ボイド
8内部の圧力が高くなる。この圧力は、ボイドの開口部
8aに集中し、フォトレジスト膜を破裂させるという現
象を引き起こす。特にプリベーク工程では、まだフォト
レジスト膜が十分硬化しておらず、流動性が高い状態で
強度的にも弱いので、フォトレジスト膜の破裂が生じや
すい。
【0006】以下、上記現象について、図8(a)〜
(d)及び図9を参照しながら説明する。図8(a)〜
(d)は、半導体基板へのフォトレジストの塗布及びベ
ーク工程における断面状態を示し、図7のVIII−VIII線
断面図である。図8(a)に示すように、配線3a,3
bの上に開口部8aを有するボイド8が含まれるパッシ
ベーション膜4が形成されたとする。そして、図8
(b)に示すように、パッシベーション膜4の上にフォ
トレジストを塗布しフォトレジスト膜5を形成する。こ
のフォトレジスト膜5のベークを行うと、ボイド8の内
部に閉じ込められていた空気が膨張して開口部8aから
フォトレジスト膜5を外方に膨らませる。その結果、図
8(c)に示すように、開口部8aの付近でフォトレジ
スト膜5の一部を破裂させる。したがって、その後、パ
ッシベーション膜4をエッチングすると、図8(d)に
示すように、フォトレジスト膜5が破裂した部分のパッ
シベーション膜4がエッチングされてしまうことにな
る。
【0007】図9は、上記図8(d)の状態における半
導体装置の斜視図であって、金属配線3aの一部にパッ
シベーション膜4で覆われてない部分Bができる。した
がって、この金属配線3aがパッシベーション膜4で覆
われてないところでは、水分等による金属配線の腐食等
が起こり、金属配線の信頼性を低下させるという問題が
生じる。
【0008】本発明は斯かる点に鑑みてなされたもので
あり、その目的は、ボイドを含む確率のあるパッシベー
ション膜上にフォトレジストマスクを形成する工程にお
いて、ベーク工程,少なくともプリベーク工程でボイド
内空気の熱膨張によってボイドの開口部でフォトレジス
ト膜が破断しないように、各工程における処理条件を通
常条件とは異なる条件にすることにより、金属配線上の
パッシベーション膜にボイドが生じても、パッシベーシ
ョン膜の一部がパターニング工程でエッチングされるの
を有効に防止することにある。
【0009】
【課題を解決するための手段】上記目的を達成するた
め、具体的に請求項1の発明の講じた手段は、素子等が
搭載された半導体基板と、該半導体基板の上に形成され
た金属配線と、該金属配線の上に形成され、開口したボ
イドが含まれる確率のある絶縁膜とを備えた半導体装置
の製造方法を対象とする。
【0010】そして、上記金属配線の上に上記絶縁膜を
堆積する工程と、上記絶縁膜の上にフォトレジストを塗
布して所定厚みのフォトレジスト膜を形成する工程と、
上記フォトレジスト膜を所定の高温に維持してベークを
行なう工程とを設け、上記フォトレジスト膜の塗布工程
及びベーク工程を、フォトレジスト膜の材質,厚み及び
安全率で定まる臨界強度と、塗布工程における半導体基
板の温度と、塗布工程における雰囲気の圧力と、ベーク
工程のうち少なくともプリベーク工程における雰囲気の
圧力との4つのファクタを考慮し、ベーク工程のうち少
なくともプリベーク工程においてフォトレジスト膜が上
記絶縁膜内のボイド中の空気の熱膨張によって破裂しな
いように、少なくともいずれか一つのファクタを通常の
ボイドがないとしたときの標準条件とは異なる特殊条件
下で行うようにした方法である。
【0011】請求項2の発明の講じた手段は、上記請求
項1の製造方法において、上記塗布工程における半導体
基板の温度を高温条件とする方法である。
【0012】請求項3の発明の講じた手段は、上記請求
項1の製造方法において、上記塗布工程における雰囲気
圧力を減圧条件とする方法である。
【0013】請求項4の発明の講じた手段は、上記請求
項1の製造方法において、上記塗布工程における雰囲気
を真空状態とする方法である。
【0014】請求項5の発明の講じた手段は、上記請求
項1の製造方法において、上記ベーク工程のうち少なく
ともプリベーク工程における雰囲気圧力を加圧条件とし
て、少なくともプリベーク工程におけるボイド内の空気
の熱膨張によりフォトレジスト膜に生じる張力をフォト
レジスト膜の上記臨界強度以下にする方法である。
【0015】請求項6の発明の講じた手段は、上記請求
項5の製造方法において、ポストベーク工程において
も、雰囲気条件を加圧条件として、ベーク工程における
ボイド内空気の熱膨張によりフォトレジスト膜に生じる
張力をフォトレジスト膜の上記臨界強度以下とする方法
である。
【0016】請求項7の発明の講じた手段は、上記請求
項1の製造方法において、上記フォトレジスト膜を高強
度にして、少なくともプリベーク工程におけるボイド内
の空気の熱膨張によりフォトレジスト膜に生じる張力を
フォトレジスト膜の上記臨界強度以下にする方法であ
る。
【0017】請求項8の発明の講じた手段は、上記請求
項7の製造方法において、上記フォトレジスト膜の厚み
を通常条件よりも大とする方法である。
【0018】請求項9の発明の講じた手段は、上記請求
項1,2,3,4,5,6,7又は8の製造方法におい
て、上記金属配線上の絶縁膜を、パッシベーション膜と
する方法である。
【0019】請求項10の発明の講じた手段は、上記請
求項9の製造方法において、上記パッシベーション膜を
形成する工程をCVD法により行う方法である。
【0020】
【作用】以上の方法により、請求項1の発明では、半導
体装置の製造工程において、金属配線上の絶縁膜をパタ
ーニングするに際し、金属配線上の絶縁膜に開口部を有
するボイドが形成されていても、ベーク工程のうち少な
くともまだフォトレジスト膜の強度が弱い状態であるプ
リベーク工程でボイド内の空気の熱膨張によってフォト
レジスト膜が破裂することがないように、フォトレジス
ト膜の塗布工程における雰囲気温度及び雰囲気圧力、ベ
ーク工程における雰囲気圧力、フォトレジスト膜の強度
の4つのファクタを考慮して、少なくともいずれか一つ
の条件が通常条件とは異なる特殊条件下で行われるの
で、絶縁膜のボイド開口部の周辺部分が絶縁膜のパター
ニングの際にエッチングされてしまうことがなく、金属
配線の露出が防止されることになる。
【0021】請求項2の発明では、高温状態で塗布され
たフォトレジスト膜で絶縁膜のボイドの開口が塞がれた
後、そのときのフォトレジスト膜の流動性が低い場合に
は、冷却の過程でボイド内にフォトレジストがほとんど
入り込まず冷却後のボイド内の圧力は大気圧よりも小さ
くなっている。すなわち、その後基板がベーク工程で高
温になってもボイド内の空気の熱膨張で上昇した圧力と
大気圧との差圧は小さくなり、フォトレジスト膜に生じ
る張力がフォトレジスト膜の臨界強度以下に低減する。
また、高温で塗布後冷却する過程でフォトレジスト膜の
流動性が大きい場合には、ボイド内体積の収縮にともな
いボイド内にフォトレジスト膜がやや入り込む。したが
って、フォトレジスト膜がボイド内に入り込んだ分だけ
開口部におけるフォトレジスト膜の臨界強度は高くな
る。したがって、いずれにおいても、フォトレジスト膜
の破裂が防止されることになる。
【0022】請求項3の発明では、雰囲気圧力が大気圧
よりも小さい条件下でフォトレジストが塗布されるの
で、フォトレジスト膜を大気中に戻したときに、上記請
求項2の発明と同様の作用により、フォトレジスト膜の
流動性が低い場合にはボイド内体積が減圧される一方、
フォトレジスト膜の流動性が高い場合にはボイド内壁面
へのフォトレジストの付着によりフォトレジスト膜の強
度が開口部で大きくなる。したがって、上記請求項2の
発明と同様の作用より、フォトレジスト膜の破裂が防止
されることになる。
【0023】請求項4の発明では、フォトレジストの塗
布工程における雰囲気が真空状態とされることで、フォ
トレジストがボイド内に侵入し、ボイド内がフォトレジ
ストで満たされる。したがって、ベーク工程で高温にな
ってもボイド内に空気がないので、フォトレジストを破
裂させるような張力は生じることがなく、フォトレジス
トの破裂が防止されることになる。
【0024】請求項5の発明では、少なくともプリベー
ク工程において高温状態となることで、ボイド内の空気
が膨張しようとしてボイド内の空気の圧力が上昇する
が、雰囲気圧力が加圧条件となることで、フォトレジス
ト膜のボイド開口部において外方に作用する圧力とボイ
ド内方に作用する圧力とが相殺されて、フォトレジスト
膜に生じる張力がフォトレジスト膜の臨界強度以下に低
減する。したがって、特に強度の弱い状態でもフォトレ
ジスト膜の破裂が防止されることになる。
【0025】請求項6の発明では、プリベーク工程及び
ポストベーク工程の双方において、上記請求項5の発明
の作用が得られるので、より確実にフォトレジスト膜の
破裂が防止されることになる。
【0026】請求項7の発明では、フォトレジスト膜の
強度が高強度とされ、少なくとも強度の弱い状態である
プリベーク工程でボイド内空気の熱膨張により生じるフ
ォトレジスト膜への張力よりもフォトレジスト膜の臨界
強度が大となるので、フォトレジスト膜の破裂が防止さ
れることになる。
【0027】請求項8の発明では、上記請求項6の発明
において、フォトレジスト膜の強度の向上がフォトレジ
スト膜の厚みを大とすることで実現されるので、塗布条
件の変更だけで容易にフォトレジスト膜の強度が向上す
ることになる。
【0028】請求項9の発明では、上記各発明における
絶縁膜が金属配線上のパッシベーション膜である場合、
特に金属配線が露出することによる金属配線の腐食等が
防止されることになる。
【0029】請求項10の発明では、特にCVD法で堆
積されたパッシベーション膜にはボイドが発生する確率
が高くなるが、かかる場合にも、パッシベーション膜上
のフォトレジスト膜の破裂が確実に防止されることにな
る。
【0030】
【実施例】以下、本発明の実施例に係る半導体装置の製
造方法について、図面を参照しながら説明する。
【0031】(実施例1)まず、実施例1について、図
1(a)〜(c)及び図2に基づき説明する。
【0032】図2は、実施例1において使用したフォト
レジストの塗布装置10の概略を示す。図2において、
塗布装置10のチャンバー11内には、スピンコータ1
2が配設されており、このスピンコータ12の上に基板
Sを設置して、スピンコータ12を回転しながら基板S
の上にフォトレジストを塗布し、均一な厚みのフォトレ
ジスト膜を形成するようになされている。このスピンコ
ータ12はヒータによって加熱できるようになされてい
る。
【0033】次に、図1bに示すように、80℃に保た
れた状態で、パッシベーション膜4にフォトレジスト膜
5を塗布する。
【0034】図1(a)〜(c)は、半導体装置の製造
工程中における上部電極の形成工程を示す断面図であ
る。図1(a)〜(c)において、1は半導体基板、2
は該半導体基板1の上に形成された層間絶縁膜、3は該
層間絶縁膜2の上に形成された金属配線、4は該金属配
線3を保護するための絶縁膜であるパッシベーション
膜、5は該パッシベーション膜4をパターニングするた
めのフォトレジスト膜、6は上部電極パッドである。ま
た、7は半導体基板に形成されたMOSトランジスタで
あり、該MOSトランジスタ7には、ゲート酸化膜7
a,ゲート電極7b,ソース7c及びドレイン7dが形
成されている。ここで、上記パッシベーション膜4は、
CVD法により、金属配線3及び層間絶縁膜2上に堆積
されたものである。
【0035】まず、図1(a)に示すように、パッシベ
ーション膜4の上に、フォトレジストを塗布してフォト
レジスト膜5を形成する。このとき、基板Sを80℃に
加熱する。その後、基板Sを冷却すると、ボイド8内の
圧力は大気圧よりも小さくなり、フォトレジスト膜5に
は大気圧とボイド8内の圧力との差圧によってフォトレ
ジスト膜5をボイド8内に押し込もうとする張力が生じ
ている。
【0036】そして、この状態で基板Sを塗布装置10
から取り出して、ベーキング装置(図示せず)内で高温
に保持し、プリベークを行う。
【0037】次に、図1(b)に示すように、フォトレ
ジスト膜5の露光,現像,ポストベークを行って、所定
の形状のマスクを形成する。
【0038】最後に、図1(c)に示すように、フォト
レジスト膜5をマスクとして、パッシベーション膜4の
エッチングを行い、フォトレジスト膜5を除去して、上
部電極6を形成する。
【0039】ここで、上記実施例1では、塗布工程にお
ける基板Sの温度を下記のようにして決定している。
【0040】すなわち、通常フォトレジストの塗布は室
温(25℃)で、ベークは100℃程度で行う。ここ
で、配線間のボイド内のベーク中の圧力を計算する。ボ
イドの体積は一定であるため、この2つの状態間にはボ
イル・シャルルの法則により、下記式(1) P1 /T1 =P2 /T2 (1) が成り立つ。ただし、P1 はT1 であるフォトレジスト
塗布時の温度25℃のときのボイド内の圧力で通常1a
tmと考えてよく、P2 はフォトレジスト膜のベーク温
度100℃のときのボイド内の圧力である。すなわち、
フォトレジスト塗布時の圧力を1atmとすると、ベー
ク中の圧力は約1.3atmとなり、この圧力と外部の
大気圧1atomとの圧力差(0.3atm)により生
じる張力によって、フォトレジスト膜は破裂することに
なる。
【0041】ここで、上記実施例1のようにフォトレジ
スト塗布時に半導体基板を80℃以上に加熱することに
より、フォトレジスト膜5の流動がないと仮定した場合
には、基板Sの冷却時にボイド8内の圧力が予め減圧さ
れていることになる。つまり、冷却時におけるボイド8
中の圧力P1 は、 P1=(273+25)/(273+80) となっている。そのため、フォトレジスト膜5のベーク
を100℃で行った時のボイド8内の圧力P2 は、上記
式(1) から、 P2 =P1 ・T2 /T1 =(273+25)(273+100)/(273+80)(273+25) =1.06(atm) となる。
【0042】よって、ボイド8内の圧力と外部の大気圧
との差圧が小さくなり、フォトレジスト膜に加わる張力
が小さくなるので、フォトレジスト膜5の破裂を防止す
ることができるのである。
【0043】なお、上記の場合、基板Sを冷却したとき
に、大気圧とボイド内圧力との差圧によって、フォトレ
ジスト膜5にはボイド8の内方への力が作用するが、こ
の力は張力だけでなく圧縮力成分を多く含むので、比較
的フォトレジスト膜5の破裂は生じにくい。したがっ
て、上記実施例1のごとく塗布工程における温度は、上
記実施例の数値に限定されるものではなく、室温より高
ければよい。
【0044】また、フォトレジストの塗布後、フォトレ
ジスト膜5の流動性が高い状態でフォトレジスト膜5の
温度を冷却すると、ボイド内体積の収縮によってフォト
レジストがボイド内に流動して少し入り込む状態にな
る。その場合、ベーク工程でボイド内体積の膨張が生じ
ることになるが、その場合でも、ボイド開口部8a付近
の内壁面にフォトレジストが付着することで、ボイド開
口部におけるフォトレジスト膜5の強度が強化され、フ
ォトレジスト膜5の破裂防止効果が生じることになる。
【0045】(実施例2)次に、実施例2について説明
する。
【0046】本実施例2では、図3に示すように、塗布
装置10には、チャンバー11内を排気して減圧するた
めの真空ポンプ13が設けられている。その他の使用装
置の構成は上記実施例1と同様である。
【0047】本実施例2では、上部電極の形成工程にお
ける基板Sの状態は上記実施例1における図1(a)〜
(c)に示すものと基本的に同様である。ただし、フォ
トレジストの塗布工程において塗布装置10のチャンバ
ー11内を真空ポンプ13で減圧することで、フォトレ
ジスト膜5で開口部8aが塞がれたパッシベーション膜
4のボイド8内を低圧状態としておく。ここでは、チャ
ンバー10の内部を1/1.2 atm程度に減圧する
ようにしている。そして、この状態で、基板Sを塗布装
置10から取り出して、プリベークを行う。
【0048】その場合、上記実施例2では、上記実施例
1と同様の考察により、プリベーク前におけるボイド8
内を減圧状態としておき、プリベーク時にボイド8内の
空気の熱膨張による圧力上昇を相殺するようにしてい
る。すなわち、フォトレジスト膜5の塗布時に減圧条件
で行うことで、塗布工程の終了後基板Sを大気中に取り
出したときにはボイド8内の圧力は大気圧よりも低くな
っている。そして、この状態でベーク工程に入って昇温
されても、ボイド8内の空気の熱膨張により上昇した圧
力と外部の大気圧との差圧が小さくなって、フォトレジ
スト膜5に加わる張力が減小する。また、フォトレジス
ト膜5の流動性が高い状態で基板Sを大気中に取り出し
ても、フォトレジストがボイド開口部8aの内壁面に付
着することで、フォトレジスト膜5の強度が強化され
る。よって、フォトレジスト膜5の破裂が防止されるの
である。
【0049】なお、塗布工程における雰囲気圧力の減圧
度を高くつまりボイド8内の圧力を小さくすると、基板
Sを大気中に取り出したときに、大気圧とボイド内圧力
との差圧によって、フォトレジスト膜5にはボイド8内
方への力が作用するが、この力は圧縮力も多く含むの
で、比較的フォトレジスト膜5の破裂は生じにくいこと
は上述したとおりである。したがって、上記実施例2の
ごとく塗布工程における圧力値を必ずしも大気圧1at
mと熱膨張により生じる圧力1.3atmとの中間的な
圧力1.2の逆数値1/1.2atm程度とする必要は
なく、1atm以下の減圧度であればよい。
【0050】(実施例3)次に、実施例3について説明
する。
【0051】本実施例3では、使用するフォトレジスト
の塗布装置10は基本的に上記実施例2における装置と
同じである。ただし、本実施例では、真空ポンプ13に
より、フォトレジストの塗布時におけるチャンバー11
内の圧力を450Torr 以下の真空としている。
【0052】すなわち、実施例3では、図示は省略する
が、フォトレジストの塗布工程において、雰囲気を真空
状態とされるので、フォトレジストがボイド8内に侵入
して、ボイド8内がフォトレジストで満たされるので、
ベーク工程においてもボイド8内には空気が存在せず、
空気の熱膨張に起因するフォトレジスト膜5への張力の
発生を防止することができる。
【0053】(実施例4)次に、実施例4について説明
する。
【0054】本実施例では、フォトレジストの塗布工程
で使用する塗布装置は通常のスピンコータであり、図示
を省略する。図4は、ベーク工程で使用するベーキング
装置20を示す。図4において、21はチャンバーで、
該チャンバー21の内部にはホットプレート22が配設
されている。このホットプレート22で、半導体基板の
加熱と固定とを行うようになされている。また、23は
コンプレッサーであり、該コンプレッサー23によって
プリベーク時にチャンバー21の内部を加圧するように
している。
【0055】本実施例4においても、フォトレジストの
塗布工程及びベーク工程における基板Sの状態は上記実
施例1の図1(a)〜(c)と同様である。ただし、ベ
ーク工程では、基板Sをベーキング装置20のチャンバ
ー21内のホットプレート22に固定し、チャンバー2
1内を加圧装置23により1.3atmに加圧した状態
で、100℃に昇温してプリベークを行う。さらに、パ
ターンの露光、現像の後、1.3atmの加圧状態でポ
ストベークを行う。
【0056】したがって、上記実施例3では、ベーキン
グ装置20のチャンバー21にコンプレッサー23を取
り付けてチャンバー21内の雰囲気圧力を1.3atm
にすることで、ベークを行うときの配線間のボイド8中
の空気の熱膨張によって上昇した圧力と均衡するので、
フォトレジスト膜5のボイド開口部8aにおける張力が
減小し、フォトレジスト膜5の破裂が防止されることに
なる。
【0057】なお、ベーク工程における雰囲気圧力は、
1.3atm以上である必要は必ずしもなく、例えば
1.1atmや1.2atm程度でも外部の圧力との差
圧を小さくすることで、フォトレジスト膜5の破裂を防
止することができる。また、ポストベーク工程では、硬
化が進んでフォトレジスト膜5の強度が強くなっている
ので、必ずしも加圧する必要はないが、ポストベークに
おいても加圧条件とすることで、より確実にフォトレジ
スト膜5の破裂を防止することができる。
【0058】(実施例5)以下、実施例5について説明
する。
【0059】本実施例では、上部電極の形成工程で使用
されるフォトレジストの塗布装置及びベーキング装置は
通常のものであるので、図示を省略する。
【0060】図5(a)〜(c)は、上部電極の形成工
程における基板Sの断面状態を示すものであり、基板S
内の基本的な構造は上記実施例1と同じである。ただ
し、基板S内部のトランジスタの構造は図示を省略され
ている。そして、本実施例では、フォトレジスト膜5の
膜厚を通常条件よりも厚くしている。
【0061】図5(a)〜(c)の工程は上記実施例1
における図1(a)〜(c)と同じなので、説明を省略
するが、本実施例では、フォトレジストの塗布工程にお
いて、フォトレジスト膜5の厚みを通常の1.7μm前
後の厚みよりも厚く2.5μmとしている。
【0062】以上のように、フォトレジスト膜5の厚み
を通常条件(1.7μm前後)よりも厚い2.5μmと
することにより、ボイド8内の空気が膨張してフォトレ
ジスト膜5に張力が生じても、フォトレジスト膜5の強
度がこの張力に耐えることができ、フォトレジスト膜が
破裂しないようにすることができる。ただし、フォトレ
ジスト膜5の厚みは2.5μm程度に限定されるもので
はなく、通常条件よりも厚ければ破裂防止効果は得られ
る。
【0063】なお、このフォトレジスト膜5の強度はフ
ォトレジストの材質やベーク時の溶剤の乾燥度合等によ
っても異なるので、厚みは通常条件として、より迅速に
乾燥する条件等を選択してもよい。
【0064】また、上記各実施例では、フォトレジスト
の塗布工程における雰囲気温度,雰囲気圧力,ベーク工
程における雰囲気圧力,フォトレジスト膜の厚み等のう
ちいずれか一つのファクタを通常条件とは異なる特殊条
件としたが、本発明はかかる実施例に限定されるもので
はなく、例えばフォトレジストの塗布工程における雰囲
気温度及び雰囲気圧力等2つ以上のファクタを特殊条件
としてもよいことはいうまでもない。
【0065】なお、上記各実施例では、金属配線上のパ
ッシベーション膜をパターニングして上部電極を形成す
る工程について本発明を適用した例を説明したが、本発
明はかかる実施例に限定されるものではなく、例えば層
間絶縁膜の形成工程についても適用することで同様の効
果を発揮することができる。すなわち、本発明の絶縁膜
はパッシベーション膜である必要はなく、層間絶縁膜等
であってもよい。
【0066】ただし、パッシベーション膜,特にCVD
法で堆積されたものは、配線金属間に開口を有するボイ
ドを生じやすいので、本発明をCVD法で堆積されたパ
ッシベーション膜のパターニング工程におけるフォトレ
ジスト膜の形成時に適用することで、ボイドの熱膨張に
起因するフォトレジスト膜の破裂防止効果が顕著に発揮
されることになる。
【0067】
【発明の効果】以上説明したように、請求項1の発明に
よれば、半導体基板上の金属配線の上に絶縁膜を堆積
し、絶縁膜の上にフォトレジストを塗布して所定厚みの
フォトレジスト膜を形成するようにした半導体装置の製
造方法として、金属配線上の絶縁膜に開口部を有するボ
イドが形成されている場合に、少なくともプリベーク時
におけるボイド内の空気の熱膨張でフォトレジスト膜が
破裂することがないように、フォトレジスト膜の塗布工
程における雰囲気温度及び雰囲気圧力、少なくともプリ
ベーク工程における雰囲気圧力、フォトレジスト膜の強
度の4つのファクタを考慮して、少なくともいずれか一
つの条件が通常条件とは異なる特殊条件下で行うように
したので、絶縁膜のボイド開口部の周辺部分のエッチン
グによる金属配線の露出を有効に防止することができ
る。
【0068】請求項2の発明によれば、上記請求項1の
発明において、フォトレジスト膜の塗布工程における半
導体基板の温度を高温条件とし、フォトレジストの塗布
後冷却状態におけるボイドの体積を収縮させて、少なく
ともプリベーク工程におけるボイド内の空気の熱膨張に
よるフォトレジスト膜の張力をフォトレジスト膜の臨界
強度以下にするようにしたので、フォトレジスト膜の破
裂を有効に防止することができる。
【0069】請求項3の発明によれば、上記請求項1の
発明において、塗布工程における雰囲気圧力を減圧条件
とし、フォトレジスト膜の塗布後におけるボイド内の圧
力を大気圧よりも小さくして、少なくともプリベーク工
程におけるボイド内の空気の熱膨張により生じる張力を
フォトレジスト膜の臨界強度以下にするようにしたの
で、フォトレジスト膜の破裂を有効に防止することがで
きる。
【0070】請求項4の発明によれば、上記請求項1の
発明において、塗布工程における雰囲気を真空状態とし
て、フォトレジストを上記ボイド内部まで侵入させるよ
うにしたので、少なくともプリベーク工程におけるフォ
トレジストを破裂させるような張力の発生を未然に防止
して、フォトレジストの破裂を有効に防止することがで
きる。
【0071】請求項5の発明によれば、上記請求項1の
発明において、少なくともプリベーク工程における雰囲
気圧力を加圧条件として、ベーク工程におけるボイド内
の空気の熱膨張により生じるボイド内圧力との圧力差を
低減させるようにしたので、フォトレジスト膜の破裂を
有効に防止することができる。
【0072】請求項6の発明によれば、上記請求項5の
発明に加え、ポストベーク工程における雰囲気をも加圧
条件とするようにしたので、より確実にフォトレジスト
膜の破裂を防止することができる。
【0073】請求項7の発明によれば、上記請求項1の
発明において、フォトレジスト膜の強度が高強度とし
て、ベーク工程でボイド内空気の熱膨張によりフォトレ
ジスト膜に加わる張力よりもフォトレジスト膜の臨界強
度が大となるようにしたので、フォトレジスト膜の破裂
を有効に防止することができる。
【0074】請求項8の発明によれば、上記請求項7の
発明において、フォトレジスト膜の強度を厚みを大とす
ることで向上させるようにしたので、塗布条件の変更だ
けで容易にフォトレジスト膜の強度を向上させることが
できる。
【0075】請求項9の発明によれば、上記各発明にお
ける絶縁膜を金属配線上のパッシベーション膜としたの
で、特に金属配線が露出することによる金属配線の腐食
等を未然に防止することができる。
【0076】請求項10の発明によれば、上記請求項8
の発明におけるパッシベーション膜をCVD法で堆積す
るようにしたので、特にボイドの発生しやすいCVD法
で堆積されたパッシベーション膜上のフォトレジスト膜
の破裂を有効に防止することができる。
【図面の簡単な説明】
【図1】実施例1の半導体装置の製造工程における基板
の状態を示す断面図である。
【図2】実施例1で使用される塗布装置の構成を概略的
にかつ内部のみを斜視状態で示す模式図である。
【図3】実施例2で使用される塗布装置の構成を概略的
にかつ内部のみを斜視状態で示す模式図である。
【図4】実施例4で使用されるべーキング装置の構成を
概略的にかつ内部のみを斜視状態で示す模式図である。
【図5】実施例5の半導体装置の製造工程における基板
の状態を示す断面図である。
【図6】本発明が適用される金属配線のボイドを生じや
すい配置状態を示す説明図である。
【図7】金属配線の上に堆積されたパッシベーション膜
の一部を平面状態及び断面状態で拡大して示す図であ
る。
【図8】従来の半導体装置の製造工程における基板の状
態を示す断面図である。
【図9】従来の半導体装置の製造方法で生じたパッシベ
ーション膜の破損状態を示す斜視図である。
【符号の説明】
1 半導体基板 2 層間絶縁膜 3 金属配線 4 パッシベーション膜 5 フォトレジスト 6 上部電極パッド 7 MOSトランジスタ 7a ゲート酸化膜 7b ゲート電極 7c ソース 7d ドレイン 8 ボイド 8a ボイドの開口部 10 塗布装置 11 チャンバー 12 スピンコータ 13 真空ポンプ 20 べーキング装置 21 チャンバー 22 ホットプレート 23 コンプレッサー

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 素子等が搭載された半導体基板と、該半
    導体基板の上に形成された金属配線と、該金属配線の上
    に形成され、開口したボイドが含まれる確率のある絶縁
    膜とを備えた半導体装置の製造方法であって、 上記金属配線の上に上記絶縁膜を堆積する工程と、 上記絶縁膜の上にフォトレジストを塗布して所定厚みの
    フォトレジスト膜を形成する工程と、 上記フォトレジスト膜を所定の高温に維持してベークを
    行なう工程とを有するとともに、 上記フォトレジスト膜の塗布工程及びベーク工程は、フ
    ォトレジスト膜の材質,厚み及び安全率で定まる臨界強
    度と、塗布工程における半導体基板の温度と、塗布工程
    における雰囲気の圧力と、ベーク工程のうち少なくとも
    プリベーク工程における雰囲気の圧力との4つのファク
    タを考慮し、ベーク工程のうち少なくともプリベーク工
    程においてフォトレジスト膜が上記絶縁膜内のボイド中
    の空気の熱膨張により生じる張力によって破裂しないよ
    うに、少なくともいずれか一つのファクタを通常のボイ
    ドがないとしたときの標準条件とは異なる特殊条件下で
    行うことを特徴とする半導体装置の製造方法。
  2. 【請求項2】 請求項1記載の半導体装置の製造方法に
    おいて、 上記塗布工程における半導体基板の温度を高温条件とす
    ることを特徴とする半導体装置の製造方法。
  3. 【請求項3】 請求項1記載の半導体装置の製造方法に
    おいて、 上記塗布工程における雰囲気圧力を減圧条件とすること
    を特徴とする半導体装置の製造方法。
  4. 【請求項4】 請求項1記載の半導体装置の製造方法に
    おいて、 上記塗布工程における雰囲気を真空状態とすることを特
    徴とする半導体装置の製造方法。
  5. 【請求項5】 請求項1記載の半導体装置の製造方法に
    おいて、 上記ベーク工程のうち少なくともプリベーク工程におけ
    る雰囲気圧力を加圧条件として、少なくともプリベーク
    工程におけるボイド内の空気の熱膨張によりフォトレジ
    スト膜に生じる張力をフォトレジスト膜の上記臨界強度
    以下にすることを特徴とする半導体装置の製造方法。
  6. 【請求項6】 請求項5記載の半導体装置の製造方法に
    おいて、 ポストベーク工程においても、雰囲気条件を加圧条件と
    して、ベーク工程におけるボイド内空気の熱膨張により
    フォトレジスト膜に生じる張力をフォトレジスト膜の上
    記臨界強度以下とすることを特徴とする半導体装置の製
    造方法。
  7. 【請求項7】 請求項1記載の半導体装置の製造方法に
    おいて、 上記フォトレジスト膜を高強度にして、少なくともプリ
    ベーク工程におけるボイド内の空気の熱膨張によりフォ
    トレジスト膜に生じる張力をフォトレジスト膜の上記臨
    界強度以下にすることを特徴とする半導体装置の製造方
    法。
  8. 【請求項8】 請求項7記載の半導体装置の製造方法に
    おいて、 上記フォトレジスト膜の厚みを通常条件よりも大とする
    ことを特徴とする半導体装置の製造方法。
  9. 【請求項9】 請求項1,2,3,4,5,6,7又は
    8記載の半導体装置の製造方法において、 上記金属配線上の絶縁膜は、パッシベーション膜である
    ことを特徴とする半導体装置の製造方法。
  10. 【請求項10】 請求項9記載の半導体装置の製造方法
    において、 上記パッシベーション膜を形成する工程は、CVD法に
    より行われることを特徴とする半導体装置の製造方法。
JP25798393A 1993-10-15 1993-10-15 半導体装置の製造方法 Withdrawn JPH07115044A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25798393A JPH07115044A (ja) 1993-10-15 1993-10-15 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25798393A JPH07115044A (ja) 1993-10-15 1993-10-15 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH07115044A true JPH07115044A (ja) 1995-05-02

Family

ID=17313922

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25798393A Withdrawn JPH07115044A (ja) 1993-10-15 1993-10-15 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH07115044A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100358122B1 (ko) * 2000-12-14 2002-10-25 주식회사 하이닉스반도체 반도체 소자의 자기정렬 콘택홀 형성방법
JP2009531840A (ja) * 2006-03-28 2009-09-03 エリッヒ・タールナー マイクロ構造および/またはナノ構造の構造基板をコーティングするためのデバイスおよび方法、ならびにコーティングされた構造基板
US8586132B2 (en) 2006-03-28 2013-11-19 Erich Thallner Device and method for coating a micro- and/or nano-structured structural substrate and coated structural substrate

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100358122B1 (ko) * 2000-12-14 2002-10-25 주식회사 하이닉스반도체 반도체 소자의 자기정렬 콘택홀 형성방법
JP2009531840A (ja) * 2006-03-28 2009-09-03 エリッヒ・タールナー マイクロ構造および/またはナノ構造の構造基板をコーティングするためのデバイスおよび方法、ならびにコーティングされた構造基板
US8586132B2 (en) 2006-03-28 2013-11-19 Erich Thallner Device and method for coating a micro- and/or nano-structured structural substrate and coated structural substrate

Similar Documents

Publication Publication Date Title
JPS63304644A (ja) ヴアイア・ホール形成方法
JPH0817925A (ja) 半導体装置とその製法
JPH07321345A (ja) マイクロメカニズム構造体を形成する方法
JPH07115044A (ja) 半導体装置の製造方法
US7408239B2 (en) Capture of residual refractory metal within semiconductor device
JPH0521617A (ja) 半導体装置の製造方法
JPH08250397A (ja) レジスト塗布方法
JPH03171758A (ja) 半導体装置及びその製造方法
JP2001056570A (ja) 半導体装置の製造方法
JPS58161345A (ja) 半導体装置の製造方法
JP2882065B2 (ja) 半導体装置の製造方法
JPS6120334A (ja) 半導体装置の製造方法
JP3335866B2 (ja) 電子装置及びその製造方法
JPS58216443A (ja) 半導体装置の製造方法
KR100244293B1 (ko) 반도체 소자의 제조 방법
KR100249385B1 (ko) 패시베이션층 형성방법
JP2912002B2 (ja) 半導体装置の製造方法
JPH0348424A (ja) 半導体装置の製造方法
KR100242717B1 (ko) 콘택호울의형성방법
JP3065022B2 (ja) エッチングモニタパターン及びモニタ方法
JPH08316120A (ja) レジスト塗布方法
JP3248502B2 (ja) レジストパターン剥離方法
JPS6119113B2 (ja)
JPH05226479A (ja) 半導体装置の製造方法
JPH01119042A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20001226