JPH0690734B2 - デ−タフロ−型計算機用タイマ−モジユ−ル - Google Patents
デ−タフロ−型計算機用タイマ−モジユ−ルInfo
- Publication number
- JPH0690734B2 JPH0690734B2 JP61277164A JP27716486A JPH0690734B2 JP H0690734 B2 JPH0690734 B2 JP H0690734B2 JP 61277164 A JP61277164 A JP 61277164A JP 27716486 A JP27716486 A JP 27716486A JP H0690734 B2 JPH0690734 B2 JP H0690734B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- input
- timer
- variable name
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Multi Processors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、データフロー型計算機用タイマーモジュー
ル、特に、実時間制御を行なうのに適するデータフロー
型計算機用タイマーモジュールに関する。
ル、特に、実時間制御を行なうのに適するデータフロー
型計算機用タイマーモジュールに関する。
従来のデータフロー型計算機について、第３図、第４図
によつて説明する。
によつて説明する。
第３図は従来のデータフロー型計算機の一例を示すブロ
ック図で、特に、リング結合マシンの演算用モジュール
を含む構成を示すブロック図、第４図はリング結合マシ
ンに使用されるデータバス信号の一例を示す構成図であ
る。
ック図で、特に、リング結合マシンの演算用モジュール
を含む構成を示すブロック図、第４図はリング結合マシ
ンに使用されるデータバス信号の一例を示す構成図であ
る。
演算モジュール43A,43Bはそれぞれバスインタフェース4
1A,41Bに接続されており、各バスインタフェースはデー
タバスによって互いに接続されている。演算モジュール
43は、信号入力部31と演算回路33と信号出力部32とから
構成されており、制御回路42からあらかじめ設定された
プログラムによって動作が制御されている。
1A,41Bに接続されており、各バスインタフェースはデー
タバスによって互いに接続されている。演算モジュール
43は、信号入力部31と演算回路33と信号出力部32とから
構成されており、制御回路42からあらかじめ設定された
プログラムによって動作が制御されている。
データバスを流れるデータバス信号111は、第４図に示
すようにバスインタフェースをセレクトするためのセレ
クトフラグSFと変数名IDとデータ部DAとから構成されて
いる。
すようにバスインタフェースをセレクトするためのセレ
クトフラグSFと変数名IDとデータ部DAとから構成されて
いる。
データバス信号111はセレクトフラグSFにて指定される
バスインタフェース41に取り込まれ、変数名IDとデータ
部DAが入力データ信号301として演算モジュール43に出
力される。入力データ信号301は信号入力部31に入力さ
れ、変数名IDの識別を行ない、演算入力データ信号302
として演算回路33へ出力される。演算が二項演算の場合
には、信号入力部31にて演算の対データをそろえること
が行なわれる。演算回路33では変数名IDに対応してあら
かじめ指定された命令に従って演算入力データ信号302
の演算を行ない、その結果を演算出力データ信号303と
して信号出力部32に出力する。信号出力部32では、入力
の変数名IDに対応した新しいセレクトフラグSFと変数名
IDとを付加して出力データ信号304をバスインタフェー
ス41に出力する。
バスインタフェース41に取り込まれ、変数名IDとデータ
部DAが入力データ信号301として演算モジュール43に出
力される。入力データ信号301は信号入力部31に入力さ
れ、変数名IDの識別を行ない、演算入力データ信号302
として演算回路33へ出力される。演算が二項演算の場合
には、信号入力部31にて演算の対データをそろえること
が行なわれる。演算回路33では変数名IDに対応してあら
かじめ指定された命令に従って演算入力データ信号302
の演算を行ない、その結果を演算出力データ信号303と
して信号出力部32に出力する。信号出力部32では、入力
の変数名IDに対応した新しいセレクトフラグSFと変数名
IDとを付加して出力データ信号304をバスインタフェー
ス41に出力する。
しかしながら、このような上述した従来のデータフロー
型計算機では、計算機内部での動作はすべてデータの流
れにより制御されており、その動作タイミングをプログ
ラマーが陽に記述することが困難になっているため、時
間的要素を含む実時間制御のような問題への適用が困難
であるという欠点があった。
型計算機では、計算機内部での動作はすべてデータの流
れにより制御されており、その動作タイミングをプログ
ラマーが陽に記述することが困難になっているため、時
間的要素を含む実時間制御のような問題への適用が困難
であるという欠点があった。
本発明のデータフロー型計算機用タイマーモジュール
は、変数名を表す符号を伴う入力データ信号を入力し、
前記入力データ信号の変数名を調べてそれが起動信号を
示す場合にタイマー回路を起動し、前記変数名が停止信
号を示す場合に前記タイマー回路を停止させる信号入力
部と、 前記信号入力部からの起動信号を入力後前記信号入力部
により停止させられるまで一定時間間隔でデータを生成
するタイマー回路と、 前記タイマー回路で生成されたデータに新しい変数名を
表す符号を加えて出力データ信号として出力するする信
号出力部とを有して構成される。
は、変数名を表す符号を伴う入力データ信号を入力し、
前記入力データ信号の変数名を調べてそれが起動信号を
示す場合にタイマー回路を起動し、前記変数名が停止信
号を示す場合に前記タイマー回路を停止させる信号入力
部と、 前記信号入力部からの起動信号を入力後前記信号入力部
により停止させられるまで一定時間間隔でデータを生成
するタイマー回路と、 前記タイマー回路で生成されたデータに新しい変数名を
表す符号を加えて出力データ信号として出力するする信
号出力部とを有して構成される。
次に、本発明の実施例について、図面を参照して説明す
る。
る。
第１図は本発明の一実施例を示すブロック図、第２図は
第１図に示すタイマー回路の動作状態の遷移を説明する
ための遷移図である。
第１図に示すタイマー回路の動作状態の遷移を説明する
ための遷移図である。
第１図に示すデータフロー型計算機用タイマーモジュー
ルにおいて、バスインタフェース11は、第４図に示す構
成を持つデータバス信号111を入力し、セレクトフラグS
Fが真の場合はデータ部DAと変数名IDをタイマーモジュ
ール13へ入力データ信号101として出力する。
ルにおいて、バスインタフェース11は、第４図に示す構
成を持つデータバス信号111を入力し、セレクトフラグS
Fが真の場合はデータ部DAと変数名IDをタイマーモジュ
ール13へ入力データ信号101として出力する。
タイマーモジュール13は大きく３つの回路から構成され
る。信号入力部１は、バスインタフェース11から入力デ
ータ信号101が入力され、制御回路12からのプログラム
に従って入力データ信号101の変数名IDを識別し、その
特性に応じてタイマー回路３へ起動データ信号102もし
くは停止データ信号103もしくはリセットデータ信号104
を出力する。タイマー回路３は、信号入力部１からの制
御データの入力により、制御回路12からプログラムされ
たタイマー動作を行なって、生成データ105を信号出力
部２へ出力する。信号出力部２は、タイマー回路３から
入力した生成データ105に、制御回路12からのプログラ
ムに従って、新しいセレクトフラグSFと変数名IDを付加
して出力データ信号106としてバスインタフェース11へ
出力する。
る。信号入力部１は、バスインタフェース11から入力デ
ータ信号101が入力され、制御回路12からのプログラム
に従って入力データ信号101の変数名IDを識別し、その
特性に応じてタイマー回路３へ起動データ信号102もし
くは停止データ信号103もしくはリセットデータ信号104
を出力する。タイマー回路３は、信号入力部１からの制
御データの入力により、制御回路12からプログラムされ
たタイマー動作を行なって、生成データ105を信号出力
部２へ出力する。信号出力部２は、タイマー回路３から
入力した生成データ105に、制御回路12からのプログラ
ムに従って、新しいセレクトフラグSFと変数名IDを付加
して出力データ信号106としてバスインタフェース11へ
出力する。
次に、第１図に示す実施例の動作について説明する。
初期状態においては、タイマー回路３は第２図に示す休
止状態Ａにある。バスインタフェースからの入力データ
信号101の変数名IDが起動データを意味している時は、
信号入力部１からは起動データ信号102がタイマー回路
３に出力される。タイマー回路３はこの入力によって休
止状態Ａから動作状態であるタイマーセットＢに遷移
し、プログラムされているカウント値をセット後ダウン
カウントｃの動作に入る。そして、一定時間が経過して
カウント値が０になったら、データ生成Ｄでプログラム
されているデータを生成し、生成データ105として信号
出力部２に出力後、カウント値を再セット、再びダウン
カウントｃの動作に入る。
止状態Ａにある。バスインタフェースからの入力データ
信号101の変数名IDが起動データを意味している時は、
信号入力部１からは起動データ信号102がタイマー回路
３に出力される。タイマー回路３はこの入力によって休
止状態Ａから動作状態であるタイマーセットＢに遷移
し、プログラムされているカウント値をセット後ダウン
カウントｃの動作に入る。そして、一定時間が経過して
カウント値が０になったら、データ生成Ｄでプログラム
されているデータを生成し、生成データ105として信号
出力部２に出力後、カウント値を再セット、再びダウン
カウントｃの動作に入る。
バスインターフェースからの入力データ信号101の変数
名IDがリセットデータを意味している時は、信号入力部
１からはリセットデータ信号104がタイマー回路３に出
力される。タイマー回路３は動作状態であるタイマーセ
ットＢでリセットデータ信号104を入力すると、カウン
ト値を初期値に再セットして、ダウンカウントＣの動作
に入る。休止状態Ａでリセットデータ信号104を入力し
た場合は状態は遷移しない。
名IDがリセットデータを意味している時は、信号入力部
１からはリセットデータ信号104がタイマー回路３に出
力される。タイマー回路３は動作状態であるタイマーセ
ットＢでリセットデータ信号104を入力すると、カウン
ト値を初期値に再セットして、ダウンカウントＣの動作
に入る。休止状態Ａでリセットデータ信号104を入力し
た場合は状態は遷移しない。
バスインターフェースからの入力データ信号101の変数
名IDが停止データを意味している時は、信号入力部１か
らは停止データ信号103がタイマー回路３に出力され
る。タイマー回路３は停止データ信号を入力すると、動
作を中止して休止状態Ａに遷移する。
名IDが停止データを意味している時は、信号入力部１か
らは停止データ信号103がタイマー回路３に出力され
る。タイマー回路３は停止データ信号を入力すると、動
作を中止して休止状態Ａに遷移する。
本発明のデータフロー型計算機用タイマーモジュール
は、データ生成機能を持つタイマー回路を内蔵すること
により、データフロー型計算機においても時間的要素を
持つ問題を扱うことを可能とするとともに、これによっ
て、実時間制御のための一定時間間隔でのデータの取り
込みや、一定時間内に入力がない時にエラー処理を起動
する動作等をデータフロー型計算機にて行なうことが可
能となるという効果がある。
は、データ生成機能を持つタイマー回路を内蔵すること
により、データフロー型計算機においても時間的要素を
持つ問題を扱うことを可能とするとともに、これによっ
て、実時間制御のための一定時間間隔でのデータの取り
込みや、一定時間内に入力がない時にエラー処理を起動
する動作等をデータフロー型計算機にて行なうことが可
能となるという効果がある。
第１図は本発明の一実施例を示すブロック図、第２図は
第１図に示すタイマー回路の動作状態の遷移を説明する
ための遷移図、第３図は従来の一例を示すブロック図、
第４図は第１図および第３図に示すバスインタフェース
に供給されるデータバス信号の一例を示す構成図であ
る。 １…信号入力部、２…信号出力部、３…タイマー回路、
11…バスインタフェース、12…制御回路、13…タイマー
モジュール、101…入力データ信号、102…起動データ信
号、103…停止データ信号、104…リセットデータ信号、
105…生成データ、106…出力データ信号、111…データ
バス信号、31…信号入力部、32…信号出力部、33…演算
回路、41A,41B…バスインタフェース、42…制御回路、4
3A,43B…演算モジュール、301…入力データ信号、302…
演算入力データ信号、303…演算出力データ信号、304…
出力データ信号、 SF…セレクトフラグ、ID…変数名、DA…データ部、Ａ…
休止状態、Ｂ…タイマーセット、Ｃ…ダウンカウント、
Ｄ…データ生成。
第１図に示すタイマー回路の動作状態の遷移を説明する
ための遷移図、第３図は従来の一例を示すブロック図、
第４図は第１図および第３図に示すバスインタフェース
に供給されるデータバス信号の一例を示す構成図であ
る。 １…信号入力部、２…信号出力部、３…タイマー回路、
11…バスインタフェース、12…制御回路、13…タイマー
モジュール、101…入力データ信号、102…起動データ信
号、103…停止データ信号、104…リセットデータ信号、
105…生成データ、106…出力データ信号、111…データ
バス信号、31…信号入力部、32…信号出力部、33…演算
回路、41A,41B…バスインタフェース、42…制御回路、4
3A,43B…演算モジュール、301…入力データ信号、302…
演算入力データ信号、303…演算出力データ信号、304…
出力データ信号、 SF…セレクトフラグ、ID…変数名、DA…データ部、Ａ…
休止状態、Ｂ…タイマーセット、Ｃ…ダウンカウント、
Ｄ…データ生成。
Claims (1)
- 【請求項１】変数名を表す符号を伴う入力データ信号を
入力し前記入力データ信号の変数名を調べてそれが起動
信号を示す場合にタイマー回路を起動し、前記変数名が
停止信号を示す場合に前記タイマー回路を停止させる信
号入力部と、 前記信号入力部からの起動信号を入力後前記信号入力部
により停止させられるまで一定時間間隔でデータを生成
するタイマー回路と、 前記タイマー回路で生成されたデータに新しい変数名を
表す符号を加えて出力データ信号として出力する信号出
力部とを含むことを特徴とするデータフロー型計算機用
タイマーモジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61277164A JPH0690734B2 (ja) | 1986-11-19 | 1986-11-19 | デ−タフロ−型計算機用タイマ−モジユ−ル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61277164A JPH0690734B2 (ja) | 1986-11-19 | 1986-11-19 | デ−タフロ−型計算機用タイマ−モジユ−ル |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63129426A JPS63129426A (ja) | 1988-06-01 |
| JPH0690734B2 true JPH0690734B2 (ja) | 1994-11-14 |
Family
ID=17579693
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61277164A Expired - Lifetime JPH0690734B2 (ja) | 1986-11-19 | 1986-11-19 | デ−タフロ−型計算機用タイマ−モジユ−ル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0690734B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03226883A (ja) * | 1990-01-31 | 1991-10-07 | Mitsubishi Electric Corp | 制御プロセッサ |
-
1986
- 1986-11-19 JP JP61277164A patent/JPH0690734B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63129426A (ja) | 1988-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04257932A (ja) | ディジタルシグナルプロセッサのエミュレート用チップ | |
| JPH0670774B2 (ja) | 多重タイマ基準機能を有するタイマ | |
| CA2084420C (en) | Programmable signal processor architecture | |
| JPH0690734B2 (ja) | デ−タフロ−型計算機用タイマ−モジユ−ル | |
| JPH0457003B2 (ja) | ||
| JPS638493B2 (ja) | ||
| JPS59186062A (ja) | 分散形プロセツサシステム | |
| JPS61160105A (ja) | タイミング制御システム | |
| SU781814A1 (ru) | Устройство управлени | |
| JPH0520767B2 (ja) | ||
| JPH04151706A (ja) | Ｃｐｕリセット回路 | |
| JPH03237502A (ja) | プログラマブル・コントローラ | |
| SU851399A1 (ru) | Программируемый многофункциональныйлОгичЕСКий МОдуль | |
| JPS54109739A (en) | Free address decision method for microprocessor | |
| JP2841405B2 (ja) | マイクロコンピュータの制御回路 | |
| JPS60178524A (ja) | １チツプマイクロコンピユ−タ | |
| JPH0496188A (ja) | シングルチップ・マイクロコンピュータ | |
| JPH02189667A (ja) | マイクロコンピュータの制御回路 | |
| TW330260B (en) | Jumperless add-on card architecture and self setup and diagnosis method | |
| Rajaraman | A Microprocessor-Based Time Sequence Controller for Process Control Applications | |
| JPS60201444A (ja) | マイクロコンピュータ | |
| JPS5533234A (en) | Program reconfiguration system of sequential controller | |
| Sowmya | Specification of real-time job scheduling systems using timed statecharts | |
| JPS6341951A (ja) | マイクロコンピユ−タ | |
| JPH04332056A (ja) | マイクロコンピュータ |