SU851399A1 - Программируемый многофункциональныйлОгичЕСКий МОдуль - Google Patents
Программируемый многофункциональныйлОгичЕСКий МОдуль Download PDFInfo
- Publication number
- SU851399A1 SU851399A1 SU792861630A SU2861630A SU851399A1 SU 851399 A1 SU851399 A1 SU 851399A1 SU 792861630 A SU792861630 A SU 792861630A SU 2861630 A SU2861630 A SU 2861630A SU 851399 A1 SU851399 A1 SU 851399A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- module
- inputs
- function
- output
- switch
- Prior art date
Links
Landscapes
- Programmable Controllers (AREA)
Description
(54) ПРОГРАММИРУЕМЫЙ МНОГОФУНКЦИОНАЛЬНЫЙ
t
Изобретение относитс к вычислительной технике и может быть использовано в микропрограммных устройствах обработки логической информации, предназначенных дл математических вычислений, контрол и управлени сложными процессами.
Известен многофункциональный модуль дл реализации булевых функций, содержащий логические элементы и триггеры Cll
Недостатком модул вл етс его сложность и ограниченное количество реализуемых булевых функций.
Наиболее близким к предлагаемому вл етс многофункциональный модуль, реализующий булевые функции от любого числа аргументов, содержащий первый коммутатор, управл ющие вхо-. ды которого соединены с управл ющей ишиой, а информационные входы - с информационными входами модул , дешифратор , входы которого соединен} с управл ющей шиной модул , триггер, выход которого соединен со входом коммутатора С2 .
Недостатками этого модул вл ютс его сложность и ограничени , накладываемые на класс реализуеколх булевых функций. Так операции проЛОГИЧЕСКИЙ МОДУЛЬ
межуточных вычислений происход т дл числа аргументов не выше трех, и значени промежуточных функций злпоминаютс на триггере. Результаты промежуточных вычислений с выхода логического блока и триггера поступают на соответствующие входы ко «мутатора в качестве аргументов дл вычислени последующего промеto жуточного результата или окончательного значени функции. В качестве примера рассмотрим процесс вычислени этим модулем функции
ts
«.VVVVV T-VVVV e ,В первом такте вычисл етс функци
а Значение функции зап
запоАшнаетс
на триггере.
Во втором такте вычисл етс 25 функци
Ч. «. в третьем - функци
Ч - л f«
Claims (2)
- Значение функции f запоминаетс 30 на триггере, В четвертом такте вычисл етс функци Ху. Хд. Хд Значение функций f должно запоминатьс на триггере, но триггер зан т значением функции fj . Функци f должна запоминатьс на триггере дл того, чтобы можно было, вычислив в п том также функцию 5 о в шестом такте вычислить функцию и довести процесс вычислени до конца f f + Таким образом, этот многофункциональ ный модуль не позвол ет вычислить бу левые функции с числом конъюнкций, содержа14их свыше п ти аргументов, больше двух. Это распространенный, класс функций, исгюльзуемых при составлении логических программ и моделировании процессов. Сложность модул про вл етс в большом числе настроек его логического устройства (до 44). Это усложн ет структуру модул , процессы его программировани и управлени . Перечисленные недостатки -затрудн ют использование- модул в универсальных микропроцессорных устройствах. Цель изобретени - упрощение модул и расширение функциональных возможностей путем расширени класса реализуемых функций от произвольного чидла переменных. Указанна цель достигаетс тем, что программируемый многофункциональный логический модуль, содержащий первый коммутатор, управл ющие входы которого соединены с управл ю щей шиной, а информационные входы с информационными входами модул , дешифратор , входы которого соединены с управл ющей шиной модул , первый триггер выход которого соединен с первым дополнительным информационны входом первого коммутатора, содержи три элемена-а И-НЕ, второй, третий; четвертый и п тый триггеры, второй коммутатор, выход которого, вл ющийс выходом модул , соединен с динамическими входами первого,второ го и третьего триггеров, счетный вхо каждого из которых соединен с одним из трех выходов дешифратора,входы к торого подключены к управл ющей шин модул ,а вход дешифрации соединен с входфм синхронизации модул ,с котор (нены также первые входы трех э ментов И-НЕ, второй вход первого элемента И-НЕ соединен с пр мым вых дом первого коммутатора, второй вхо второго элемента И-НЕ соединен с инверсным выходом первого коммутатора , второй и третий дополнительны . информационные входы которого соеди нены с выходами второго и третьего триггера, второй вход третьего элемента И-НЕ соединен с управл ющей шиной модул , а выход - с входами сброса четвертого и п того триггеров, установочные входы которых соединены соответственно с выходами перво го и второго элементов И-НЕ, а нулевые и единичные выходы - с информационными входами ВТОРОГО коммутатора , управл ющие входы которого соединены с управл ющей шиной модул . На фиг. 1 представлена структурна схема t/юдул ; на фиг.2 - такты рабочего цикла; на фиг. 3 - коды управл ющей команды. Модуль содержит информационные входы 1, коммутатор 2, вход синхронизации модул 3, элементы И-НЕ 4-6, триггеры 7 и 8 коммутатор 9, дешифратор 10, триггеры 11-13, выход модул 14, управл ющую шину 15. Рабочий цикл модул состоит из двух тактов (фиг.2а и б), сдвинутых друг относительно друга на половину периода цикла. В первом такте коды управл к цей команды (фиг.З) поступают на управл ющую шину 15 и подготавливают элементы модул к вычислению . Во втором такте происходит процесс вычислени , запись результата в один из триггеров 11-13 и подго- . товка модул к новому вычислению. В модуле имеетс ;четыре настройки на логические функции И, И-НЕ, ИЛИ, ИЛИ-НЕ от любого числа аргументов. При реализации каждой из перечисленных функций устройство работает следующим образом. В соответствии с состо нием разр дов ходов в управл ющей шине 15, определ ющих выбор входных переменных, происходит коммутаци с помощью коммутатора 2 аргументов данной функции. С выходов коммутатора 2 пр мые и инверсные значени аргументов последовательно поступают на вторые входы элементов И-НЕ 4 и И-НЁ 5, тде логически умно-жаютс с сигналом синхронизации вычислени (фиг. 2б), поступающим со входа синхронизации модул 3. При наличии в последовательности значени аргументов, поступающих с пр мого выхода коналутатора 2, хот бы одной единицы, на выходе элемента. И-НЕ 4 вырабатываетс отрицательный импульс, взвод щий триггер 7 в единицу . На его пр мом выходе реализуетс операци ИЛИ, на инверсном ИЛИ-НЕФ При наличии в последовательности значений аргументов хот бы одного нул на инверсном выходе коммутатора 2 по вл етс единица и на выходе элемента И-НЕ 5 вырабатываетс отрицательный импульс, взвод щий триггер 8 в единицу. На его пр мом выходе реализуетс операци И-НЕ, на инверсном И. В соответствии с состо нием разр дов хода операции в управл ющей шине 15, определ к цих вид реализуемой функции, происходит коммутаци выходных сигналов, nocty пающих с выходов триггеров 7 и 8 на входы коммутатора 9, результата текущей операции. При настройке схем модул к сЛед уощему вычислению на рой вход элемента И-НЕ 6 поступает служебный код, разрешающий сброс триггеров 7 и 8 э. ноль. Результат вычислени функции про ходит с выхода коммутатора 9 на вы ход 14 модул . При необходимости реализаций функций, состо щих из м . жества основных функций И, И-НЕ, ИЛ ИЛИ-НЕ от любого числа переменных, процесс определени значени функци раздел етс на несколько этапов, в каждом из которых происходит вычисление промежуточных значений, как это описано выше.Вид промежуточной функции и ее св зь со входными пере менными или другими промежуточными результатами определ етс кодом в шине 15 управлени . Значени промежуточных функций при необходимости запоминаютс на триггерах 11-13, которые тактируютс сигналами с выходов дешифратора 10, управл емог служебным кодом выбора триггера, поступающего с управл ющей шины 15 и сигналов со входа синхронизации модул 3. Результаты промежуточных вычисле ний с выходов триггеров 11-13 посту пдют на соответствующие входы комму татора 2 в качестве аргументов дл вычислени последующего промежуточного результата или окончательного значени функции., В качестве примера рассмотрим процесс вычислени логическим моду ,лем функции (Х7 + Хв+Х,).,.,.Х. На первом этапе вычисл етс функ Xj- x,j. . Xj. х Значение функции f запоминаетс йа триггере 11, на втором этапе вычисл етс функци fy, 1 + В ) ее значение запоминаетс на триггере 12; на третьем этапе вычисл етс функци fi - fa . ее значение функции f., запоминаетс на триггере 13/ tieTBepTOMy эта пу соответствует функци f X.J.XJ. Х.Хду ее значение запоминаетс на триг rape 11; на п том этапе вычисл етс функци f f 5 f л вл юща с искомой. Предлагаемый программируемый многофункциональный логический модуль выгодно отличаетс от известных, так как обеспечивает возможность реализации булевых функций любого вида от любого числа аргумента, а также значительно проще в программировании и управлении ввиду использовани только четырех основных логических операций, что позвол ет примен ть его в универсальных процессорных устройствах широкого назначени дл математических вычислений, контрол и управлени сложными процессами. Формула изобретени Программируемый многофункциональный логический модуль, содержащий первый коммутатор, управл ющие входы которого соединены с управл ющей шиной , а информационные входы - с информационными входами модул , дешифратор , входы которого соединены с управл ющей шиной модул , первый триггер, выход которого соединен с первым дополнительным информационным входом первого коммутатора, отличающийс тем, что, с целью упрощени модул и расширени класса реализуемых функций от произвольного числа аргументов, он содержит три элемента И-НЕ, второй, третий, четвертый и п тый триггеры, второй коммутатор , выход которого, вл ющийс выходом модул , соединен с динамическими входами первого, второго и третьего триггеров, счетный вход каждого из которых соединен с одним из трех выходов дешифратора, входы которого подключены к управл ющей шине модул , а вход, дешифрации соединен со входом синхронизации модул , с которым соединены также первые входы трех элементов И-НЕ, второй вход первого элемента И-НЕ соединён с пр мым выходом первого коммутатора , второй вход второго элемента J-HE соединен с инверсным выходом первого коммутатора, второй и третий дополнительные информационные входы которого соединены с выходами второго и третьего триггера, второй вход третьего элемента И-НЕ соединен с управл ницей шиной модул , а выход с входами сброса четвертого и п того триггеров, установочные входы которых соединены соответственно с выходами первого и второго элементов И-НЕ, а нулевые и единичные выходы - с инфор1лгщионными входги ш второго коммутатора , управл ющие входы которого соединены с управл ющей шиной модуЛЯ; Источники, информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР 433476, кл. 6 Об F 7/00, 1972.
- 2. Авторское свидетельство СССР,. 691845, кл. G Об F 7/00, 1977 (прототип).а SКо9 аргупентаК09 операцииТо л ml Т акт гСлу еУныи код
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792861630A SU851399A1 (ru) | 1979-12-29 | 1979-12-29 | Программируемый многофункциональныйлОгичЕСКий МОдуль |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792861630A SU851399A1 (ru) | 1979-12-29 | 1979-12-29 | Программируемый многофункциональныйлОгичЕСКий МОдуль |
Publications (1)
Publication Number | Publication Date |
---|---|
SU851399A1 true SU851399A1 (ru) | 1981-07-30 |
Family
ID=20868821
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792861630A SU851399A1 (ru) | 1979-12-29 | 1979-12-29 | Программируемый многофункциональныйлОгичЕСКий МОдуль |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU851399A1 (ru) |
-
1979
- 1979-12-29 SU SU792861630A patent/SU851399A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3961028B2 (ja) | データフロープロセッサ(dfp)の自動的なダイナミックアンロード方法並びに2次元または3次元のプログラミング可能なセルストラクチャを有するモジュール(fpga,dpga等) | |
EP0728331B1 (en) | Microcontroller with multiple timing functions available in a single peripheral module | |
KR960038592A (ko) | 스캐러블, 패러렐, 동적 재구성가능 계산시스템 및 방법 | |
WO1998032071A3 (en) | Processor with reconfigurable arithmetic data path | |
JPS5936857A (ja) | プロセツサユニツト | |
JPH0351002B2 (ru) | ||
SU851399A1 (ru) | Программируемый многофункциональныйлОгичЕСКий МОдуль | |
WO2002077794A2 (en) | Storage system for use in custom loop accelerators and the like | |
EP0464393B1 (en) | Signal processor | |
Gaona et al. | Distributed arithmetic in the design of high speed hardware fuzzy inference systems | |
KR920005228B1 (ko) | 프로그래머블 콘트롤러의 비트연산 처리회로 | |
JPH0318222B2 (ru) | ||
SU691845A1 (ru) | Многофункциональный модуль | |
SU1233163A1 (ru) | Устройство дл реализации быстрого преобразовани Фурье | |
JPH0317748A (ja) | 情報処理システム | |
SU746940A1 (ru) | Счетное устройство | |
SU718921A1 (ru) | Многоканальное переключающее устройство | |
SU738112A1 (ru) | Многоустойчивый триггер | |
JPH0690734B2 (ja) | デ−タフロ−型計算機用タイマ−モジユ−ル | |
JPH02118701A (ja) | Pcの入力信号制御方式 | |
SU624228A1 (ru) | Устройство дл вычислени функции | |
SU499673A1 (ru) | Умножитель частоты следовани импульсов | |
SU732912A2 (ru) | Функциональный генератор | |
JPS5533234A (en) | Program reconfiguration system of sequential controller | |
RU2199774C1 (ru) | Программируемое устройство для управления электроприводами, электронными ключами и сигнализацией |