JPH03226883A - 制御プロセッサ - Google Patents

制御プロセッサ

Info

Publication number
JPH03226883A
JPH03226883A JP2022780A JP2278090A JPH03226883A JP H03226883 A JPH03226883 A JP H03226883A JP 2022780 A JP2022780 A JP 2022780A JP 2278090 A JP2278090 A JP 2278090A JP H03226883 A JPH03226883 A JP H03226883A
Authority
JP
Japan
Prior art keywords
packet
data flow
processing
time
processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022780A
Other languages
English (en)
Inventor
Kenji Shima
憲司 嶋
Shoichi Washino
鷲野　翔一
Setsuhiro Shimomura
下村　節宏
Yoshiaki Sugano
菅野　佳明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2022780A priority Critical patent/JPH03226883A/ja
Priority to US07/647,710 priority patent/US5274833A/en
Priority to DE4103121A priority patent/DE4103121C2/de
Publication of JPH03226883A publication Critical patent/JPH03226883A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/448—Execution paradigms, e.g. implementations of programming paradigms
    • G06F9/4494—Execution paradigms, e.g. implementations of programming paradigms data driven
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/25—Pc structure of the system
    • G05B2219/25433—Dataflow processor

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、データフロー型の制御用プロセッサに関し
、特にエンジン制御、モータ制御、ロボット制御など時
間要素を含む各種制御に適用される制御用プロセッサに
関するものである。
〔従来の技術〕
第１０図は、現在製品化され実用に供されている自動車
用エンジン制御ユニットの構成を示す図であり、第１１
図は第１０図のエンジン制御ユニットにおいて使用され
ているノイマン形制御用プロセッサの内部構成図である
。
これら図において、１００はノイマン形制御用プロセッ
サ、１０１はパワートランジスタ、１゜２はイグニショ
ンコイル、１０３はディストリビュータ、１０４はスパ
ークプラグ、１０５はインジェクタ駆動弁、１１０はプ
ロセッサ１００の人出力部、１１１はアナログ・ディジ
クル変換器（Ａ／Ｄコンバータ）、１１２はタイマ、１
１３はカウンタ、１１４はＲＯＭ、１１５はＲＡＭ、１
１６は割込制御部、１１７はＣＰＵである。
ここでノイマンプロセッサとは、従来がらある、蓄積さ
れたプログラムをプログラムカウンタを用いて逐次実行
するプロセッサである。
次に動作について説明する。
エンジン制御ユニット１００に入力される主な入力信号
としては、エンジン回転数と点火タイミングの情報を与
えるクランク角センサ信号、エンジン負荷に対応する吸
気量信号、エンジン温度に対応する水温信号、バッテリ
電圧である電池電圧がある。また出力信号としては点火
制御信号とインジェクタ駆動弁号がある。
このエンジン制御ユニット１００は、センサからエンジ
ンの状態、エンジン回転数、吸気量、水温を検出し、こ
れら検出値をもとに、予め設定している点火時期から最
適の点火時期を演算し、パワートランジスタ１０１の１
次電流を遮断し、イグニションコイル１０２を駆動して
点火時期制御を行なうものである。入力信号のうちアイ
ドル検知信号はディジタル値で、単にその状態が示され
るもので１１０１１０を経由して読込まれ、吸気量信号
、水温信号、電池信号はアナログ値で入力され、Ａ／Ｄ
コンバータ１１１でディジタル値に変換される。
クランク角センサ信号は、まず直接割込制御部１１６へ
入力されて割込を発生するもの、予め決められた回数目
のクランク角パルスを計測するカウンタ１１３により分
周されたのち、割込制御部１１６へ入力されて割込を発
生するものがある。
これらの信号を用いて点火時期の計算を行なう方法につ
いて述べる。まず、吸気量信号とクランク角信号値によ
り基本点火時期（位相）θ、が求められる。この値に対
してエンジン暖機状態信号である水温信号により水温補
正（位相）θＷＴが加えられる。上死点−５°の時刻か
ら更にさか上る補正値をこれらの信号から決定する。点
火時期（位相）θＡＤＶは、 θＡＤＶ　＝θ、＋θＩＩＩＴ で求められるものである。実際の点火タイミングはクラ
ンク角度センサ信号を基準にして決定される。第１２図
にこの補正処理概念図を示す。これらの演算処理は第１
１図のＣＰＵ１１７によって行われ、そのプログラムは
ＲＯＭＬＬ４に格納され、ＲＡＭは途中結果の保持など
を行うために用いられる。ＣＰＵ１１７は内部に実行プ
ログラムを持つＲＯＭ１１４のアドレスを示すアドレス
カウンタを有するノイマン形のコンピュータである。
また、吸気・燃料制御のためのインジェクタパルスの計
算は以下のように行われる。パルス巾Ｔｉは Ｔ　ｉ　＝　Ｆ　ｕ　ｅ　Ｉ　Ｘ　Ｋ＠ｔＸ　ｌ’：Ｗ
ｔｘ　Ｋｖｅで与えられ、吸気量信号、水温信号、電池
電圧。
クランク角センサ信号及びアイドル信号によって演算さ
れるものである。
また、この計算におけるソフトウェアの構成は第１３図
のようになっている。アイドル検出センサによって燃料
カットかどうかの判定も第１３図し）の割込ルーチンに
おいて行われる。
また、このソフトウェアの実行には第１４図のように、
クランク角センサ（ＳＧＴ）信号周期の全体を用いて行
なわれており、燃料噴射１点火時期、非同期噴射の３サ
イクルがクランク角１８０゜毎に繰り返されている。
第１５図は特願平１−１３３３１６号（平成１年５月２
６日出願）に記載された制御用プロセッサの構成を示す
ブロック図であり、図において、■は制御用プロセッサ
、ＩＯはデータ駆動形ブロセッサ（ＤＦＰ）、１１はパ
ケット合流部（Ｊ）、１２はパケット分岐部（Ｂ）、１
３はプログラム記憶部（ＰＳ）、１４は発火処理部（Ｆ
Ｃ）、１５は演算処理部（ＦＰ）、１６はキューバッフ
ァ（Ｑ）、１７はＤＦＰ　１０の入力インタフェース（
Ｉ／ＦＩＮ）、１８はＤＦＰ　１０の出力インタフェー
ス（１／ＦＯＵＴ　）　、１９は制御用プロセッサ１の
全体制御を司どるノイマンプロセッサである。
また、１１０〜１１６は第１１図において同一符号を付
したものとほぼ同等のものである。
第１６１Ｄ（ａ）はＤＦＰ　１０の入力インタフェース
（１／　Ｆ　ＩＮ）を示す図であり、１７１はデータ部
ラッチ、１７２はタグ部ラッチ、１７３はアドレスデコ
ーダ、１７４は書込セレクタ、２０はＡＮＤゲート、２
１はインバータ、２２はリセット・、セット端子付フリ
ップフロップである。第１６図Ｃｂ）はＤＦＰ　１０の
出力インターフェース（Ｉ／ＦＯｔ１丁）を示す図であ
り、１７５は続出セレクタ、２３はＮＡＮＤゲートであ
る。第１６図（ｃ）はＡ／Ｄコンバータ１１１を示す図
であり、１８１はアドレスラッチ、１８２はアナログマ
ルチプレクサ、１８３はＡ／Ｄ変換回路である。第１６
図（ｄ）は入出力部１１０を示す図であり、１８４は入
力バッファ、１８５は出力バッファ、１８６はデータラ
ッチである。第１６図（ｅ）はタイマ１１２を示す図で
あり、１８７はプリセット入力を有するカウンタである
。
次にこの制御用プロセッサの動作について説明する。
制御ユニット１には第１１図の従来例と同様に入力信号
として、クランク角センサ信号、エンジン負荷に対応す
る吸気量信号、エンジン温度に対応する水温信号、及び
電池電圧がある。また出力信号として点火制御信号とイ
ンジェクタ駆動信号がある。メインルーチンジョブと割
込ジョブは第１３図（ａ）、　（ｂ）の例に示したもの
があり、第１３図（ａ）のジョブは常時演算しながら、
クランク角の割込信号発生時に入力信号の必要なデータ
を取り込んで第１３図（ｂ）の処理を実行していくもの
である。
この時、ノイマンプロセッサ１９は周辺のｌ１０１１０
、Ａ／Ｄｉ　１１．タイマ１１２．カウンタ１１３の情
報を受取り、ＤＦＰＩＯに対して演算のパケットを生成
し、インタフェースＩ　／　Ｆ　ｒＮ１７を経由してＤ
ＦＰ　１０に供給する。ＤＦＰＩＯは演算結果をＩ　／
　ＦＯＵＴ　１　Ｂに送り、これにより発生する割込に
よってノイマンプロセッサ１９はこれを受取る。ノイマ
ンプロセッサ１９はこの結果を点火制御信号あるいはイ
ンジェクタ駆動信号として出力するものである。
ＤＦＰＩＯ内でのデータ処理はパケットの持つタグによ
って行われるもので、ノイマンプロセッサ１９は行先タ
グを付けて、データをＤＦＰＩＯへ送る。またノイマン
プロセッサ１９がＤＦＰＩＯより受取ったデータにはタ
グがあり、これによってノイマンプロセッサ１９はＤＦ
ＰＩＯより受取ったデータが何のデータであるか、点火
制御信号かインジェクタ駆動信号かを区別することがで
きる。
（発明が解決しようとする課題） 従来のデータフロー型の制御用プロセッサは以上のよう
に構成されており、時間情報を得るために、タイマを外
付けし、その値をポーリングすることにより読出すこと
、あるいはある所定の値に達したときに割込を発生させ
て、割込処理により必要に応じて読出すことにより種々
の実時間処理を行うものであって、いずれの場合もプロ
セッサのバスに結合されたタイマあるいはカウンタによ
りノイマンプロセッサを介して情報伝達されるもので、
タイマ、カウンタに加えて、ノイマンプロセッサをも必
要とするため装置規模が大きくなるという問題点があっ
た。
この発明は上記の問題点を解消するためになされたもの
で、ノイマンプロセッサを用いることなく、時間情報を
データフロープロセッサでの演算処理に与えることので
きる制御プロセッサを得ることを目的とする。
〔課題を解決するための手段〕
この発明に係る制御プロセッサは、データフロープログ
ラムであるデータフローグラフによって記述することに
よってタイマ機能を実現する、あ０ るいはプロセッサ内部、又は外部に設けられたタイマを
所定の命令でもってアクセスすることによってタイマ機
能を実現する、あるいは外部から所定のタイミングで投
入される計時パケットを用いて記述されたデータフロー
グラフによってタイマ機能を実現するようにしたもので
ある。
〔作用〕
この発明においては、データ駆動型のプロセッサに、上
記の方法により実現される計時機能を付与し、時間制御
処理を行なう構成としたから、各種の時間処理を必要と
する自動車用エンジン制御。
電動機制御、ロボット制御、音響特性制御等の実時間処
理に応用することが可能な制御プロセッサの装置規模を
小型化できる。
〔実施例〕
以下、この発明の実施例を図について説明する。
第１図は本発明の第１の実施例による制御プロセッサで
あるデータフロープロセッサを示す図であり、図におい
て、１０はデータフロープロセッサ、１１は合流機能部
（Ｊ）、１２は分岐部（Ｂ）１ １３はプログラム記憶部（ＰＳ）、１４は発火処理部（
ＦＣ）、１５は演算処理部（ＦＰ）、１６はキューバッ
ファである。
第１図に示すデータ駆動形プロセッサはすでに従来例で
も説明したとおりのものであって、その基本的動作は以
下のとおりである。即ち、プロセッサ１０に入力したパ
ケットはプログラム記憶部ＰＳ１３で入る時にもってい
た次行光ノード番号情報に基づいてプログラムを読出し
、これを新たな自らのタグとし、発火処理部ＦＣ１４に
行く。
発火処理部ＦＣ１４では２項演算の場合には、次行先ノ
ード番号、更には場合によっては環境・世代等識別番号
とによって演算実行すべき対となるべき相手のパケット
を検出し、２つを合わせて、演算処理部ＦＰ１５に行く
。この時、相手となるパケットを検出できないときは内
部で相手が来るまで待つ。発火処理の必要のない演算の
場合には、パケットは発火処理部ＦＣ１４を単に通過し
て演算処理部ＦＰ１５に行く。演算処理部ＦＰ１５では
、自らのタグ内にもつ演算コードによって演算２ 処理が行われる。処理が終了すると、次行光により分岐
部Ｂ１２によって外部へ送出されるか、あるいは内部で
継続的に処理されるかが判定される。
内部で処理を継続する場合にはキューバッファＱ１６を
通り、合流機能部Ｊｌｌの合流を経てプログラム記憶部
ＰＳ１３へ再び到る。以降は同様の処理の繰返しである
。
このような動作を行うデータフロープロセッサ１０にお
いても、制御処理などではタイマを含む時間に対応した
処理実行が必要となる。末弟１の実施例は、計時用のパ
ケット（タグ付データ）をプログラム記憶部ＰＳ１３．
発火処理部ＦＣ１４゜演算処理部ＦＰ１５からなる巡回
パイプライン上に周回させて、パケット周回時間を単位
として、時間計測するものである。
次に動作について説明する。
第２図は末弟１の実施例による制御プロセッサのタイマ
動作を実現するための動作プログラムのデータフローグ
ラフによる記述例を示す図であり、図において、５１は
インクリメント命令ノード、３ ５２はＬｅｓｓ　Ｔｈａｎ比較命令ノード、５３はスイ
ッチ命令ノード、５４は同期ノード、５５はループ回数
の定数記憶、５６は入力ポート、５７は出力ポートであ
る。
第２図の場合には、入力ポート５６から入力されたパケ
ットが定数記憶５５に置かれたループ回数回の１ｏｏｐ
Ａの周回を行う時間の後、出力ポート５７から同期処理
ノード５ＹＮＣ５４の出力として、送出されるものであ
る。１ｏｏｐＡの１周回はインクリメント命令５１、Ｌ
ｅｓｓ　Ｔｈａｎ比較命令５２、スイッチ命令５３を実
行するために、巡回パイプラインを３回周回することに
対応する。
時間精度は必ずしも良くはないが、時間遅延を与える処
理を実現することができるものである。
次に本発明の第２の実施例を第３図、第４図。
及び第５図を用いて説明する。
第３図はタイマ機能を実現する手段として、タイマを演
算処理部ＦＰ１５と並列に置き、演算室行と同様の方法
で実行するように構成されたデータフロープロセッサを
示す図であり、図において、４ ３０はタイマである。
また第４図は第３図のプロセッサ１０において実行され
るタイマ演算命令実行プログラムの例を示すデータフロ
ーグラフ図であり、図において、６１はリードタイマ（
ｒｅａｄ　ｔｉｍｅｒ　：　ＲＴ　Ｍ　）命令、６２は
比較命令、６３はスイッチ（ｓｗｉｔｃｈ　：　Ｓ　Ｗ
）命令、６４は同期（ｓｙｎｃｈｒｏ　：　Ｓ　Ｙ　Ｎ
　Ｃ）命令、６５は設定時間記憶定数記憶である。
また第５図はタイマ３０の構成例を示す図であり、図に
おいて、７１はパケットラッチ、７１ａはタグラッチ、
７１ｂはデータラッチ、７２はＣ素子（一致素子）を用
いた転送制御素子、７３はインバータ、７４はオペレー
ションコードデコーダ、７６は出力制御付ラッチ、７７
はリセット付カウンタ、７８は発振器である。
次に動作について説明する。第３図に示すように、タイ
マ３０は演算処理部ＦＰ１５と並列におかれており、Ｒ
ＴＭ命令がタイマ３０に入ったときには、タイマ３０の
値が読出される。このとき演算処理部ＦＰ１５は何の処
理もしない。その他５ の構成は第１図のものと同様である。
プログラム実行について説明する。第４図で入力５６ａ
と５６ｂにパケットが入る前にタイマ３０は動作してい
るものとして説明する。即ち、カウンタ７７はリセット
され、発振器７８のクロック入力によって計数動作を行
っている。入力５６ａが入るとＲＴ、Ｍ命令６１を実行
し、あらかじめ格納されている設定時間記憶定数記憶６
５との比較を行い、比較結果がｆａｌｓｅ”の時（ここ
ではタイマより読み出した値が設定時間記憶定数記憶値
より小さい時）にはＳＷ命令６３により再びＲＴＭ命令
６１を実行し、”　ｔ　ｒ　ｕ　ｅ”の時（ここではタ
イマより読み出した値が設定時間記憶定数記憶値以上の
時）にはＳＷ命令６３により５ＹＮＣ命令６４を実行し
、この設定時間値（Ｔｉｍｅ）までに入力されている別
の入力５６ｂと同期をとって出力５７へ送られるように
処理実行される。
この方法でタイマ設定に対応した時間後に処理を起動す
ることが可能となる。
次に第５図を用いてタイマ３０の構成方法につ６ いて述べる。Ｐｉｎはタイマ３０の入力データ、Ｐｏｕ
ｔは出力データである。ＣｉｎとＡｏｕｔはＰｉｎの入
力を示す信号と受信を示す信号である。ＣｏｕｔとＡｉ
ｎはＰｏｕｔの出力を示す信号と出力側の受信を示す信
号である。Ｃｆｎ、　Ｃｏｕｔはいずれも“１°′で信
号がそこにあることを、Ａｉｎ、　Ａｏｕｔはそれぞれ
“０°゛で信号のあること（ｂｕｓｙ）示す。
即ち、Ａｏｕｔが“１′°のとき第１段めのラッチ７１
にはデータがなく、Ｃｉｎが入ることが可能で、Ｃ１ｎ
＝　’“１パになることにより第１段めのラッチに書込
むとＡ　ｏ　ｕ　ｔ−一“０″となる。次に、第２段め
のラッチに同様のハンドシェイクでもって伝送されると
Ａｏｕｔ−“１′”となり、再びＰｉｎからのデータを
Ｃｉｎによって入力することができる。Ｐｏｕｔ側の動
きも同様であってＡｌｎ−“１″のとき、出力側は空い
ているのでＣｏｕｔ−“１パとなるとＰｏｕｔの出力が
出て行きＡｌｎ−”“Ｏ゛′となる。つづいて、その出
力が先に伝搬すれば、Ａ１ｎ＝“′１″となり、次の出
力が許可されるように動作する。
ＣとＡによってデータがＰｉｎ、　　Ｐｏｕｔを伝搬す
る。
７ 伝搬するパケットはタグラッチ７１ｂからオペレーショ
ンコードを読出し、ｏｐｃデコーダ７４に入力される。
もし、オペレーションコードがＲＴＭ命令６１であった
なら、そのデータラッチ７１ｂからデータを読むのでは
なく、カウンタ７７のラッチ７６の出力を次段（第２段
）のデータラッチ７１ｂに与えることになる。カウンタ
７７はタイマの時間情報を有するものであり、そのｒｅ
ｓｅｔ入力はオペレーションコードの指定によりＯｐｃ
デコーダ７４の出力によってリセットせられる構成を有
する。前述ゝの通り、カウンタ７７はそのリセット人力
ｒｅｓｅｔと発振器７８からの入力を受けている構成と
されている。
なお、上記第２の実施例ではタイマ３０を演算処理部Ｆ
Ｐ１５と並列に置いて構成したが、第６図に示す変形例
のようにキューバッファＱ１６と並列に置き、演算処理
部ＦＰ１５の処理と直列に行うようにしても同様に構成
できる。このときＲＴＭ命令６１は演算処理部ＦＰでは
無処理であり、分岐１２ｂではそのＲＴＭ命令６１を持
つバケツ８ １−はＱ１６へ行かずに分岐１２ａでタイマ３０へ流れ
るように構成する。
また、第７図はタイマ３０をプロセッサ１ｏ外へ置いた
変形例を示し、動作は第６図のものと同様である。
さらに第８図は、プログラム記憶部ＰＳ１３と並列にタ
イマ３０を置いたものであって、その処理はＲＴＭ命令
６１の実行時には定数アクセスと同様にプログラム記憶
部ＰＳ１３からタイマ情報を読出すように構成されるも
ので、はぼ第４図と同様の処理で実行可能である。加え
て、第９図のようにＰＳ１３、ＦＰ１５、タイマ３ｏを
並列に設置した構成の場合も、同様に機能する。プログ
ラムアクセスと演算処理は木質的に並列処理であり、タ
イマ３Ｄの処理も同時に行ってよいことは、第８図の変
形例で動作するのと同じ理由による。
ここで、本発明の実施例に用いられる計時パケットにつ
いて説明する。
第１８図はデータフロープロセッサで用いる２ワード構
成のパケットフォーマットを示す図であ９ す、上段に示すものが第１ワード（タグ部）、下段に示
すものが第２ワード（データ部）である。
計時パケットは第１８図に示すパケットの命令コード（
ｏｐｃ）に、”ＴＩＭＥＲＲＥＡＤ”、　’ＧＥＴ　Ｔ
ＩＭＥ”等のオペコードが与えられたものである。この
オペコードにより、タイマで時刻５時計情報がＤＡＴＡ
として与えられるものである。
次に本発明の第３の実施例について説明する。
上記第２の実施例は、タイマ機能を実現するためにタイ
マの続出を行ない、この値と定数記憶値とを比較するよ
うにしたものであるが、本箱３の実施例は、外部から時
間情報を持つあるいは時間情報に対応するパケットを入
力ポートなどからプロセッサに与え内部のデータフロー
グラフによるプログラムで、同期を行う処理を加えて実
現するものである。
第１７図はこのような動作プログラムの一例を示すデー
タフローグラフ図であり、図において、第４図と同一符
号は同−又は相当部分であり、７１は比較命令ノード、
７２はスイッチ命令ノード、０ ７３はアブソーブ命令ノード、７４は同期ノード、７５
は設定時間記憶定数記憶である。
本箱３の実施例ではタイマ読出しを行なうことなく、外
部より時刻情報を持つパケットを所定タイミングでデー
タフロープロセッサ入力に投入し、この時刻情報を持つ
パケットと設定時間記憶定数記憶の設定値と比較してタ
イマ機能を実現している。第１７図において、投入され
たパケットの時刻情報が設定値に満たない場合には該パ
ケットはアブソーブ命令７３で吸収パケットにより吸収
され消失する。そして時刻情報が設定値に達するとその
パケットはそれまでに入力された他のパケットと同期が
とられ、演算処理実行が行なわれる。
このように、本箱３の実施例においても、上記他の実施
例と同様に時間制御処理が可能であり、同様の機能が実
現できる。
〔発明の効果〕
以上のように、この発明によれば、データフロープログ
ラムであるデータフローグラフによって記述することに
よってタイマ機能を実現する、あ２す るいはプロセッサ内部、又は外部に設けられたタイマを
所定の命令でもってアクセスすることによってタイマ機
能を実現する、あるいは外部から所定のタイミングで投
入される計時パケットを用いて記述されたデータフロー
グラフによってタイマ機能を実現したから、エンジン制
御、モード制御、ロボット制御など時間要素を含む各種
制御分野のいわゆるリアルタイム処理等に適用可能なデ
ータフロープロセッサとそのシステムを構築することが
でき、それらの各種制御分野の高速処理による高機能、
高性能化を達成することができるという効果がある。
【図面の簡単な説明】
第１図は本発明の第１の実施例による制御プロセッサで
あるデータフロープロセッサを示す図、第２図はタイマ
を実現するデータフロープロセッサで実行されるプログ
ラムを記述したデータフローグラフ図、第３図は本発明
の第２の実施例による制御プロセッサであるデータフロ
ープロセッサを示す図、第４図は第３図のプロセッサに
おいて２ 実行されるタイマ演算命令実行のプログラムを記述した
データフローグラフ図、第５図はタイマの構成例を示す
図、第６図〜第９図は本発明の第２の実施例の変形例を
示す図、第１０図〜第１６図は従来の制御プロセッサを
説明するための図、第１７図は本発明の第３の実施例に
よるプロセッサにおいて実行されるタイマ機能のプログ
ラムを記述したデータフローグラフ図、第１８図はデー
タフロープロセッサで用いる２ワード構成のパケットフ
ォーマットを示す図である。 １０はデータフロープロセッサ、１１は合流機能部Ｊ、
１２は分岐部Ｂ、１３はプログラム記憶部ＰＳ、１４は
発火処理部ＦＣ１１５は演算処理部ＦＰ、１６はキュー
バッファ、３０はタイマである。 なお図中同一符号は同−又は相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1. （１）行先ノード番号をタグに持ち、データと合わせて
    パケットとし、上記パケットを入力し当該パケットの有
    する行先ノード番号から、次の行先ノード番号、処理コ
    ード、ハードウェアに対応するセレクションコードを読
    出して新たなタグとして付換える機能を有するプログラ
    ム記憶部と、上記プログラム記憶部から送出されたパケ
    ットの次の行先と２項オペランドの第１項または第２項
    を示す情報により発火すべきパケットかどうかを判定し
    、発火しない場合には内部に記憶し、発火の場合には当
    該の２項をタグとともに送出する発火検出部と、 上記発火処理部の出力に含まれている処理コードと２つ
    のオペランドにより当該演算実行処理を行う演算処理部
    と、 パケットの分岐及び合流を行う部分と、 パケットをキューするためのキューバッファとを備える
    とともに、 プログラムにより実現されデータフローグラフによって
    記述される計時機能、又はパケットの有する処理コード
    によって初期化され同じくパケットの有する処理コード
    によって時刻情報を読出す手段を用いて実現されデータ
    フローグラフによって記述される計時機能、又は外部か
    ら所定のタイミングで投入される計時パケットを用いて
    実現されデータフローグラフによって記述される計時機
    能が付与され、 時間制御処理を行なうことを特徴とする制御プロセッサ
    。
JP2022780A 1990-01-31 1990-01-31 制御プロセッサ Pending JPH03226883A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2022780A JPH03226883A (ja) 1990-01-31 1990-01-31 制御プロセッサ
US07/647,710 US5274833A (en) 1990-01-31 1991-01-28 Data-flow processor having timer control mechanism for effecting time control processing by creating or introducing timer packet into data path
DE4103121A DE4103121C2 (de) 1990-01-31 1991-01-31 Datenfluß-Prozessor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022780A JPH03226883A (ja) 1990-01-31 1990-01-31 制御プロセッサ

Publications (1)

Publication Number Publication Date
JPH03226883A true JPH03226883A (ja) 1991-10-07

Family

ID=12092186

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022780A Pending JPH03226883A (ja) 1990-01-31 1990-01-31 制御プロセッサ

Country Status (3)

Country Link
US (1) US5274833A (ja)
JP (1) JPH03226883A (ja)
DE (1) DE4103121C2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05265880A (ja) * 1992-03-24 1993-10-15 Mitsubishi Electric Corp 信号処理装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3911130B2 (ja) * 2001-02-15 2007-05-09 シャープ株式会社 データ駆動型情報処理装置
US7774299B2 (en) * 2005-05-09 2010-08-10 Microsoft Corporation Flow computing
US8117614B2 (en) * 2006-05-19 2012-02-14 International Business Machines Corporation Extract CPU time facility
US7822886B1 (en) * 2008-04-16 2010-10-26 Xilinx, Inc. Dataflow control for application with timing parameters

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61201338A (ja) * 1985-03-04 1986-09-06 Nec Corp デ−タフロ−処理装置
JPS63129426A (ja) * 1986-11-19 1988-06-01 Nec Corp デ−タフロ−型計算機用タイマ−モジユ−ル

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4556938A (en) * 1982-02-22 1985-12-03 International Business Machines Corp. Microcode control mechanism utilizing programmable microcode repeat counter
US4833605A (en) * 1984-08-16 1989-05-23 Mitsubishi Denki Kabushiki Kaisha Cascaded information processing module having operation unit, parallel port, and serial port for concurrent data transfer and data processing
US4785204A (en) * 1985-06-21 1988-11-15 Mitsubishi Denki Kabushiki Kaisha Coincidence element and a data transmission path
JP2564805B2 (ja) * 1985-08-08 1996-12-18 日本電気株式会社 情報処理装置
JPS62239237A (ja) * 1986-04-10 1987-10-20 Nec Corp デ−タフロ−型情報処理装置
US4972315A (en) * 1987-03-10 1990-11-20 Mitsubishi Denki Kabushiki Kaisha Data flow machine
JPH0777048B2 (ja) * 1987-06-26 1995-08-16 三菱電機株式会社 記録媒体駆動装置
US5115510A (en) * 1987-10-20 1992-05-19 Sharp Kabushiki Kaisha Multistage data flow processor with instruction packet, fetch, storage transmission and address generation controlled by destination information
JPH01188951A (ja) * 1988-01-23 1989-07-28 Sharp Corp データフロープログラムの実行制御方式
US5125097A (en) * 1988-01-29 1992-06-23 Sharp Kabushiki Kaisha Data flow type information processors where data packets pass through plurality of merging and branching portions of the internal path
US5048009A (en) * 1989-02-28 1991-09-10 Hewlett-Packard Company Broadcast station locator for a local area network
JP2559850B2 (ja) * 1989-05-26 1996-12-04 三菱電機株式会社 制御用プロセッサ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61201338A (ja) * 1985-03-04 1986-09-06 Nec Corp デ−タフロ−処理装置
JPS63129426A (ja) * 1986-11-19 1988-06-01 Nec Corp デ−タフロ−型計算機用タイマ−モジユ−ル

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05265880A (ja) * 1992-03-24 1993-10-15 Mitsubishi Electric Corp 信号処理装置
US5381553A (en) * 1992-03-24 1995-01-10 Mitsubishi Denki Kabushiki Kaisha Signal processing apparatus for performing high speed arithmetic operations and having a power consumption reduction feature

Also Published As

Publication number Publication date
US5274833A (en) 1993-12-28
DE4103121C2 (de) 1997-04-30
DE4103121A1 (de) 1991-08-08

Similar Documents

Publication Publication Date Title
US5652894A (en) Method and apparatus for providing power saving modes to a pipelined processor
US20070250682A1 (en) Method and apparatus for operating a computer processor array
US7904615B2 (en) Asynchronous computer communication
US7904695B2 (en) Asynchronous power saving computer
EP1990718A1 (en) Method and apparatus for loading data and instructions into a computer
US20100281238A1 (en) Execution of instructions directly from input source
US8468323B2 (en) Clockless computer using a pulse generator that is triggered by an event other than a read or write instruction in place of a clock
KR100210205B1 (ko) 스톨캐쉬를 제공하기 위한 장치 및 방법
US5126944A (en) Data processing apparatus for producing in sequence pulses having variable width at output ports
JPH03226883A (ja) 制御プロセッサ
US7934075B2 (en) Method and apparatus for monitoring inputs to an asyncrhonous, homogenous, reconfigurable computer array
JP2559850B2 (ja) 制御用プロセッサ
US7945718B2 (en) Microcontroller waveform generation
EP1821202B1 (en) Execution of instructions directly from input source
JPH01214902A (ja) プログラマブル・コントローラ
GB2596872A (en) Handling injected instructions in a processor
JP2006515446A (ja) 関連アプリケーションを相互参照するカルテシアンコントローラを有するデータ処理システム
Theodoropoulos Modeling an asynchronous microprocessor
JPH01321545A (ja) バス・ステート制御回路
KR920001615B1 (ko) 마이크로콤퓨터
JPH0516629B2 (ja)
JPH02226354A (ja) 情報処理システム
JPH0812609B2 (ja) マイクロプロセッサ