JPH0664834B2

JPH0664834B2 - 逆転音声再生回路

Info

Publication number: JPH0664834B2
Application number: JP62319321A
Authority: JP
Inventors: 武新井
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1987-12-16
Filing date: 1987-12-16
Publication date: 1994-08-22
Anticipated expiration: 2009-08-22
Also published as: EP0324126A1; KR890010804A; JPH01159865A; EP0324126B1; DE3870435D1; CA1316259C; US5010421A; KR0125571B1

Description

【発明の詳細な説明】（イ）産業上の利用分野本発明は、逆転再生時に再生音声信号を所定速度で逆転
導出する逆転音声再生回路に関する。

（ロ）従来の技術ビデオテープレコーダやオーデイオテープレコーダには
再生に際してテープを逆方向に高速走行せしめ乍ら音声
信号を再生し所望の再生位置をアクセスするレビユー機
構が設けられている。

しかし、レビユー再生音の場合、信号が時間的逆に再生
されるため音声の意味が把握出きない。而も、信号が時
間軸圧縮されているため、音声周波数が高くなるばかり
かその内容を認識することが出来ない。

そこで、実開昭59−45607号公報（G11B5／027）には、
レビユー再生に際して再生音声信号をレビユー速度に比
例した速度でメモリに記憶し記憶完了後に再生音声信号
を元通り時間軸伸長して導出する構成が提案されてい
る。

（ハ）本発明が解決しようとする問題点しかし、上述する従来技術の場合、再生音声信号の書込
期間に導出される音声信号が中断する。そこで、書込と
読出を並行して為し得るメモリを用いて、単に常時AD変
換データを読出す様構成することが考えられる。しかし
書込速度が速くメモリの容量にも限りがあるため導出さ
れる音声信号の連続期間が短かくなり不連続部分の多い
音声が導出される。そこで、メモリの容量を増加すれば
上述する問題点は解決出来るが、コスト高を免れ得な
い。

よって本発明は限られた容量のメモリを用いて可能な限
り長い音声信号を導出する逆転音声再生回路を提案せん
とするものである。

（ニ）問題点を解決するための手段本発明は、記録媒体を記録時のほぼＮ倍の速度で逆方向
再生する再生手段と、再生音声信号を再生速度に比例す
る速度でAD変換するAD変換手段と、このAD変換データを
記憶しつつ所定速度で読出すメモリと、読出されたAD変
換データをDA変換するDA変換手段と、定速且つ連続的に
変化する読出アドレスをメモリに供給し読出時の−Ｎ倍
の速度で変化するアドレス情報を読出アドレスの一循サ
イクルのＮ／（Ｎ＋１）の周期で１／（Ｎ＋１）の期間
に書込アドレスとしてメモリに供給するアドレス制御回
路とを、それぞれ配することを特徴とする。

（ホ）作用よって、本発明によれば読出されるAD変換データはメモ
リの全容量分の長さに亘って連続することになる。

（ヘ）実施例以下本発明を図示せる一実施例に従い説明する。

本実施例は倍速再生等の特殊再生が可能なビデオテープ
レコーダに本発明を採用するものである。

まず、本実施例のビデオテープレコーダは、シスコン回
路（１）が再生モードを指定するモード指令信号を発す
る。本実施例の指定モードは、通常再生モードの他、５
倍速再生モード、９倍速再生モード、−５倍速再生モー
ド、−９倍速再生モード及び１／２倍速再生モードであ
る。この特殊再生モードを実現するため基準信号発生回
路（２）はモード指定信号を受けて基準信号周波数を変
更する。ヘツドサーボ回路（３）はこの基準信号とシリ
ンダ（６）の回転検出出力を受けて、シリンダ（６）内
のシリンダモータの回転を制御して、ビデオヘツドを所
定速度で回転せしめる。またキヤプスタンサーボ回路
（４）はコントロールトラツク（CT）を再生するコント
ロールヘツド（５）より得られる再生コントロール信号
を所定比で分周し基準信号と位相比較しており、キヤプ
スタンモータ（８）を所定速度で駆動している。従っ
て、ビデオテープ（Ｔ）は指定モードに従って走行せし
められ、オーデイオトラツク（AT）を走査するオーデイ
オヘツド（７）からは、テープ速度に応じた再生音声信
号が得られる。

上述する構成は通常のビデオテープレコーダと共通に付
き詳しい説明は省略する。

以下、音声信号処理回路の構成要素に付いて説明する。
まずAD変換回路（９）は、テープ（Ｔ）の走行速度に比
例する再生音声信号を、AD変換パルスに基づきテープ
（Ｔ）の走行速度に比例する速さで6bitのAD変換出力を
形成導出する。並直列変換回路（10）は、転送パルスに
基づいてAD変換出力をパラレルに入力し、書込パルスに
同期してメモリ（12）にシリアル供給する。Ｎ逓倍回路
（11）は、15KHzの基準サンプリングパルスをシスコン
回路（１）より得られるモード指令信号の倍速度情報に
基づいてＮ逓倍し、このＮ逓倍パルスをAD変換パルスや
転送パルスとして導出している。メモリ（12）は、書込
モードで書込アドレス信号に従って書込を為し、読出モ
ードで読出アドレス信号に従って読出を為す256KbitのR
AMである。並直列変換回路（13）は1bitづつ読出された
AD変換出力を6bitの並列データに変換する。DA変換回路
（14）は15KHzの基準サンプリングパルスに同期して並
列データをDA変換して音声信号を形成導出する。発振回
路（15）は15KHzの基準サンプリングパルスと90KHzの基
準クロツクパルスを形成導出する。（Ｎ＋１）逓倍回路
（16）はモード指令信号の倍速度情報に従って基準クロ
ツクパルスを（Ｎ＋１）逓倍した逓倍出力を書込パルス
発生回路（18）に入力している。読出パルス発生回路
（17）は基準クロツクパルスをそのまま読出パルスとし
て導出する。書込パルス発生回路（18）は逓倍出力より
読出パルスに位相同期する出力を間引いて書込パルスを
形成導出する。アドレス情報発生回路（19）は、モード
指令信号の方向情報に基づいて正方向再生時には加算係
数モードとなり逆方向再生時には減算計数モードとな
り、モード設定時に発せられるリセツトパルスによって
リセツトされた後書込パルスを加算又は減算して計数す
ることにより、アドレス情報を形成導出する。また読出
アドレス発生回路（20）は、リセツト後に読出パルスを
加算計数して読出アドレス信号を導出する。ゲートパル
ス発生回路（21）はモード指令信号の倍速度情報と方向
情報に従ってアドレス情報（AD）と読出アドレス信号
（RA）を比較して適宜ゲートパルス（GP）を形成してい
る。書込アドレス発生ゲート（22）はこのゲートパルス
発生期間中にのみゲートを開放しアドレス情報を書込ア
ドレス信号として形成導出する。アドレス切換回路（2
3）は書込パルスとゲートパルスの論理積出力発生時に
書込アドレス信号を選択し、読出パルス発生時に読出ア
ドレス信号を選択してメモリ（12）に入力する。従って
メモリは、論理積出力を受けて書込モードとなり書込ア
ドレス信号に従ってAD変換出力を１ビツトづつ書込み、
読出パルスを受けて読出モードとなり読出アドレス信号
に従ってAD変換出力を1bitづつ読出す。

本実施例の特徴とするところは、再生音声信号をサンプ
リングして処理する点にあり、以下、５倍速再生モー
ド、２倍速再生モード、１／２スロー再生モード、５倍
の逆転再生モードに於ける動作を説明する。

（Ａ）５倍速再生モードの場合この５倍速再生モードでは、再生音声信号を５倍の速度
でメモリに書込み、書込の開始と同時に定速度で読出し
を為し、読出が終了した時点で書込を開始することによ
り途切れることなくまた出来得る限り連続する音声を形
成導出している。

そこで第１図に於て、発振回路（15）より得られる15KH
zの基準サンプリングパルスは、シスコン回路（１）の
モード指令信号を制御入力するＮ逓倍回路（11）に於て
５逓倍される。この75KHzの５逓倍パルスが再生音声信
号を入力するAD変換回路（９）のAD変換パルスとして利
用される。このAD変換回路（９）より得られる6bitのAD
変換出力は並直列変換回路（10）に転送されてシリアル
化され書込アドレス変更の度に１ビツトづつ256Kbitの
メモリ（12）に記憶される。また発振回路（15）より導
出される90KHzの基準クロツクパルスは、モード指令信
号を制御入力とする（Ｎ＋１）逓倍回路（16）に於て６
逓倍される。基準クロツクパルスは読出パルス発生回路
（17）を介して読出パルスとして読出アドレス発生回路
（20）に入力される。この読出アドレス発生回路（20）
は、読出パルスを前記メモリ（12）のほぼ容量分だけ計
数して、読出アドレス信号を形成導出している。

一方、６逓倍クロツクを計数入力とする書込パルス発生
回路（18）は、読出パルス発生時に６逓倍クロツクの通
過を阻止する書込パルスを発生する。よって書込パルス
は５回連続的に発生せしめられ、読取パルス発生時に休
止状態となる。この書込パルスを計数するアドレス情報
発生回路（19）は読出アドレスの５倍の速度で変化する
アドレス情報（AD1）を形成する。第２図は、５倍速再
生モードの動作説明波形図を示し、（AD1）はアドレス
情報の値の変化を示す。尚、アドレス情報発生回路（1
9）は初期状態に於て、読出アドレス発生回路（20）と
共に同時リセツトされるため、両アドレスは所定の位相
関係に規定されている。ゲート制御回路（21）はモード
指定信号を識別して読出アドレス信号（RA1）が初期状
態になる度にアドレス情報が初期値からフルカウント値
に達する迄の期間にゲートパルス（GP1）を発生せしめ
る。このゲートパルス（GP1）を入力する書込アドレス
発生ゲート（22）からは、ゲートパルス（GP1）発生期
間中に一循する書込アドレス信号（WA1）が導出され
る。従って第２図より明らかな様に書込アドレス信号
（WA1）は、読出アドレス信号（RA1）と初期値タイミン
グを共通にして読出アドレス信号（RA1）が一循する期
間中に１回だけ循環する。換言すれば、メモリ（12）は
書込と読出を同時に開始し、高速でメモリ（12）全体に
書込まれたAD変換データを所定速度で全て読出す。書込
アドレス信号（WA1）と読出アドレス信号（RA1）とを入
力するアドレス切換回路（23）は、ゲートパルス（GP
1）発生期間中に発生する書込パルスに同期して書込ア
ドレス信号（WA1）を選択導出し読出パルスに同期して
読出アドレスを選択しており、書込アドレス信号の選択
に同期してメモリ（12）を書込モードに設定している。
従って、メモリ（12）は、書込期間中５回連続的に書込
んだ後１回の読出を為し、読出期間中６回に１回の割合
で読出アドレスを形成導出する。第６図の（MD1）は上
述する書込と読出のタイミングを示す説明図である。読
出されたAD変換出力は、直並列変換回路（13）に於て6b
itの並列データに変換された後、DA変換回路（14）に入
力され基準サンプリングパルスに同期して15KHzの割合
でアナログ化される。このDA変換出力は、記録時と同一
速度の音声信号として導出される。よって、この５倍速
再生モードでは、2.8秒周期で0.56秒づつ連続記憶され
た再生信号が、５倍に時間軸伸長されて、2.8秒づつの
音声として途切れることなく常に導出される。

尚、前述する５倍速再生モードに代えて９倍速再生モー
ドを設定する場合には、モード指令信号を入力するＮ逓
倍回路（11）と（Ｎ＋１）逓倍回路（16）の逓倍値を変
更すれば良い。

（Ｂ）２倍速再生モードの場合この２倍速再生モードでは、他の倍速再生モードとは異
なり、再生音声信号を２倍の速度でメモリに２回連続し
て書込み、書込の開始と同時に定速度で２回の読出を実
行することにより、連続する5.6秒分の音声信号を形成
導出している。

即ち、２倍速再生時には前述する倍速再生時に比し音声
信号の連続期間が２倍になる。

そこで、２倍速再生モードでは、モード指令信号に従い
Ｎ逓倍回路（11）に於てサンプリングパルスが２逓倍さ
れる。この30KHzの２逓倍パルスが、再生音声信号を入
力するAD変換回路（９）のAD変換パルスとして利用され
る。30KHzでAD変換されたAD変換出力は、並直列変換回
路（10）を介してメモリ（12）に供給される。

一方発振回路（15）が発する基準クロツクパルスは、
（Ｎ＋１）逓倍回路（16）に於てモード指令信号に従っ
て３逓倍される。また基準クロツクパルスは、読出パル
ス発生回路（17）を介して読出パルスとして読出アドレ
ス発生回路（20）に入力され定速で変化する読出アドレ
ス信号を形成導出している。また、書込パルス発生回路
（18）は、読出パルス発生タイミングで３逓倍クロツク
を間引いて書込パルスを形成している。この書込パルス
は、アドレス情報発生回路（19）に於て計数されてアド
レス情報を形成導出する。このアドレス情報を入力する
ゲートパルス発生回路（21）は、モード指令信号に基づ
いて、読出アドレスが頂度一循する期間中にハイレベル
となり次の一循期間でローレベルとなるゲートパルス
（GP2）を形成導出する。従って書込アドレス発生ゲー
ト（22）からは、アドレス情報が２循する期間中書込ア
ドレス信号（WA2）が形成導出される。アドレス切換回
路（23）はゲートパルス（GP2）発生期間中書込パルス
発生タイミングで書込アドレス信号（WA2）を選択し読
出パルス発タイミング読出アドレス信号（RA2）を選択
している。従って、メモリ（12）は両アドレス信号に従
って書込と読出を為す。その結果読出されたAD変換デー
タは直並列変換回路（13）に入力され、パラレル信号と
してDA変換回路（14）に入力される。DA変換された音声
信号は5.8秒間連続する音声であり途切れることなく導
出される。尚第６図中の（MD2）は、メモリの書込と読
出タイミングの説明図である。

（Ｃ）１／２連続スロー再生の場合この１／２連続スロー再生モードでは、書込は連続して
為され読出は2.8秒単位で２回づつ繰り返される。

そこで、１／２連続スロー再生モードでは、モード指令
信号に従いＮ逓倍回路（11）が１／２逓倍出力を発し、
AD変換回路（９）が7.5KHzでAD変換を為す。このAD変換
出力は並直列変換回路（10）を介してメモリ（12）に1b
itづつ供給される。メモリ（12）の書込アドレス信号
（WA3）は書込パルスを計数することにより実現され
る。この書込パルスは、基準クロツクパルスを入力する
（Ｎ＋１）逓倍回路（16）より得られる1.5逓倍出力を
書込パルス発生回路（19）に入力することにより形成さ
れる。

1.5逓倍出力の位相は、基準クロツクパルスに全て一致
し更に基準クロツクパルス周期の２周期に１回の割合で
追加した出力パルスであり、書込パルス発生回路（19）
に於て読出パルスと一致する1.5逓倍出力は間引かれ、
基準クロツクパルス周期の２倍の周期で発せられる。こ
の書込パルスを計数するアドレス情報発生回路（19）
は、読出パルスを計数する読出アドレス発生回路（20）
と計数位相を一致せしめており、アドレス情報（AD3）
は全開状態の書込アドレス発生ゲート（22）を介して全
て書込アドレス信号（WA3）として導出される。書込ア
ドレス信号（WA3）はアドレス切換回路（23）を介して
メモリ（12）に入力され、読出速度の１／２の速度で書
込まれる。書込まれたAD変換データは読出アドレス信号
（RA3）に基づいて読出される。第６図の（MD3）はメモ
リ（12）の書込と読出タイミングを模式的に示す説明図
であり、読出速度が90KHz、書込速度が45KHzであること
を示している。メモリ（12）より読出されたAD変換出力
は直並列変換回路（13）に於て並列化され、DA変換回路
（14）に於て15KHzの基準サンプリングクロツクによっ
てアナログ化されて導出される。従って、１／２連続再
生モードでは、書込と読出が常に為され、2.8秒単位で
２回づつ音声信号が形成導出される。

（Ｄ）５倍の逆転再生モードこの５倍の逆転再生モードでは、読出周期の１／６の期
間に発生する再生音声信号をアドレスを逆にして書込ん
でおり、この書込の終了と読出の開始とが一致する様に
書込期間のタイミングを規定し、約2.3秒分連続する音
声信号を形成導出している。

モード指令信号を入力するＮ逓倍回路（11）は、基準サ
ンプリングパルスを５逓倍して、AD変換回路（９）に入
力しており、再生音声信号は75KHzでAD変換される。AD
変換出力は並直列変換回路（10）に入力されてシリアル
データとしてメモリ（12）に供給される。

基準クロツクパルスを入力する（Ｎ＋１）逓倍回路（1
6）は６逓倍出力を書込パルス発生回路（18）に入力し
ている。この書込パルス発生回路（18）は基準クロツク
パルスと同位相の読出パルスと位相を共通にする６逓倍
出力を間引いた書込パルスを導出している。この書込パ
ルスを入力するアドレス情報発生回路（19）は、モード
指令信号に基づいて減算計数モードに設定されており、
読出速度の５倍で減算計数を為す。その結果得られるア
ドレス情報（AD）書込アドレスゲート（22）とゲートパ
ルス発生回路（21）に入力される。ゲートパルス発生回
路（21）は、モード指令信号に従って読出アドレス信号
のアドレスを６分割した区間を求め、５区間に１区間の
割合でハイレベルとなるゲートパルス（GP4）を形成導
出する。従って書込アドレス発生ゲート（22）は５区間
周期で１区間づつアドレス情報（AD4）を書込アドレス
信号（WA4）として導出している。この書込アドレス信
号（WA4）は、読出パルスを計数する読出アドレス発生
回路（20）に入力して得られる読出アドレス信号（RA
4）と共にアドレス切換回路（23）に入力される。アド
レス切換回路（23）とメモリ（12）は、書込パルスとゲ
ートパルス（GP4）の論理積出力と、読出パルスとを切
換制御入力としており、書込タイミングでは書込アドレ
ス信号（WA4）をメモリ（12）に入力し、読出タイミン
グでは読出アドレス信号（RA4）をメモリ（12）に入力
している。第６図の（MD4）はメモリ（12）の書込と読
出のタイミング配列を示す。従って、メモリ（12）に
は、AD変換出力がアドレスを逆にして書込まれる。同時
に、メモリ（12）には読出アドレス信号（RA4）が常に
入力され、AD変換出力は途切れることなく常に導出され
る。その結果得られるAD変換出力は、直並列変換回路
（13）に入力されて並列化され、DA変換回路（14）に於
てアナログ化されて導出される。

第５図（WA4）と（RA4）は書込と読出の期間の関係を示
しており、（ａ）〜（ｂ）の期間に書込まれたAD変換デ
ータは、（ｂ）〜（ｄ）の期間に伸長して読出され、
（ｃ）〜（ｄ）の期間に書込まれたAD変換データは
（ｄ）〜（ｆ）の期間に伸長して読出され、（ｅ）〜
（ｆ）期間に書込まれたAD変換データは（ｆ）〜（ｈ）
の期間に伸長して読出されることを顕している。

上述する５倍の逆転再生モードに代えて９倍の逆転再生
モードを設定する場合は、Ｎ逓倍回路（11）と（Ｎ＋
１）逓倍回路（16）の逓倍値を変更すると共に、ゲート
パルス発生回路（21）より読出の一循周期の９／10周期
で１／10区間のゲートパルスを形成する必要がある。

よって一般のＮ倍速再生モードでは、読出の一循周期の
Ｎ／（Ｎ＋１）周期で１／（Ｎ＋１）区間のゲートパル
スを形成する必要がある。

（ト）発明の効果よって、本発明によれば、逆転倍速再生時に連続期間の
長い音声信号を途切れることなく導出することが出来
る。

【図面の簡単な説明】

図は本発明の一実施例を示し、第１図は回路ブロツク
図、第２図は５倍速再生モードの動作説明図、第３図は
２倍速再生モードの動作説明図、第４図は１／２連続再
生モードの動作説明図、第５図は５倍の逆転再生モード
の動作説明図、第６図はメモリの書込読出タイミング説
明図を、それぞれ顕わす。（12）……メモリ、（９）……AD変換回路、（14）……
DA変換回路

Claims

【特許請求の範囲】

【請求項１】音声信号を記録して成る記録媒体を記録時
とは逆方向に走査して得られる再生音声信号をメモリに
記憶し、該メモリより記憶時とは逆方向に再生音声信号
を所定速度で読出す音声再生装置に於て、前記記録媒体の記録時の約Ｎ（但しＮは自然数）倍の速
度で逆方向再生する再生手段と、再生音声信号を再生相対速度に比例する速度でAD変換す
るAD変換手段と、このAD変換データを書込アドレスに従って書込み乍ら読
出アドレスに従って読出すメモリと、読出アドレスに従って一定の速度で読出されるAD変換デ
ータをDA変換するDA変換手段と、前記AD変換データを読出すべく一方向に変化する読出ア
ドレスを前記メモリに供給すると共に、前記読出アドレ
スのＮ倍の速度で変化するアドレス情報を前記読出アド
レスの一循周期のＮ／（Ｎ＋１）倍の周期で且つ該一循
周期の１／（Ｎ＋１）の期間にのみ書込アドレスとして
前記メモリに供給するアドレス発生手段とを、それぞれ配して成る逆転音声再生回路。