JPH0652781B2 - 電気的書込み可能な読出し専用メモリ素子の製造方法 - Google Patents

電気的書込み可能な読出し専用メモリ素子の製造方法

Info

Publication number
JPH0652781B2
JPH0652781B2 JP1826084A JP1826084A JPH0652781B2 JP H0652781 B2 JPH0652781 B2 JP H0652781B2 JP 1826084 A JP1826084 A JP 1826084A JP 1826084 A JP1826084 A JP 1826084A JP H0652781 B2 JPH0652781 B2 JP H0652781B2
Authority
JP
Japan
Prior art keywords
insulating film
metal
oxygen
memory device
silicon dioxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1826084A
Other languages
English (en)
Other versions
JPS60173870A (ja
Inventor
秀尚 田中
謹矢 加藤
力 和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP1826084A priority Critical patent/JPH0652781B2/ja
Publication of JPS60173870A publication Critical patent/JPS60173870A/ja
Publication of JPH0652781B2 publication Critical patent/JPH0652781B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B41/00Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、電気的書込み可能な読出し専用メモリ素子の
製造方法に関するものである。
(従来技術) 従来、絶縁膜の絶縁破壊による電気的書込みを行なう、
読出し専用メモリ素子では、書込みに必要な電圧を通常
の半導体回路素子に用いうる程度に低くするため、薄い
絶縁膜を用いている。通常この薄い絶縁膜には、下部電
極として用いるシリコン層表面を酸素雰囲気中での熱処
理により酸化した二酸化シリコン膜が用いられている。
この二酸化シリコン絶縁膜では、絶縁耐圧が10MV/cm程
度であり、10V前後の書き込み電圧では約10nmときわめ
て薄い膜厚とする必要がある。ところが従来の絶縁膜形
成方法では、この絶縁膜形成後に上部電極を形成するた
め、次に示す問題があり、歩留りの良い素子形成が困難
であつた。すなわち(a)絶縁膜形成後、上部電極材の堆
積を行うまでの汚染により絶縁耐圧が変動する。(b)絶
縁膜上の上部電極材堆積や電極形状の加工において、イ
オン衝撃を利用した方法、たとえば堆積ではスパツタ
法、加工には反応性イオンエツチング法等を用いると、
上部電極の帯電により絶縁膜が絶縁破壊を起こす欠点を
伴つていた。
(発明の目的) 本発明はこれらの欠点を除去するために提案されたもの
で、上部電極の形状加工後、上部電極と下部電極の界面
での反応によつて絶縁膜を形成することを特徴とし、そ
の目的は、絶縁膜の破壊を生ずることなく歩留まり良
く、電気的書込み可能な読出し専用メモリ素子を形成す
ることにある。
(発明の構成) 上記の目的を達成するため、本発明は二酸化シリコン絶
縁膜を2個の電極ではさんだ構造を有し、かつ該二酸化
シリコン絶縁膜の絶縁破壊により電気的書込みを行なう
読出し専用メモリ素子の製造工程において、前記電極の
一つとしてシリコン層を設け、他の電極として該シリコ
ン層に接して酸素を含有する金属層を形成する工程と、
該電極上に該金属に対して還元性のガス種を透過し、か
つ該金属から発生する酸素の透過を抑制する膜を堆積す
る工程と、該還元性ガス種を含む雰囲気中の熱処理によ
り、前記両電極の界面に二酸化シリコン絶縁膜を生成す
る工程とを含むことを特徴とする電気的書込み可能な読
出し専用メモリ素子の製造方法を発明の要旨とするもの
である。
次に本発明の実施例を添付図面について説明する。なお
実施例は一つの例示であつて、本発明の精神を逸脱しな
い範囲で、種々の変更あるいは改良を行いうることは言
うまでもない。
本発明はシリコンと酸素を含む金属との接合界面におい
て、還元性雰囲気中熱処理により、該界面に二酸化シリ
コン絶縁膜が生成される反応を利用する。この反応を利
用すれば電気的書込みを行なうべき絶縁膜の形成を、電
極形成後に実施することができ、絶縁膜の表面汚染、電
極加工時の破壊を回避することができる。
本発明は以下の原理に基づく。一般にシリコンと酸素の
親和力は金属と酸素の親和力より強く、二酸化シリコン
を形成しやすい。いまシリコンに酸素を含む金属が接し
ているとすれば、常温では変化しないが、高温に曝され
るとシリコンの酸化が起こり始め、さらに金属自体の再
結晶等や、金属中の酸素の拡散係数の増大により、酸素
がシリコンに結びつく確率が増加する。特に還元性雰囲
気中の熱処理により、金属中の酸素の遊離が促進され、
かつ金属上の膜により酸素の放出が抑制される条件で二
酸化シリコンの成長が加速され絶縁膜が形成される。
以上の原理から、本発明の製造方法では次の要件を満足
する必要がある。まず金属の種類であるが、二酸化シリ
コン形成熱処理の温度(800〜1100゜C)において金属酸
化物とシリコンの反応における自由エネルギーの変化が
負であることが、上記反応を起こさせるための基本要件
である。また熱処理の温度に耐え、変形等を起こさない
金属が必要である。さらに酸素を含有し得てなおかつ比
抵抗の小さい金属を選ぶ必要がある。これらの要件を満
足する金属としては、モリブデン,タングステン,クロ
ム,バナジウム,ニオブ,タンタルあるいはこれらの合
金が挙げられる。特にモリブデン,タングステンは電極
としての比抵抗が小であり、耐熱性に優れ、かつ二酸化
シリコン形成反応が効率的に行われるため、本発明の製
造法に適している。
一方、前述のように二酸化シリコン絶縁膜形成には金属
中の酸素が使われるため、絶縁膜形成の再現性を良くす
るためには熱処理条件などと共に金属中酸素量の制御も
重要な要件となる。金属中に酸素を含有させる方法とし
ては、微量酸素中での蒸着法、化学的気相成長法、ある
いは酸素を含有するガス雰囲気中でのスパツタ法が可能
であるが、特にスパツタ法でガス分圧調整により金属中
酸素量を広く変化させることができ、しかも再現性よく
制御しうることが見出された。たとえば金属の種類にも
依存するが、スパツタ時の酸素分圧を0〜0.2Paと変化
させることにより、金属中酸素量を40at%の範囲まで調
整でき、二酸化シリコン絶縁膜形成に十分な酸素量を含
有させることができた。
還元性ガス種としては、例えば物質中の透過性が優れた
水素が適しているが、原理的にこれに限定されるもので
はない。本発明に述べた方法において、水素を含む還元
性雰囲気中の熱処理で形成する二酸化シリコン絶縁膜
は、金属中酸素濃度、熱処理温度、熱処理雰囲気の水素
含有量により膜厚が制御され、6nm〜50nm程度の膜厚は
容易に再現性良く形成できる。また絶縁耐圧は12MV/cm
程度の良好な値となり絶縁膜として優れた特性を有する
ことが示される。
次に本発明の製造方法の詳細をモリブデンを金属電極と
して用いた実施例により説明する。
(実施例) 第1図は電気的書込み可能な読出し専用メモリ素子の製
造方法を工程順に示す。まず(A)に示すように比抵抗3
〜5Ωcmの(100)面N型シリコン基板1の表面に、水蒸
気酸化法により約400nmのフイールド酸化膜2を形成
し、フオトエツチング処理により、開口部を形成した。
この開口部にボロンイオンを1×1015個/cm2打込み、
窒素中1000゜C20分の熱処理により活性化させ、下部電極
となる低抵抗層3を形成した。
次いで(B)に示すように酸素を含むモリブデン4を約600
nm堆積した。酸素を含むモリブデンは、アルゴンに酸素
を約10%,分圧で約0.13Pa混合したガス中での反応性ス
パツタ法により堆積した。モリブデン中には約30at.%
の酸素が含まれるが、比抵抗は約3×10-5Ωcmとなり、
電極配線として使用可能であつた。次にCCl2F2と酸素
を混合したガスによる反応性イオンエツチングを用いて
モリブデン上部電極の形状加工を行なつた。
さらに(C)に示すように水素を透過し、かつ酸素の電極
表面からの放出を抑制するため、二酸化シリコン膜5を
スパツタ法により堆積した。
次いで(D)に示すように水素を10%含む窒素中で900゜C30
分の熱処理を行い、上部電極である酸素含有モリブデン
4と下部電極である低抵抗層3との界面に約10nmの二酸
化シリコン絶縁膜6を形成し、電気的書込み可能な読出
し専用メモリ素子を製造した。この場合二酸化シリコン
絶縁膜6は主として低抵抗層3上に形成されるが、一部
は酸素含有モリブデン4の内にも侵入する。
この実施例により製造した電気的書込み可能な読出し専
用メモリ素子は18Vの書き込み電圧をかけ、5mA以上の
書込み電流を流すことにより、10MΩ以上の高抵抗状態
を1KΩ程度の低抵抗状態にでき、実用的な電圧電流領
域で書込みを行うことができた。また耐圧分布は平均12
MV/cmに対して分散が約1MV/cmに収束していた。さら
に書込み以前の素子形成工程で破壊されててた素子数を
単位面積当りの二酸化シリコン絶縁膜の欠陥数に換算す
ると約50個/cm2となり、上部電極加工等による絶縁破
壊の少ない電気的書込み可能な読出し専用メモリの形成
が可能であつた。
なお上記の実施例において酸素を含むモリブデンのかわ
りに酸素を含むタングステンを用い、水素を30%含む窒
素中900゜C15分の熱処理を行うことにより、同様の素子
が形成でき、この場合には電極の比抵抗が、約7×10-5
Ωcmとなつた。
また上記の実施例において下部電極はシリコン単結晶基
板としたが、多結晶シリコンを用いても同様に本メモリ
素子を形成できる。さらに多結晶シリコンを一方の電極
にした場合、絶縁基板上の金属電極を下部電極とし、多
結晶シリコンを上部電極とする構造にしてもよいことは
自明である。
(発明の効果) 以上説明したように、本発明によれば薄い二酸化シリコ
ン絶縁膜形成前に上部電極の加工を終了しているため、
二酸化シリコン絶縁膜表面が大気に曝されず絶縁耐圧の
劣化を防ぐことができる。また上部電極形成時の帯電に
よる絶縁破壊を生ずることがなく、歩留まりよく電気的
書込み可能な読出し専用メモリ素子を形成できる利点が
ある。
なお本発明によれば、二酸化シリコン絶縁膜の膜厚が所
望の厚さとなるまで、検査用の素子で特性を評価しなが
ら、還元性雰囲気中でくり返し熱処理を行うことが可能
であり、絶縁耐圧特性の制御がしやすい利点がある。
【図面の簡単な説明】
第1図は本発明の電気的書込み可能な読出し専用メモリ
素子の製造方法を工程順に示したものである。 1……シリコン基板、2……フイールド酸化膜、3……
下部電極低抵抗層、4……酸素含有モリブデン、5……
二酸化シリコン膜、6……二酸化シリコン絶縁膜

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】二酸化シリコン絶縁膜を2個の電極ではさ
    んだ構造を有し、かつ該二酸化シリコン絶縁膜の絶縁破
    壊により電気的書込みを行なう読出し専用メモリ素子の
    製造工程において、前記電極の一つとしてシリコン層を
    設け、他の電極として該シリコン層に接して酸素を含有
    する金属層を形成する工程と、該電極上に該金属に対し
    て還元性のガス種を透過し、かつ該金属から発生する酸
    素の透過を抑制する膜を堆積する工程と、該還元性ガス
    種を含む雰囲気中の熱処理により、前記両電極の界面に
    二酸化シリコン絶縁膜を生成する工程とを含むことを特
    徴とする電気的書込み可能な読出し専用メモリ素子の製
    造方法。
  2. 【請求項2】特許請求の範囲第1項に記載した金属層と
    して、モリブデン,タングステン,クロム,バナジウ
    ム,ニオブ,タンタルのいずれか、あるいはこれらの合
    金を用いることを特徴とする電気的書込み可能な読出し
    専用メモリ素子の製造方法。
  3. 【請求項3】特許請求の範囲第1項に記載した酸素を含
    有する金属層の形成方法として、酸素を含有するガス雰
    囲気中でスパツタ法により形成することを特徴とする電
    気的書込み可能な読出し専用メモリ素子の製造方法。
JP1826084A 1984-02-06 1984-02-06 電気的書込み可能な読出し専用メモリ素子の製造方法 Expired - Lifetime JPH0652781B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1826084A JPH0652781B2 (ja) 1984-02-06 1984-02-06 電気的書込み可能な読出し専用メモリ素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1826084A JPH0652781B2 (ja) 1984-02-06 1984-02-06 電気的書込み可能な読出し専用メモリ素子の製造方法

Publications (2)

Publication Number Publication Date
JPS60173870A JPS60173870A (ja) 1985-09-07
JPH0652781B2 true JPH0652781B2 (ja) 1994-07-06

Family

ID=11966704

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1826084A Expired - Lifetime JPH0652781B2 (ja) 1984-02-06 1984-02-06 電気的書込み可能な読出し専用メモリ素子の製造方法

Country Status (1)

Country Link
JP (1) JPH0652781B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62128556A (ja) * 1985-11-29 1987-06-10 Fujitsu Ltd 半導体装置

Also Published As

Publication number Publication date
JPS60173870A (ja) 1985-09-07

Similar Documents

Publication Publication Date Title
US3106489A (en) Semiconductor device fabrication
KR20020050082A (ko) 강유전성 메모리 집적 회로용 고품질 pzt막의 제조 방법
JPS58220457A (ja) 誘電体材料の形成方法
JPS623976B2 (ja)
US4471004A (en) Method of forming refractory metal conductors of low resistivity
JPH0652781B2 (ja) 電気的書込み可能な読出し専用メモリ素子の製造方法
JPS6193670A (ja) 金属ゲ−トと被覆されたソ−ス/ドレインとを有するmos−vlsi半導体デバイスの作製方法
JPS60116167A (ja) 半導体記憶装置及びその製造方法
JPH0763060B2 (ja) 半導体装置の製造方法
JPH0322694B2 (ja)
JPS6012737A (ja) 窒化シリコン膜の製造方法
JPH03123845A (ja) ガスセンサ
JP2579680B2 (ja) シリコンウェハの熱処理方法
JPS60160155A (ja) 半導体装置の製造方法
JP2669611B2 (ja) 半導体装置の製造方法
JP2000182803A (ja) 薄膜抵抗器およびその製造方法
JPH02288361A (ja) 半導体装置
JPS60734A (ja) 半導体装置とその製造方法
JP3336772B2 (ja) 多結晶半導体パターン上の絶縁膜の形成方法とこれを用いた半導体装置の製法
JPS584973A (ja) 半導体装置用電極
JPS58169977A (ja) 薄膜トランジスタの製造方法
JPS60147136A (ja) 半導体装置用電極・配線
JPS61137317A (ja) 半導体装置用電極材料
JPS5935475A (ja) 半導体装置の製造方法
CN114807859A (zh) 一种高电阻温度系数铂薄膜及其制备方法