JPH0644700B2 - 波形等化回路 - Google Patents
波形等化回路Info
- Publication number
- JPH0644700B2 JPH0644700B2 JP61115511A JP11551186A JPH0644700B2 JP H0644700 B2 JPH0644700 B2 JP H0644700B2 JP 61115511 A JP61115511 A JP 61115511A JP 11551186 A JP11551186 A JP 11551186A JP H0644700 B2 JPH0644700 B2 JP H0644700B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- differential amplifier
- delay line
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
- G11B5/027—Analogue recording
- G11B5/035—Equalising
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Digital Magnetic Recording (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明はヘッド等によって読み出された記録装置の読
出し信号を波形整形し、読出しデータの信頼性を向上さ
せる波形等化回路に関する。
出し信号を波形整形し、読出しデータの信頼性を向上さ
せる波形等化回路に関する。
磁気ディスク装置において適正な記録密度以上に情報を
記録する場合、読出し信号波形の干渉により電圧レベル
低下やパターンピークシフトが発生し、信号検出の正確
性や信頼性が低下することがある。このため読出し回路
に波形等化回路を適用し読出し波形の半値幅を狭くして
波形間の相互干渉を少くして、前記電圧レベル低下及び
パターンピークシフトを軽減させる手段が用いられてい
る。
記録する場合、読出し信号波形の干渉により電圧レベル
低下やパターンピークシフトが発生し、信号検出の正確
性や信頼性が低下することがある。このため読出し回路
に波形等化回路を適用し読出し波形の半値幅を狭くして
波形間の相互干渉を少くして、前記電圧レベル低下及び
パターンピークシフトを軽減させる手段が用いられてい
る。
第３図は例えば、５１年度電子通信学会、全国大会、論
文集２０１「磁気記録における再生波形修正」の中で詳
述されている遅延線を用いた従来の波形等化回路の一実
施例である。図において１は入力インピーダンスが非常
に大きな差動増幅器、２は遅延量τ，特性インピーダン
スＲｏを持つ遅延線、３は磁気ヘッドの読出し信号を等
価的に表わした信号源、４は第１，第２，第３の抵抗Ｒ
ａ，Ｒｂ，Ｒｃによって構成される抵抗回路である。
文集２０１「磁気記録における再生波形修正」の中で詳
述されている遅延線を用いた従来の波形等化回路の一実
施例である。図において１は入力インピーダンスが非常
に大きな差動増幅器、２は遅延量τ，特性インピーダン
スＲｏを持つ遅延線、３は磁気ヘッドの読出し信号を等
価的に表わした信号源、４は第１，第２，第３の抵抗Ｒ
ａ，Ｒｂ，Ｒｃによって構成される抵抗回路である。
ここで、第１，第２，第３の抵抗Ｒａ，Ｒｂ，Ｒｃは、
減衰率Ｋを決定する働きと上記遅延線２の特性インピー
ダンスＲｏに整合させる働きを併せ持つ。
減衰率Ｋを決定する働きと上記遅延線２の特性インピー
ダンスＲｏに整合させる働きを併せ持つ。
次に動作について説明する。
信号源３より孤立波Ｅ（ｔ）が波形等化回路に入力され
た場合を考える。このとき一般にＥ（ｔ）は、逆正接関
数の微分形として次のように表わされる。
た場合を考える。このとき一般にＥ（ｔ）は、逆正接関
数の微分形として次のように表わされる。
ここで、Ｗ５０を半値幅、すなわち孤立波信号の電圧ピ
ーク値の５０％の電圧を持つ点の時間幅を示している。
この信号Ｅ（ｔ）が入力された場合、遅延線２の整合端
ａには次のような電圧Ｅａ（ｔ）が発生する。
ーク値の５０％の電圧を持つ点の時間幅を示している。
この信号Ｅ（ｔ）が入力された場合、遅延線２の整合端
ａには次のような電圧Ｅａ（ｔ）が発生する。
この電圧Ｅａ（ｔ）は第２，第３の抵抗ＲｂとＲｃによ
り分圧され、差動増幅器１の負入力端ｂには なる電圧Ｅｂ（ｔ）が印加される。
り分圧され、差動増幅器１の負入力端ｂには なる電圧Ｅｂ（ｔ）が印加される。
一方遅延線２の反射端ｃは特性インピーダンスＲｏで整
合されておらず、つまり開放端になっており、この場合
整合端ａより入力された信号は遅延時間τだけ遅れて反
射端ｃで全反射し、その時反射端ｃには整合端ａより入
力された信号電圧の２倍の電圧が発生する。信号源３よ
りＥ（ｔ）を入力した場合、反射端ｃすなわち差動増幅
器１の正入力端には で表わされる電圧Ｅｃ（ｔ）が印加される。
合されておらず、つまり開放端になっており、この場合
整合端ａより入力された信号は遅延時間τだけ遅れて反
射端ｃで全反射し、その時反射端ｃには整合端ａより入
力された信号電圧の２倍の電圧が発生する。信号源３よ
りＥ（ｔ）を入力した場合、反射端ｃすなわち差動増幅
器１の正入力端には で表わされる電圧Ｅｃ（ｔ）が印加される。
従って差動増幅器１の出力端ｄには差動増幅器１の利得
をＧｏとしたとき、次のような出力電圧Ｅｄ（ｔ）が得
られる。
をＧｏとしたとき、次のような出力電圧Ｅｄ（ｔ）が得
られる。
ここで とすると式（６）は Ed(t1−τ)＝G〔E(t1)−K｛E(t１＋τ)＋E(t１ −τ)｝〕………………（１０） となる。式（１０）はこの波形等化回路の出力信号を表
わしており、これよりこの波形等化回路は原信号Ｅ
（ｔ）と、原信号から時間τだけ遅れた信号Ｅ（ｔ−
τ）と進んだ信号Ｅ（ｔ＋τ）の和を減衰率Ｋ倍した信
号との差をＧ倍した信号を出力することになる。この波
形等化による効果を示したのが第４図である。第４図に
おいてイは半値幅Ｗ５０なる入力孤立波形、ロはそれに
対し時間τだけ進めて減衰率Ｋ倍した信号、ハは時間τ
だけ遅らせて減衰率Ｋ倍した信号を示す。ニは波形等化
後の孤立波形すなわち信号イ，ロ，ハとの差を示したも
のであり、図のように等化後の半値幅は等化前に比べ狭
くなる。
わしており、これよりこの波形等化回路は原信号Ｅ
（ｔ）と、原信号から時間τだけ遅れた信号Ｅ（ｔ−
τ）と進んだ信号Ｅ（ｔ＋τ）の和を減衰率Ｋ倍した信
号との差をＧ倍した信号を出力することになる。この波
形等化による効果を示したのが第４図である。第４図に
おいてイは半値幅Ｗ５０なる入力孤立波形、ロはそれに
対し時間τだけ進めて減衰率Ｋ倍した信号、ハは時間τ
だけ遅らせて減衰率Ｋ倍した信号を示す。ニは波形等化
後の孤立波形すなわち信号イ，ロ，ハとの差を示したも
のであり、図のように等化後の半値幅は等化前に比べ狭
くなる。
上記の一例は主として例えばフェライト磁気ヘッドなど
から得られる第４図で示されるような左右対称な孤立波
の場合に適用され、効果的に半値幅を減少させることが
できる。しかし薄膜ヘッドなどより得られる左右非対称
な孤立波、例えば第５図イで示した後縁にアンダーシュ
ートのある孤立波を持つ場合は、上記の例に示す従来の
波形等化回路では、原信号イに対し時間τだけ進めた信
号ロの減衰率と遅らせた信号ハの減衰率が等しいため等
化後の孤立波形ニの半値幅を十分狭くしようとした場合
には、孤立波形ニの前縁あるいは後縁のアンダーシュー
トが増大し、ピーク検出時に擬似ピークとして誤まって
検出することがある。
から得られる第４図で示されるような左右対称な孤立波
の場合に適用され、効果的に半値幅を減少させることが
できる。しかし薄膜ヘッドなどより得られる左右非対称
な孤立波、例えば第５図イで示した後縁にアンダーシュ
ートのある孤立波を持つ場合は、上記の例に示す従来の
波形等化回路では、原信号イに対し時間τだけ進めた信
号ロの減衰率と遅らせた信号ハの減衰率が等しいため等
化後の孤立波形ニの半値幅を十分狭くしようとした場合
には、孤立波形ニの前縁あるいは後縁のアンダーシュー
トが増大し、ピーク検出時に擬似ピークとして誤まって
検出することがある。
従って第６図イで示したような孤立波のように後縁にア
ンダーシュートがある場合、第７図に示す波形等化回路
を用いる。すなわち遅延線２の反射端ｃに終端抵抗ＲＬ
を入れるのである。このことにより信号源３がＥ（ｔ）
なる電圧を発生したとき遅延線２の反射端ｃで発生する
電圧Ｅｃ（ｔ）は また整合端ａでは入力された信号と反射端ｃで反射して
きた信号の合成となるため整合端ａに発生する電圧Ｅａ
（ｔ）は、 となる。このＥａ（ｔ）は抵抗ＲｂとＲｃで分圧され なる電圧Ｅｂ（ｔ）が差動増幅器１の負入力端ｂに印加
される。そこで差動増幅器１の出力端ｄには差動増幅器
１の利得をＧｏとしたときに なる電圧Ｅｄ（ｔ）が発生する。ここで とおくと式（１４）は Ｅｄ（ｔ１＋τ）＝Ｇ｛Ｅ（ｔ１）−Ｋ１Ｅ（ｔ１＋τ）−Ｋ２Ｅ （ｔ１−τ）｝………………（１９） と表わされる。つまりこの第７図に示す波形等化回路は
原信号Ｅ（ｔ）と原信号から時間τだけ進んだ信号Ｅ
（ｔ＋τ）をＫ１倍した信号と時間τだけ遅らせた信号
Ｅ（ｔ−τ）をＫ２倍した信号の和の信号との差をＧ倍
した信号を出力することになり、このときＫ２はＫ１よ
り小さくなっている。第６図は第２の例の波形等化回路
４による効果を示したもので、イは左右非対称な孤立波
であり、ロはそれに対し時間τだけ進めＫ１倍した信
号、ハは時間τだけ遅らせＫ２倍した信号であり、ニは
等化後の孤立波である。ここでＫ２を小さくしているた
め、等化後の孤立波二の後縁のアンダーシュートの増大
を抑えたまま、半値幅を効果的に狭くできる。
ンダーシュートがある場合、第７図に示す波形等化回路
を用いる。すなわち遅延線２の反射端ｃに終端抵抗ＲＬ
を入れるのである。このことにより信号源３がＥ（ｔ）
なる電圧を発生したとき遅延線２の反射端ｃで発生する
電圧Ｅｃ（ｔ）は また整合端ａでは入力された信号と反射端ｃで反射して
きた信号の合成となるため整合端ａに発生する電圧Ｅａ
（ｔ）は、 となる。このＥａ（ｔ）は抵抗ＲｂとＲｃで分圧され なる電圧Ｅｂ（ｔ）が差動増幅器１の負入力端ｂに印加
される。そこで差動増幅器１の出力端ｄには差動増幅器
１の利得をＧｏとしたときに なる電圧Ｅｄ（ｔ）が発生する。ここで とおくと式（１４）は Ｅｄ（ｔ１＋τ）＝Ｇ｛Ｅ（ｔ１）−Ｋ１Ｅ（ｔ１＋τ）−Ｋ２Ｅ （ｔ１−τ）｝………………（１９） と表わされる。つまりこの第７図に示す波形等化回路は
原信号Ｅ（ｔ）と原信号から時間τだけ進んだ信号Ｅ
（ｔ＋τ）をＫ１倍した信号と時間τだけ遅らせた信号
Ｅ（ｔ−τ）をＫ２倍した信号の和の信号との差をＧ倍
した信号を出力することになり、このときＫ２はＫ１よ
り小さくなっている。第６図は第２の例の波形等化回路
４による効果を示したもので、イは左右非対称な孤立波
であり、ロはそれに対し時間τだけ進めＫ１倍した信
号、ハは時間τだけ遅らせＫ２倍した信号であり、ニは
等化後の孤立波である。ここでＫ２を小さくしているた
め、等化後の孤立波二の後縁のアンダーシュートの増大
を抑えたまま、半値幅を効果的に狭くできる。
第８図は逆に前縁にアンダーシュートのある波形を例に
とった場合で、このときは第３図に示す波形等化回路で
も第７図に示す波形等化回路の適用でも前縁のアンダー
シュートが増大し、ピーク検出時に擬似ピークとして誤
まって検出する恐れがあり、また前縁のアンダーシュー
トの増大を抑えようとすると半値幅を十分小さくするこ
とができない。
とった場合で、このときは第３図に示す波形等化回路で
も第７図に示す波形等化回路の適用でも前縁のアンダー
シュートが増大し、ピーク検出時に擬似ピークとして誤
まって検出する恐れがあり、また前縁のアンダーシュー
トの増大を抑えようとすると半値幅を十分小さくするこ
とができない。
従来の等化回路は以上のように構成されているので読出
し孤立波の前縁にアンダーシュートがある場合などには
イのアンダーシュートを増大させてしまうため、半値幅
の狭小化の効果が得られたとしても、擬似ピークの検出
という別の問題が発生する。
し孤立波の前縁にアンダーシュートがある場合などには
イのアンダーシュートを増大させてしまうため、半値幅
の狭小化の効果が得られたとしても、擬似ピークの検出
という別の問題が発生する。
この発明は上記のような問題点を解消するためになされ
たもので、前縁にアンダーシュートがある場合でも、孤
立波の半値幅を狭くし波形干渉を減少させることによ
り、ピークシフトを改善する効果を持つ波形等化回路を
得ることにある。
たもので、前縁にアンダーシュートがある場合でも、孤
立波の半値幅を狭くし波形干渉を減少させることによ
り、ピークシフトを改善する効果を持つ波形等化回路を
得ることにある。
この発明にかかる波形等化回路は、ヘッドの反転読出し
信号を生成して差動増幅器１の反転入力側に印加するた
めの反転信号印加回路３１と、ヘッドの読出し信号の出
力端と遅延線２との間に接続される第１の抵抗Ｒａと，
第１の抵抗と遅延線との間に一端が接続されるとともに
他端が差動増幅器の反転入力側に接続される第２の抵抗
Ｒｂと，一端が第２の抵抗の他端に接続されるとともに
他端が反転信号印加回路の出力端に接続される第３の抵
抗Ｒｃとから成り、第１〜３の各抵抗の値は、Ｒｏの値
を遅延線の特性インピーダンスとして、Ｒｏ＝Ｒａ（Ｒ
ｂ＋Ｒｃ）／Ｒａ＋Ｒｂ＋Ｒｃを満足する値に設定され
て成る抵抗回路４とを備えたことを特徴とするものであ
る。
信号を生成して差動増幅器１の反転入力側に印加するた
めの反転信号印加回路３１と、ヘッドの読出し信号の出
力端と遅延線２との間に接続される第１の抵抗Ｒａと，
第１の抵抗と遅延線との間に一端が接続されるとともに
他端が差動増幅器の反転入力側に接続される第２の抵抗
Ｒｂと，一端が第２の抵抗の他端に接続されるとともに
他端が反転信号印加回路の出力端に接続される第３の抵
抗Ｒｃとから成り、第１〜３の各抵抗の値は、Ｒｏの値
を遅延線の特性インピーダンスとして、Ｒｏ＝Ｒａ（Ｒ
ｂ＋Ｒｃ）／Ｒａ＋Ｒｂ＋Ｒｃを満足する値に設定され
て成る抵抗回路４とを備えたことを特徴とするものであ
る。
この発明にかかる反転信号印加回路３１は位相反転した
読出し信号を抵抗回路４を介して差動増幅器に印加す
る。
読出し信号を抵抗回路４を介して差動増幅器に印加す
る。
以下この発明の一実施例を図について説明する。
第１図は本発明の一実施例を示す構成図で、図において
３１は読出し信号を位相反転し、位相反転した読出し信
号を抵抗回路を介して差動増幅器に印加する反転信号印
加回路である。
３１は読出し信号を位相反転し、位相反転した読出し信
号を抵抗回路を介して差動増幅器に印加する反転信号印
加回路である。
なお従来の技術と同一の構成要素については同一番号を
付してその説明を省略する。
付してその説明を省略する。
ここで反転信号印加回路３１は第３の抵抗Ｒｃを介して
差動増幅器１の負入力端子に位相反転させた読出し信号
を印加している。
差動増幅器１の負入力端子に位相反転させた読出し信号
を印加している。
次に動作について説明する。
まず遅延線２は整合端ａでその特性インピーダンスＲｏ
に対して整合されている。したがって特性インピーダン
スＲｏと第１，第２，第３の抵抗Ｒａ，Ｒｂ及びＲｃと
の関係は次のように表わされる。
に対して整合されている。したがって特性インピーダン
スＲｏと第１，第２，第３の抵抗Ｒａ，Ｒｂ及びＲｃと
の関係は次のように表わされる。
次に信号源３及び反転信号印加回路３１の信号源からそ
れぞれＥ（ｔ），−Ｅ（ｔ）なる信号が波形等化回路の
入力端Ａ及びＢに入力された場合を考える。このとき上
記両者の信号は互いに位相反転した差動信号として発生
している。このとき遅延線２の整合端ａに入力される電
圧Ｅａ（ｔ）は となる。一方差動増幅器１の負入力端ｂに入力される電
圧Ｅｂ（ｔ）は と表わされる。
れぞれＥ（ｔ），−Ｅ（ｔ）なる信号が波形等化回路の
入力端Ａ及びＢに入力された場合を考える。このとき上
記両者の信号は互いに位相反転した差動信号として発生
している。このとき遅延線２の整合端ａに入力される電
圧Ｅａ（ｔ）は となる。一方差動増幅器１の負入力端ｂに入力される電
圧Ｅｂ（ｔ）は と表わされる。
さらに遅延線２の反射端ｂでは整合されていないため整
合端ａより入力された信号は遅延時間τだけ遅れて全反
射する。この時反射端ｃでは整合端ａより入力された信
号Ｅａ（ｔ）の２倍の電圧、この場合 が発生する。ここで式（２２），（２３）を簡単にする
ために、 とおくと、式（２２），式（２３）は となる。
合端ａより入力された信号は遅延時間τだけ遅れて全反
射する。この時反射端ｃでは整合端ａより入力された信
号Ｅａ（ｔ）の２倍の電圧、この場合 が発生する。ここで式（２２），（２３）を簡単にする
ために、 とおくと、式（２２），式（２３）は となる。
従って差動増幅器１の出力端ｄには次の出力信号Ｅｄ
（ｔ）が得られる。
（ｔ）が得られる。
ここでＧｏは差動増幅器１の利得である。
次に、減衰率Ｋ１，とＫ２を とおき、さらに ｔ１＝ｔ−τ……………（３０） Ｇ＝２Ｇｏ・Ａ……………（３１） とおくと出力信号Ｅｄ（ｔ）は Ｅｄ（ｔ１＋τ）＝Ｇ｛Ｅ（ｔ１）−Ｋ１Ｅ（ｔ１＋τ）−Ｋ２Ｅ （ｔ１−τ）｝……………（３２） となる。式（３１）は第１図の例における波形等化回路
４の出力信号を表わしており、これは原信号から時間τ
だけ進めた信号を、減衰率Ｋ１倍した信号と原信号から
時間τだけ遅らせた信号を減衰率Ｋ２倍した信号を足し
合わせ、これを原信号から差し引くことにより得られる
信号に相当する。
４の出力信号を表わしており、これは原信号から時間τ
だけ進めた信号を、減衰率Ｋ１倍した信号と原信号から
時間τだけ遅らせた信号を減衰率Ｋ２倍した信号を足し
合わせ、これを原信号から差し引くことにより得られる
信号に相当する。
この波形等化回路の各部に得られる信号波形を示したの
が第２図であり、イは波形等化回路の入力端Ａ及びＢに
入力される前縁にアンダーシュートのある半値幅Ｗ５０
なる孤立波であり、ロは原信号イを時間τだけ進め減衰
率Ｋ１倍した信号、ハは原信号イを時間τだけ遅らせ減
衰率Ｋ２倍した信号、ニは差動増幅器１の出力端ｄに得
られる波形等化後の孤立波である。
が第２図であり、イは波形等化回路の入力端Ａ及びＢに
入力される前縁にアンダーシュートのある半値幅Ｗ５０
なる孤立波であり、ロは原信号イを時間τだけ進め減衰
率Ｋ１倍した信号、ハは原信号イを時間τだけ遅らせ減
衰率Ｋ２倍した信号、ニは差動増幅器１の出力端ｄに得
られる波形等化後の孤立波である。
この波形等化回路では減衰率Ｋ１をもう一つの減衰率Ｋ
２より小さくすることができ、このため前縁にアンダー
シュートのある第２図イに示すような孤立波に対しても
効果的に半値幅を狭小化することができる。
２より小さくすることができ、このため前縁にアンダー
シュートのある第２図イに示すような孤立波に対しても
効果的に半値幅を狭小化することができる。
なお、上記実施例では波形等化回路を構成する抵抗回路
を第１，第２，第３の抵抗Ｒａ，Ｒｂ，Ｒｃのを用いて
構成したが、これとは異なる数の抵抗を組合せて構成し
てもよい。
を第１，第２，第３の抵抗Ｒａ，Ｒｂ，Ｒｃのを用いて
構成したが、これとは異なる数の抵抗を組合せて構成し
てもよい。
また、上記実施例では半値幅Ｗ５０の狭小化の場合につ
いて説明したが、例えば減衰率Ｋ１を負にすることによ
り、アンダーシュートを除去する効果を得るために利用
することもできる。
いて説明したが、例えば減衰率Ｋ１を負にすることによ
り、アンダーシュートを除去する効果を得るために利用
することもできる。
以上のようにこの発明は、反転信号印加回路と、読出し
信号の出力端と遅延線との間に接続される第１の抵抗Ｒ
ａと，反転信号印加回路の出力端と差動増幅器の反転入
力側との間に接続される第３の抵抗Ｒｃと，第１の抵抗
と遅延線との間と差動増幅器の反転入力側とを接続する
第２の抵抗Ｒｂとから成って、第１〜３の各抵抗の値
を、遅延線の特性インピーダンスの値と、抵抗値を求め
る（積／和）式とにより設定して成る抵抗回路とを備え
ているので、反転読出し信号を簡単な抵抗回路を介して
差動増幅器の反転入力側に印加するだけの構成で、前縁
にアンダーシュートのある孤立波の半値幅を狭小化で
き、それによりピークシフトを軽減させ信頼性の高い再
生信号処理を行うことができる。
信号の出力端と遅延線との間に接続される第１の抵抗Ｒ
ａと，反転信号印加回路の出力端と差動増幅器の反転入
力側との間に接続される第３の抵抗Ｒｃと，第１の抵抗
と遅延線との間と差動増幅器の反転入力側とを接続する
第２の抵抗Ｒｂとから成って、第１〜３の各抵抗の値
を、遅延線の特性インピーダンスの値と、抵抗値を求め
る（積／和）式とにより設定して成る抵抗回路とを備え
ているので、反転読出し信号を簡単な抵抗回路を介して
差動増幅器の反転入力側に印加するだけの構成で、前縁
にアンダーシュートのある孤立波の半値幅を狭小化で
き、それによりピークシフトを軽減させ信頼性の高い再
生信号処理を行うことができる。
第１図はこの発明の一実施例による波形等化回路の構成
図、第２図はこの発明による波形等化の効果を示した
図、第３図は従来の波形等化回路の一実施例の構成図、
第４図は従来の波形等化回路の一実施例による効果を示
した図、第５図は従来の波形等化回路にアンダーシュー
トのある孤立波を入力した場合を示す図、第６図は従来
の波形等化回路の他の実施例による波形等化の効果を示
した図、第７図は従来の波形等化回路の他の実施例の構
成図、第８図は従来の波形等化回路に前縁にアンダーシ
ュートのある孤立波を入力したときの効果を示した図で
ある。 図において１は差動増幅器、２は遅延線、３は信号源、
３１は反転信号印加回路、４は抵抗回路、ａは遅延線２
の整合端、ｂは差動増幅器１の負入力端、ｃは遅延線ａ
の反射端である。 なお、図中、同一符号は同一または相当部分を示す。
図、第２図はこの発明による波形等化の効果を示した
図、第３図は従来の波形等化回路の一実施例の構成図、
第４図は従来の波形等化回路の一実施例による効果を示
した図、第５図は従来の波形等化回路にアンダーシュー
トのある孤立波を入力した場合を示す図、第６図は従来
の波形等化回路の他の実施例による波形等化の効果を示
した図、第７図は従来の波形等化回路の他の実施例の構
成図、第８図は従来の波形等化回路に前縁にアンダーシ
ュートのある孤立波を入力したときの効果を示した図で
ある。 図において１は差動増幅器、２は遅延線、３は信号源、
３１は反転信号印加回路、４は抵抗回路、ａは遅延線２
の整合端、ｂは差動増幅器１の負入力端、ｃは遅延線ａ
の反射端である。 なお、図中、同一符号は同一または相当部分を示す。
Claims (1)
- 【請求項１】ヘッドの読出し信号を抵抗回路及び遅延線
を介して差動増幅器で増幅することにより、記録媒体よ
り再生された再生信号の振幅が記録周波数の上昇に伴っ
て減少するのを補償する波形等化回路において、 上記読出し信号を位相反転して成る反転読出し信号を生
成し、この反転読出し信号を上記差動増幅器の反転入力
側に印加するための反転信号印加回路と、 上記読出し信号の出力端と上記遅延線との間に接続され
る第１の抵抗Ｒａと，この第１の抵抗と上記遅延線との
間に一端が接続されるとともに他端が上記差動増幅器の
反転入力側に接続される第２の抵抗Ｒｂと，一端が上記
第２の抵抗の他端に接続されるとともに他端が上記反転
信号印加回路の出力端に接続される第３の抵抗Ｒｃとか
ら成るもので、上記第１〜３の各抵抗の値は、Ｒｏの値
を上記遅延線の特性インピーダンスとして、Ｒｏ＝Ｒａ
（Ｒｂ＋Ｒｃ）／Ｒａ＋Ｒｂ＋Ｒｃを満足する値に設定
されて成る抵抗回路とを備え、 上記反転信号印加回路からの反転読出し信号を上記第３
の抵抗を介して上記差動増幅器の反転入力側に印加する
ようにしたことを特徴とする波形等化回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61115511A JPH0644700B2 (ja) | 1986-05-20 | 1986-05-20 | 波形等化回路 |
| US06/944,935 US4757395A (en) | 1986-05-20 | 1986-12-22 | Waveform equalizing circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61115511A JPH0644700B2 (ja) | 1986-05-20 | 1986-05-20 | 波形等化回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62283711A JPS62283711A (ja) | 1987-12-09 |
| JPH0644700B2 true JPH0644700B2 (ja) | 1994-06-08 |
Family
ID=14664331
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61115511A Expired - Lifetime JPH0644700B2 (ja) | 1986-05-20 | 1986-05-20 | 波形等化回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4757395A (ja) |
| JP (1) | JPH0644700B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5068753A (en) * | 1988-03-16 | 1991-11-26 | Fujitsu Limited | Data reproducing circuit for memory system having an equalizer generating two different equalizing signals used for data reproduction |
| DE69227309T2 (de) * | 1992-01-10 | 1999-03-11 | Fujitsu Ltd | Schaltung zur entzerrung der wellenform eines signals das von einem dünnfilm-magnetkopf wiedergegeben wird |
| US5424881A (en) * | 1993-02-01 | 1995-06-13 | Cirrus Logic, Inc. | Synchronous read channel |
| EP0693213A1 (en) * | 1993-04-06 | 1996-01-24 | Cirrus Logic, Inc. | Spectral smoothing filter |
| US6141169A (en) * | 1997-10-23 | 2000-10-31 | Cirrus Logic, Inc. | System and method for control of low frequency input levels to an amplifier and compensation of input offsets of the amplifier |
| JP4014740B2 (ja) * | 1998-11-09 | 2007-11-28 | 日本テキサス・インスツルメンツ株式会社 | 増幅回路 |
| JP5220974B2 (ja) * | 1999-10-14 | 2013-06-26 | ブルアーク ユーケー リミテッド | ハードウェア実行又はオペレーティングシステム機能の加速のための装置及び方法 |
| US6356113B1 (en) | 1999-12-28 | 2002-03-12 | International Business Machines Corp. | Recording channel with voltage-type write driver for use with transmission-line interconnect |
| US10862521B1 (en) * | 2019-01-30 | 2020-12-08 | Inphi Corporation | Techniques for programmable gain attenuation in wideband matching networks with enhanced bandwidth |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4264935A (en) * | 1980-04-09 | 1981-04-28 | Sperry Corporation | Balanced tapped delay line spectral shaping differentiation circuit for signal detection |
| US4633200A (en) * | 1985-01-29 | 1986-12-30 | Ampex Corporation | Voltage controlled equalizer |
-
1986
- 1986-05-20 JP JP61115511A patent/JPH0644700B2/ja not_active Expired - Lifetime
- 1986-12-22 US US06/944,935 patent/US4757395A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62283711A (ja) | 1987-12-09 |
| US4757395A (en) | 1988-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0644700B2 (ja) | 波形等化回路 | |
| US4264935A (en) | Balanced tapped delay line spectral shaping differentiation circuit for signal detection | |
| US3775759A (en) | Magnetic recording and readback systems with raised cosine equalization | |
| JP2531699B2 (ja) | 波形等化方式及び装置 | |
| JPH0130326B2 (ja) | ||
| JP2533077B2 (ja) | 波形等化回路 | |
| JPS6091708A (ja) | 波形等化回路 | |
| JP2511847B2 (ja) | 波形等化回路 | |
| JPH0328085B2 (ja) | ||
| JPS58182115A (ja) | 波形等化回路 | |
| KR940003663B1 (ko) | 디지탈 신호 재생회로 | |
| JPS6199906A (ja) | 波形等化回路 | |
| JPH0624042B2 (ja) | 波形等化回路 | |
| JPS63114423A (ja) | デ−タ復調方法 | |
| JP2690946B2 (ja) | Ｍｉｇヘッド波形再生装置 | |
| JP2675018B2 (ja) | デジタル信号の磁気記録方法 | |
| JPH0640367B2 (ja) | 垂直磁気記録再生等化方式 | |
| JPS61144918A (ja) | パルス化回路 | |
| JPS6251004A (ja) | 波形等化回路 | |
| JPS63195809A (ja) | 磁気記録装置の読出し回路 | |
| JPH0654524B2 (ja) | 磁気記録再生等化方式 | |
| JPH07320207A (ja) | データ記録方法、データ記録再生方法及びデータ記録再生装置 | |
| JPH06180807A (ja) | 波形等化回路 | |
| JPS6050673A (ja) | 信号検出回路 | |
| JPH07118048B2 (ja) | 再生波形等化回路 |