JPH06180807A - 波形等化回路 - Google Patents

Abstract

(57)【要約】 【目的】 ２ビットパターンの入力波形でもピークシフ
トの生じない再生信号波形を得ることができるディスク
装置におけるリード信号の波形等化回路。 【構成】 遅延回路２０，２２、加算器２４、減衰器２
６および減算器２８からなる従来の波形等化回路に相当
する回路１０′に対する孤立波入力の応答波形Ｇの中心
から±τ（最小磁化反転間隔）離れた時点での傾きが同
じで出力レベルが零となる波形Ｆを、遅延回路３０，３
２，３８、減算器３４，４０および比例アンプ３６で構
成される回路により求め、この波形Ｆを減算器４２によ
り応答波形Ｇから減算して最終出力波形Ｈを得るよう構
成する。 【効果】 孤立波入力に対する応答波形出力の中心から
±τの時点で、出力レベルと傾きが共に零となる波形等
化回路出力を得ることができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、磁気ディスク装置に
おけるリード信号の波形等化回路に係り、特にリード信
号の信号間干渉の影響を減少させ、データ再生マージン
を高めることができる波形等化回路に関する。

【０００２】

【従来の技術】一般に、磁気ディスク装置のリード信号
処理回路は、図２のブロック回路図で示すように構成さ
れている。図２において、参照符号１０は波形等化回路
（ＥＱ）を示し、この波形等化回路１０の働きによって
磁気ヘッド（図示しない）により再生された入力波形の
波形干渉が低減される。波形等化回路１０を通過した信
号波形は、さらに低域フィルタ（ＬＰＦ）１２によって
高域ノイズが除去された後、ピーク検出回路１４および
レベル検出回路１６に入力される。ピーク検出回路１４
は入力信号波形のピーク点でピークパルスを出力し、レ
ベル検出回路１６は入力信号波形がしきい値を越えたか
どうかの判別信号を出力する。この両検出回路１４，１
６の出力信号からデータ検出回路１８によって、磁気デ
ィスクに記録されたデータが出力パルスとして再生され
る。

【０００３】従来、この種のリード信号処理回路に使用
される波形等化回路１０としては、図３に示す回路構成
のものが知られている。図３のブロック回路図におい
て、参照符号２０，２２はそれぞれ第１および第２の遅
延回路を示し、入力波形は第１および第２の遅延回路２
０，２２を通して遅延される。この遅延された波形信号
と入力波形信号とは、加算器２４にて加算された後、減
衰器２６を通される。そして、減算器２８において第１
の遅延回路２０の出力波形から減衰器２６の出力波形を
減算するように接続構成されている。

【０００４】このように構成された従来の波形等化回路
１０に、孤立波形ａ（＝ｅ（ｔ））が入力された場合の
応答波形を図４に示す。入力波形は、第１の遅延回路２
０にてτ（最小磁化反転間隔に合わせる）だけ遅延さ
れ、波形ｂ（＝ｅ（ｔ−τ））となる。更に第２の遅延
回路２２でτだけ遅延されるので合計２τ遅延され、波
形ｃ（＝ｅ（ｔ−２τ））となり、この波形ｃ（＝ｅ
（ｔ−２τ））と元の孤立波形ａ（＝ｅ（ｔ））とが、
加算器２４で加算される。加算信号は減衰器２６でＫ倍
に減衰され、波形ｆ（＝Ｋ・ｅ（ｔ）＋Ｋ・ｅ（ｔ−２
τ）＝Ｋ・ａ＋Ｋ・ｃ＝ａ′＋ｃ′）となる。減算器２
８にて、第１の遅延回路２０によりτだけ遅延された入
力波形ｂ（＝ｅ（ｔ−τ））から減衰器２６の出力波形
ｆを減算することにより、等化回路出力として波形ｇが
得られる。このように、一般に孤立波形のピークから前
後にτだけ離れた時点での出力レベルを零にするよう
に、波形合成が行われる。

【０００５】

【発明が解決しようとする課題】しかしながら、前述し
た波形等化回路によれば、孤立波形のピークから前後に
τだけ離れた時点での出力レベルは零となるように波形
合成されてレベル的には波形干渉が除去されるが、微分
出力レベルは残る（すなわち、図４において時間軸に対
する傾きは零ではない）。このため、２ビットパターン
の入力波形の場合には、図６に示すように最終合成波形
ｇにおいてピークシフトｐが発生する。尚、図６におい
て破線の波形ｇ１およびｇ２は、それぞれ単独の磁化反
転に対する波形等化回路の出力波形である。このような
ピークシフトは、記録密度を上げるほど（すなわち、最
小磁化反転間隔を短くするほど）大きくなり、データ再
生マージンが低下するという問題点があった。

【０００６】そこで、本発明の目的は、２ビットパター
ンの入力波形の場合でも、リード信号の信号間干渉を低
減させてピークシフトのない再生信号波形を得ることが
でき、データ再生マージンを高め、従来に比べて記録密
度を上げられる波形等化回路を提供することにある。

【０００７】

【課題を解決するための手段】本発明に係る波形等化回
路は、入力信号波形を一定時間τだけ遅延させる第１お
よび第２の遅延回路と、入力信号波形を前記一定時間τ
より小さい一定時間τ′だけ遅延させる第３および第４
の遅延回路と、入力信号波形を前記一定時間τの２倍の
一定時間２τだけ遅延させる第５の遅延回路と、入力信
号波形を任意の量だけ減衰させる減衰器と、入力信号波
形を任意の量だけ増減させる比例アンプと、第１乃至第
５の加減算器とを備え、磁気ヘッドからの再生波形を入
力とする前記第３の遅延回路の出力を前記第１および第
４の遅延回路にそれぞれ入力し、前記第１の加減算器
は、一方の入力端に前記第１の遅延回路の出力が前記第
２の遅延回路を介して接続され、他方の入力端に前記第
３の遅延回路の出力を加算するよう接続し、前記第２の
加減算器は、一方の入力端に前記第１の遅延回路の出力
が接続され、他方の入力端に前記第１の加減算器の出力
を前記減衰器を介して減算するよう接続し、前記第３の
加減算器は、一方の入力端に前記第４の遅延回路の出力
が接続され、他方の入力端に前記磁気ヘッドからの再生
波形を減算するよう接続し、前記第４の加減算器は、一
方の入力端に前記第３の加減算器の出力が前記比例アン
プを介して接続され、他方の入力端に前記比例アンプ出
力を前記第５の遅延回路を介して減算するよう接続し、
前記第５の加減算器は、一方の入力端に前記第２の加減
算器の出力が接続され、他方の入力端に前記第４の加減
算器の出力を減算するよう接続して最終出力を得るよう
構成したことを特徴とする。

【０００８】

【作用】本発明に係る波形等化回路によれば、第１およ
び第２の遅延回路と、第１および第２の加減算器と、減
衰器とで構成される従来の波形等化回路の孤立波形入力
に対する応答波形出力に対して、この応答波形の中心か
ら前後にτだけ離れた時点で傾きが同じで出力レベルが
零となる波形を、第３乃至第５の遅延回路と、第３およ
び第４の加減算器と、比例アンプとで構成される回路に
より求め、この波形を第５の加減算器により前記応答波
形出力から減算するよう動作する。これにより、孤立波
形入力に対する応答波形出力の中心から±τの時点で、
出力レベルと傾きが共に零となる波形等化回路出力を得
ることができる。

【０００９】

【実施例】次に本発明に係る波形等化回路の実施例につ
き、添付図面を参照しながら以下詳細に説明する。

【００１０】図１は、本発明の一実施例を示す波形等化
回路のブロック回路図である。尚、図１において、図３
の従来例で示した回路と同一構成部分については、説明
の便宜上、同一の参照符号を付して詳細な説明を省略す
る。すなわち、本実施例において図３と異なる点は、遅
延時間がτより小さいτ′の第３および第４の遅延回路
３０，３２、遅延時間２τの第５の遅延回路３８、減算
器３４，４０，４２および比例アンプ３６が新たに追加
されている点である。磁気ヘッド（図示しない）により
再生された入力波形は、第３の遅延回路３０を介して第
４の遅延回路３２へ入力されると共に従来の波形等化回
路に相当する回路１０′内の第１の遅延回路２０へ入力
され、第４の遅延回路３２の出力は減算器３４にて第３
の遅延回路３０の入力波形と減算された後、比例アンプ
３６へ入力される。比例アンプ３６の出力は減算器４０
に入力され、減算器４０にて第５の遅延回路３８を介し
て入力された比例アンプ３６の出力信号によって減算さ
れる。さらに、減算器４２にて従来の波形等化回路に相
当する回路１０′の出力から減算器４０の出力を減算す
るよう構成される。

【００１１】このように構成された波形等化回路に、孤
立波形Ａ（＝ｅ（ｔ））が入力された場合の応答波形を
図５に示す。入力波形Ａ（＝ｅ（ｔ））は、第３の遅延
回路３０にてτ′（＜τ）だけ遅延され、波形Ｂ（＝ｅ
（ｔ−τ′））となる。波形Ｂは、図１に破線で示した
従来の波形等化回路に相当する回路１０′を通り、波形
Ｇ（＝ｅ（ｔ−τ′−τ）−Ｋ（ｅ（ｔ−τ′）＋ｅ
（ｔ−τ′−２τ））として減算器４２の一方の端子に
入力される。波形Ｂは、さらに第４の遅延回路３２で
τ′だけ遅延されるので合計２τ′遅延され、波形Ｃ
（＝ｅ（ｔ−２τ′））となり、この波形Ｃから元の孤
立波形Ａが減算器３４にて減算され、波形Ｄ（＝ｅ（ｔ
−２τ′）−ｅ（ｔ））となる。この信号波形Ｄは比例
アンプ３６でＫ′倍された後、減算器４０へ入力され、
第５の遅延回路３８を介して２τだけ遅延された波形Ｅ
（＝Ｋ′（ｅ（ｔ−２τ−２τ′）−ｅ（ｔ−２
τ）））と減算されて、波形Ｆ（＝Ｋ′（ｅ（ｔ−２
τ′）−ｅ（ｔ））−Ｋ′（ｅ（ｔ−２τ−２τ′）−
ｅ（ｔ−２τ））＝Ｄ′−Ｅ）となる。減算器４２によ
り、従来の波形等化回路に相当する回路１０′の出力波
形Ｇから減算器４０の出力波形Ｆが減算され、求める波
形Ｈが得られる。

【００１２】ここで、従来の波形等化回路に相当する回
路１０′の出力波形Ｇは、前述したように中心から前後
にτだけ離れた時点での出力レベルは零にしてあるが、
傾きは零になっていない。そこで、減算器２８の出力波
形Ｇの中心から−τだけ離れた時点での比例アンプ３６
の出力波形Ｄ′の傾きが、減算器２８の同時点での傾き
と一致するように、比例アンプ３６のゲインＫ′を設定
する。このように設定すると、第５の遅延回路３８の出
力波形Ｅは、減算器２８の出力波形Ｇの中心からτだけ
離れた時点での傾きが、同時点での減算器２８の出力波
形Ｇの傾きとちょうど逆極性の関係となる。従って、図
５に示すように本実施例における波形等化回路の最終出
力波形（減算器４２の出力波形）Ｈは、中心から±τの
時点で、出力レベルが零となるばかりでなく、傾きも零
となる。

【００１３】２ビットパターンの入力波形の場合には、
図７に示すように最終合成波形Ｈにおいて、従来の波形
等化回路１０で発生したようなピークシフトは見られな
い。尚、図７において破線の波形Ｈ１およびＨ２は、そ
れぞれ単独の磁化反転に対する本実施例による波形等化
回路の出力波形である。

【００１４】

【発明の効果】前述した実施例から明らかなように、本
発明によれば、孤立波入力を（τ′＋τ）遅延させた波
形（波形Ｂ′）を生成し、そして孤立波入力をτ′遅延
させた波形と孤立波入力を（τ′＋２τ）遅延させた波
形とを加算した後、減衰させ、さらに波形Ｂ′の中心か
ら±τ時点での出力レベルが波形Ｂ′と一致する波形
（波形Ｇ）を生成した。尚、ここでτは最小磁化反転間
隔であり、τ′はτ′＜τである。さらに、孤立波入力
を２τ′遅延させた波形から孤立波入力を減算し、一定
ゲインを掛け、波形Ｇの中心から−τ時点での傾きが波
形Ｇと一致する波形（波形Ｄ′）を生成した。波形（波
形Ｄ′）を２τ遅延させ極性反転し、波形Ｇの中心から
＋τ時点での傾きが波形Ｇと一致する波形（波形−Ｅ）
を生成し、さらに波形Ｇから波形Ｄ′と波形−Ｅとを減
算し、波形Ｇの中心から±τ時点で、出力レベルが零、
かつ、傾きが零の等化波形Ｈを生成するようにした。

【００１５】このように、孤立波入力に対して、ピーク
から±τの時点での出力レベルと傾きを零にするよう波
形合成を行う波形等化回路を構成したことにより、２ビ
ットパターンの入力波形でもピークシフトの生じない波
形等化回路出力を得ることができ、データ再生マージン
を高め、従来の波形等化回路を用いる場合に比べて磁気
ディスク装置の記録密度を向上させることができる。

【００１６】以上、本発明の好適な実施例について説明
したが、本発明は前記実施例に限定されることなく、本
発明の精神を逸脱しない範囲内において種々の設計変更
をなし得ることは勿論である。

【図面の簡単な説明】

【図１】本発明に係る波形等化回路の一実施例を示すブ
ロック回路図である。

【図２】本発明に係る波形等化回路を適用する磁気ディ
スク装置のリード信号処理回路のブロック回路図であ
る。

【図３】磁気ディスク装置のリード信号処理回路に使用
される従来の波形等化回路を示すブロック回路図であ
る。

【図４】従来の波形等化回路に孤立波形が入力された場
合の応答波形を示す出力波形図である。

【図５】本発明に係る波形等化回路に孤立波形が入力さ
れた場合の応答波形を示す出力波形図である。

【図６】従来の波形等化回路に２ビットパターンの波形
が入力された場合の応答波形を示す出力波形図である。

【図７】本発明に係る波形等化回路に２ビットパターン
の波形が入力された場合の応答波形を示す出力波形図で
ある。

【符号の説明】

１０，１０′ 波形等化回路（ＥＱ） １２ 低域フィルタ（ＬＰＦ） １４ ピーク検出回路 １６ レベル検出回路 １８ データ検出回路 ２０ 第１の遅延回路 ２２ 第２の遅延回路 ２４ 加算器 ２６ 減衰器 ２８ 減算器 ３０ 第３の遅延回路 ３２ 第４の遅延回路 ３８ 第５の遅延回路 ３４，４０，４２ 減算器 ３６ 比例アンプ τ 最小磁化反転間隔 ｐ ピークシフト

Claims (1)

【特許請求の範囲】
1. 【請求項１】 入力信号波形を一定時間τだけ遅延させ
   る第１および第２の遅延回路と、入力信号波形を前記一
   定時間τより小さい一定時間τ′だけ遅延させる第３お
   よび第４の遅延回路と、入力信号波形を前記一定時間τ
   の２倍の一定時間２τだけ遅延させる第５の遅延回路
   と、入力信号波形を任意の量だけ減衰させる減衰器と、
   入力信号波形を任意の量だけ増減させる比例アンプと、
   第１乃至第５の加減算器とを備え、 磁気ヘッドからの再生波形を入力とする前記第３の遅延
   回路の出力を前記第１および第４の遅延回路にそれぞれ
   入力し、 前記第１の加減算器は、一方の入力端に前記第１の遅延
   回路の出力が前記第２の遅延回路を介して接続され、他
   方の入力端に前記第３の遅延回路の出力を加算するよう
   接続し、 前記第２の加減算器は、一方の入力端に前記第１の遅延
   回路の出力が接続され、他方の入力端に前記第１の加減
   算器の出力を前記減衰器を介して減算するよう接続し、 前記第３の加減算器は、一方の入力端に前記第４の遅延
   回路の出力が接続され、他方の入力端に前記磁気ヘッド
   からの再生波形を減算するよう接続し、 前記第４の加減算器は、一方の入力端に前記第３の加減
   算器の出力が前記比例アンプを介して接続され、他方の
   入力端に前記比例アンプ出力を前記第５の遅延回路を介
   して減算するよう接続し、 前記第５の加減算器は、一方の入力端に前記第２の加減
   算器の出力が接続され、他方の入力端に前記第４の加減
   算器の出力を減算するよう接続して最終出力を得るよう
   構成したことを特徴とする波形等化回路。