JPH04157605A - 波形等化回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 波形等化回路に係り、特に薄膜ヘッドで読み取ったデー
タの波形を補正する波形等化回路に関し、 薄膜ヘッドで読み取った非対称な信号でも、有効に波形
の補正を行うことができるようにすることを目的とし、 波形等化回路を、遅延量が可変な第１、第２、第３、第
４、第５の遅延手段及びこれらの遅延手段に接続され、
減衰率が可変な第１、第２、第３、第４の減衰手段と、
加減算器とて構成する。

〔産業上の利用分野〕

本発明は、波形等化回路に係り、特に薄膜ヘッドで読み
取ったデータの波形を補正する波形等化回路に関する。

〔従来の技術〕

磁気装置は、磁気ヘッドにより磁気記録媒体に情報の記
録と、記録された情報の再生とを行う。

近年、記録の高密度化と再生情報の品質向上のため磁気
ヘッドとして薄膜ヘッドが多く用いられている。この薄
膜磁気ヘッドによる再生においては第７図に示すように
、特に記録媒体の磁化反転位置の再生信号である孤立再
生波の立ち上がり、立ち下り点に薄膜磁気ヘッド特有の
負のピーク８３．６４が発生する。この負のピークは、
記録データに対応しない信号であり、エラーレート特性
において振幅マージンか減少し、信号再生系の信頼性を
低下させる。そこて記録再生波形を損なうことなく負の
ピークを打ち消す波形等化回路が必要とされる。

このような波形等化回路は、第４図に示すように磁気デ
ィスク装置の録再回路の一部に設けられる。同図におい
て４１は磁気ヘッド、４２はプリアンプ、４３は本発明
が適用される波形等化回路、４４はローパスフィルタ、
４５はピーク検出回路、４６はＶＦＯ１４７は変復調回
路、４８は磁気ディスクコントローラを示している。そ
してこの波形等化回路は第５図に示すような構造を有す
る。同図において、５１は入力端に設けた終端抵抗、５
２はτ１１の遅延時間を有する遅延回路、５３はτ１２
の遅延時間を有する第２の遅延回路、５４は入力端に設
けられた第１の減衰器、５５は第１の遅延回路と第２の
遅延回路との間に設けた第２の減衰器、５６は第１の減
衰器の出力と第２の遅延回路の出力とを加算すると共に
、第２の減衰器の出力信号を減算する加減算回路を示し
ている。このような波形等化回路によれば、第６図に示
すように、Ａ点及びＢ点の信号は夫々第１及び第２の遅
延回路で遅延されて加減算器の入力端に至るが、加減算
器の入力インピーダンスを充分に高く設定しているため
、この接続端は開放端とみなすことができ、信号はこの
入力端で反射されて再び第１及び第２の遅延回路５２．
５３を通り減衰器５４．５５を経て、加減算回路５６に
入力される。これらの信号を加算することにより、第６
図に示すように負のピークを打ち消すとともに、信号を
スリミングして、再生信号の品質を向上させるものとし
ている。同図においては第５図に示したＡ□、Ａ、Ｂ、
Ｃ，Ｄ地点における夫々の波形を示しており、出力端で
あるＤ地点においては負のピークは打ち消され、また、
信号の幅は狭いものとなっている。

〔発明が解決しようとする課題〕

ところで、薄膜ヘットはその製作過程により、第７図に
示すように左右のボール６１．６２の厚みが異なったり
、その端部の形状が左右同一にならないことがあり、こ
のため再生波形も第８区に示すように、立ち上がり部及
び立ち下り部に負のピークを有する他、その波形が対称
にならない場合がある。このような場合、第９図に示す
ように従来の波形等化回路によって補正を行った場合に
はかえって波形に歪を生じてしまう場合があるという不
具合がある。第９図においては、第６区と同一の地点の
波形を同一の符号で示している。この場合においては波
形の非対称性のため補正信号（Ａ）の影響により出力端
（Ｄ）に再生信号とは無関係の正のピークが出力される
こととなってしまっている。

そこで、本発明は、上述のような左右が非対称である波
形でも、有効に波形の補正を行うことがてきる波形等化
回路を提供することを目的とする。

〔課題を解決するための手段〕

本発明にあって、上記の課題を解決するための手段は、
第１図に示すように、波形等化回路を磁気ヘッド１の読
み取った信号の波形補正を行なう波形等化器において、
遅延量が可変な第１の遅延手段２及びこの遅延手段２に
接続され、減衰率が可変な第１の減衰手段３と、遅延量
が可変な第２の遅延手段４及びこの遅延手段４に接続さ
れ、減衰率が可変な第２の減衰手段５と、遅延量が可変
な第３の遅延手段６及びこの遅延手段６に接続され、減
衰率が可変な第３の減衰手段７と、遅延量が可変な第４
の遅延手段８及びこの遅延手段８に接続され、減衰率が
可変な第４の減衰手段９と、上記第１、第２、第３及び
第４の減衰手段２．４，６．８の出力信号と遅延量が可
変な第５の遅延手段１０の出力信号とを加減算する加減
算手段１１とから構成したことである。この場合第１の
遅延手段２の遅延時間をＯとすることとすればこの第１
の遅延手段２は省略することができる。

また、本発明において上記の問題点を解決するための第
２の手段は、第２図に示すように磁気へラド１が読み取
った信号の入力端に接続され遅延量が可変な第１の遅延
手段２１及び減衰量が可変な第１の減衰器２２と、第１
の遅延手段２１の出力端に接続された遅延量が可変な第
２の遅延手段２３及び減衰量が可変な第２の減衰器２４
と、第２の遅延手段２３の出力端に接続された遅延量が
可変な第３の遅延手段２５と、第３の遅延手段２５の出
力端に接続された遅延量が可変な第４の遅延手段２６及
び減衰量が可変な第３の減衰器２７と、第４の遅延手段
２６の出力端に接続された減衰量が可変な第４の減衰器
２８と、第１の減衰器２１、第４の減衰器２８及び第２
の遅延手段２３の出力を加算すると共に、第２の減衰器
２４及び第３の減衰器２７の出力信号を減算する加減算
手段２９とを設けたことである。

この場合第１の手段との機能的な関係では、第１の遅延
手段２１は第２の遅延手段４に相当し、第１及び第２の
遅延手段２１．２３は第５の遅延手段１０に、また、第
１第２及び第３の遅延手段２１．２２．２３は第３の遅
延手段６に、更に第１及び第２、第３及び第４の遅延手
段２１゜２３．２５．２６は第４の遅延手段８に相当す
る。そして第１乃至第４の減衰手段２２，２４゜２７．
２８は、第１乃至第４の減衰手段３，５゜７．９に相当
する。

〔作用〕 本発明によれば、加減算回路に入力する補正信号の遅延
量及び強度を自由に設定することかできるため、その設
定を適切に選択することにより、どのような波形の入力
波に対しても適正な補正を行うことができる。

〔実施例〕

以下本発明に係る波形等化回路の実施例を図面に基づい
て説明する。

第２図及び第３図は本発明に係る波形等化回路の第一の
実施例を示すものである。本実施例において、波形等化
回路は、磁気ヘッド１が読み取り、プリアンプ３３から
出力される信号の入力端に接続され、遅延量が可変な第
１の遅延手段２１及び減衰量が可変な第１の減衰器２２
と、第１の遅延手段２１の出力端に接続された遅延量が
可変な第２の遅延手段２３及び減衰量が可変な第２の減
衰器２４と、第２の遅延手段２３の出力端に接続された
遅延量が可変な第３の遅延手段２５と、第３の遅延手段
２５の出力端に接続された遅延量が可変な第４の遅延手
段２６及び減衰量が可変な第３の減衰器２７と、第４の
遅延手段２６の出力端に接続された減衰量が可変な第４
の減衰器２８と、第１の減衰器２１、第４の減衰器２８
及び第２の遅延手段２３の出力を加算すると共に、第２
の減衰器２４及び第３の減衰器２７の出力信号を減算す
る加減算手段２９とから構成される。

そして本実施例においては、遅延手段は公知の遅延線を
用いるものとしている他、減衰器も公知のものを使用す
るものとして、各遅延線の遅延時間及び各減衰器の減衰
量は使用する薄膜ヘッドの特性に合せて調整するのが理
想であるか、個々の薄膜ヘットに対応して調整するのは
現実的ではないので、同時に製造された薄膜ヘッドの代
表的な特性に合せて調整するものとしている。そこで例
えば第１の遅延手段の遅延時間はτ１、第２の遅延手段
の遅延時間はτ２、第３の遅延手段の遅延時間はτ３、
第４の遅延手段の遅延時間はτ４とする。そして各減衰
器の減衰率は１０分の１程度のものとしている。

ここで第２図において符号３１はローパスフィルタ、３
２はピークホールド回路を示している。

次に本実施例に係る波形等化回路の作動を説明する。第
３図は本実施例に係る波形等化回路の作動を示すタイミ
ングチャートである。同図において、各波形図は各波形
図の左側に振った符号ａ乃至りは第２図に示した符号ａ
乃至ｇの個所における波形を示したものである。即ち信
号ａは磁気ヘット１が読み取りプリアンプ３３が出力す
る出力信号、信号すは入力された信号ａが第１の減衰器
により減衰された第１の補正信号で入力信号の負のピー
クを補正するものである。そして、信号Ｃは入力された
信号ａが第１の遅延手段により入力信号よりτ１の時間
遅延されると共に、＄２の減衰手段２４で減衰された信
号で、入力信号のスリミングを行なう補正信号となるも
のである。信号ｄは第１及び第２の遅延手段で入力信号
よってｌ＋で２の時間遅延される信号で被補正信号とな
り、出力信号の主要信号となるものである。さらに信号
ｅは第１、第２及び第３の遅延手段２１゜２２．２３に
より入力信号よって１＋τ２＋τ３の時間遅延されると
共に、第３の減衰手段で減衰された信号て、スリミング
を行なう補正信号となるものである。そして信号ｆは第
１．第２、第３及び第４の遅延手段てτ１＋τ２＋τ３
＋τ４の時間遅延され、第４の減衰手段２８で減衰され
た信号で負のピークを補正する信号となるものである。

ここで相対的にみると信号すは被補正信号である信号ｄ
に比してτ１＋で２だけ進み、また、同様に信号Ｃはτ
２だけ進み、信号ｄはτ３だけ遅れ、信号ｆはτ３＋τ
４遅れている。そしてこれらの進み量及び遅れ量は各遅
延手段を調整することにより、任意に設定することがで
きる。また、各補正信号の信号の大きさも各減衰手段を
調整することにより任意に設定することがてきる。

そしてこれらの信号が加減算器２９に入力され信号ｄに
信号す及び信号ｆが加算されて負のピークが補正される
と共に信号Ｃ及び信号ｅが減算されてスリミングがなさ
れ、出力信号ｇを得ることができる。

従って、本実施例によれば、薄膜磁気ヘッドの読み取っ
た信号の負のピークを補正することができると共に信号
のスリミングを行なうことができる。そしてこの波形の
等化は、信号の波形が時間的に非対称であっても、各遅
延回路の遅延時間と、各減衰量とを適宜調整することに
より充分に補正することができる。

（発明の効果） 以上説明したように、本発明によれば、波形等化回路を
、遅延量が可変な第１、第２、第３、第４、第５の遅延
手段及びこれらの遅延手段に接続され、減衰率が可変な
第１、第２、第３、第４の減衰手段と、加減算器とて構
成することとしたから、加減算回路に入力する補正信号
の遅延量及び強度を自由に設定することかでき、その設
定を適切に選択することにより、どのような波形の入力
波に対しても適正な補正を行うことができるという効果
を奏する。

【図面の簡単な説明】

第１図は本発明の原理図、第２図は本発明に係る波形等
化回路の実施例を示すブロック図、第３図は第２図に示
した波形等化回路の作動を示すタイミングチャート、第
４図は本発明に係る波形等化回路が適用される磁気装置
の構成を示すブロック図、第５図は従来の波形等化回路
を示すブロック図、第６図は第５図に示した波形等化回
路の作動を示すブロック図、第７図は薄膜ヘッドによる
ネガティブエツジの発生を示すタイミングチャート、第
８図は薄膜ヘッドによる孤立再生波を示す図、第９図は
従来の波形等化回路の不具合を示す図である。 ｌ・・・磁気ヘッド ２・・・第１の遅延手段 ３・・・第１の減衰手段 ４・・・第２の遅延手段 ５・・・第２の減衰手段 ６・・・第３の遅延手段 ７・・・第３の減衰手段 ８・・・第４の遅延手段 ９・・・第４の遅延手段 １０・・・第５の遅延手段 １１・・・加減算回路

Claims (1)

1. 【特許請求の範囲】 １）磁気ヘッド（１）の読み取った信号の波形補正を行
   なう波形等化器において、 遅延量が可変な第１の遅延手段（２）及びこの遅延手段
   （２）に接続され、減衰率が可変な第１の減衰手段（３
   ）と、 遅延量が可変な第２の遅延手段（４）及びこの遅延手段
   （４）に接続され、減衰率が可変な第２の減衰手段（５
   ）と、 遅延量が可変な第３の遅延手段（６）及びこの遅延手段
   （６）に接続され、減衰率が可変な第３の減衰手段（７
   ）と、 遅延量が可変な第４の遅延手段（８）及びこの遅延手段
   （８）に接続され、減衰率が可変な第４の減衰手段（９
   ）と、 上記第１、第２、第３及び第４の減衰手段 （２、４、６、８）の出力信号と遅延量が可変な第５の
   遅延手段（１０）の出力信号とを加減算する加減算手段
   （１１）とを有することを特徴とする波形等化回路。 ２）磁気ヘッド（１）が読み取った信号の入力端に接続
   され遅延量が可変な第１の遅延手段（２１）及び減衰量
   が可変な第１の減衰器（２２）と、第１の遅延手段（２
   １）の出力端に接続された遅延量が可変な第２の遅延手
   段（２３）及び減衰量が可変な第２の減衰器（２４）と
   、 第２の遅延手段（２３）の出力端に接続された遅延量が
   可変な第３の遅延手段（２５）と、第３の遅延手段（２
   ５）の出力端に接続された遅延量が可変な第４の遅延手
   段（２６）及び減衰量が可変な第３の減衰器（２７）と
   、 第４の遅延手段（２６）の出力端に接続された減衰量が
   可変な第４の減衰器（２８）と、 第１の減衰器（２１）、第４の減衰器（２８）及び第２
   の遅延手段（２３）の出力を加算すると共に、第２の減
   衰器（２４）及び第３の減衰器（２７）の出力信号を減
   算する加減算手段 （２９）とを設けたことを特徴とする波形等化回路。