JPH04344302A - 波形等化回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、磁気ディスク装置の薄
膜ヘッドによる再生信号の波形歪を補正する波形等化回
路に関する。近年、磁気ディスク装置の高密度化が薄膜
ヘッドの開発により著しく向上している。しかしながら
、薄膜ヘッドによる孤立波形の再生時には、本来の再生
波形の前後に負のピークをもつネガディブエッジの発生
を伴い、ネガティブエッジを除く波形等化が必要である
。

【０００２】

【従来の技術】従来、薄膜ヘッドの再生信号に生ずるネ
ガティブエッジを除去する波形等化回路としては、例え
ば特開昭６１−５９６６４号のものが知られている。こ
の波形等化回路にあっては、図５（ｂ）に示すような薄
膜ヘッドによる孤立再生波形が得られることを前提とし
ている。

【０００３】即ち、薄膜ヘッドの孤立再生波形は、従来
のコアタイプの磁気ヘッドに比べ磁極面の長さが有限で
あるため、薄膜ヘッドの外側エッジに対応する位置に主
ピークＰと逆位相の負のピークＲ，Ｑをもつネガティブ
エッジを生ずる。従来の等化回路では、図７（ｂ）の再
生波形における主ピークＰを中心に前後の半値幅までの
時間Ｔ２、Ｔ３が異なり、且つまた、前後の負ピークＱ
、Ｒまでの時間Ｔ１、Ｔ４も異なるものとして、Ｔ１〜
Ｔ４に対応した波形等化回路に用いる遅延時間τ１〜τ
４を決めている。

【０００４】

【発明が解決しようとする課題】しかしながら、正のピ
ークに対する前後の半値幅の時間Ｔ２、Ｔ３が異なるこ
とを前提としたネガティブエッジを含む再生波形の等化
にあっては、等化によりネガティブエッジは除去できる
が、等化波形の対象性が損われ、十分な波形補正ができ
ない恐れがあった。

【０００５】即ち、コアタイプの磁気ヘッドによる孤立
再生波形は、図５（ａ）に示すように、主ピークＰに対
し前後に対象な波形であり、波形等化により半値幅（Ｗ
ｉ）を狭めて主ピーク前後のエッジを急俊なものに補正
している。これに対し薄膜ヘッドによる孤立再生波形は
、図５（ｂ）のように、主ピークＰの前後に負のピーク
Ｑ、Ｒをもつネガディブエッジを生じ、更に、主ピーク
Ｐを中心に前後の波形は非対称となり、この非対称性は
ネガティブエッジの生成で本来の波形が歪んで起きたも
のといえる。

【０００６】従って、図５（ｂ）の再生波形からネガテ
ィブエッジのみによる波形歪みを完全全に除去できれば
、図５（ａ）に示す対称な再生波形が得られるはずであ
る。このネガティブエッジの除去に重要なパラメータは
図５（ｂ）における主ピークＰに対する前後の負ピーク
Ｑ、Ｒまでの時間Ｔ１、Ｔ４に対応した遅延時間τ１、
τ４であり、半値幅までの時間Ｔ２、Ｔ３に対応した遅
延時間τ２、τ３はネガティブエッジの等化には直接関
連せず、ネガティブエッジが除かれた図５（ａ）の対称
性をもつ再生波形の半値幅を狭めるためのパラメータで
ある。

【０００７】しかし、従来の等化回路では、主ピークに
対し対称な再生波形の等化に使用するＴ２時間とＴ３時
間を異ならせて波形等化を行っていたため、ネガディブ
エッジが除かれて対称となった再生波形を更に歪ませて
対称性を失わせてしまう結果を招いており、波形歪みが
十分に補正しきれない問題があった。本発明は、このよ
うな従来の問題点に鑑みてなされたもので、薄膜ヘッド
のネガティブエッジをもつ再生波形を十分に等化補正で
きる波形等化回路を提供することを目的とする。

【０００８】

【課題を解決するための手段】図１は本発明の原理説明
図である。まず本発明は、遅延回路１、減衰回路２及び
加算器３を備え、薄膜ヘッドから再生された主ピークＰ
の前後にネガティブエッジをもつ再生信号を波形等化す
る波形等化回路を対象とする。

【０００９】このよう等化回路として本願の第１発明に
あっては、図１（ａ）に示すように、遅延回路１として
出力端に反射防止用の抵抗４に終端すると共に、再生信
号の正のピーク位置Ｐを起点に前半の半値幅までの時間
を遅延時間τ１として設定した第１遅延素子１−１と、
半値幅の位置から負エッジピークＱまでの時間を遅延時
間τ２として設定した第２遅延素子１−２と、ピーク位
置Ｐを起点に後半の半値幅までの時間を遅延時間τ３と
して設定した第３遅延素子１−３と、更に半値幅の位置
から後半の負エッジピークＲまでの時間を遅延時間τ４
として設定した第４遅延素子１−４とを備え、更に第１
遅延時間τ１と第３遅延時間τ３を同一時間に設定した
ことを特徴とする（図１（ｂ）参照）。

【００１０】ここで減衰回路２は、入力信号Ａを減衰し
て第１信号Ｂとして出力する第１減衰器２−１と、入力
信号Ａを第２遅延素子１−２でτ２時間遅延した後に減
衰して第２信号Ｃを出力する第２減衰器２−２と、入力
信号Ａを第２、第１及び第３遅延素子１−２，１−１，
１−３で（τ１＋τ２＋τ３）時間遅延した後に減衰し
て第３信号Ｅを出力する第３減衰器２−３と、入力信号
Ａを前記第２、第１、第３及び第４遅延素子１−１，１
−２，１−３，１−４で（τ２＋τ１＋τ３＋τ４）時
間遅延した後に減衰して第４信号Ｆを出力する第４減衰
器２−４とを備える。

【００１１】更に加算器３は、第１〜第４信号Ｂ，Ｃ，
Ｅ，Ｆ及び第２及び第１遅延素子１−２，１−１で（τ
２＋τ１）時間遅延した第５信号Ｄを入力して（Ｂ−Ｃ
＋Ｄ−Ｅ＋Ｆ） を算出して波形等化した信号Ｇを出力する。

【００１２】ここで、半値幅に対応した遅延時間をτ１
＝τ３とすることは必須の要件であるが、負ピークＱ、
Ｒに対応した遅延時間τ２、τ４については、同じ遅延
時間としてもよいし、異なった遅延時間としてもよい。 また遅延回路１としては、４つの遅延時間τ１、τ２、
τ３、τ４に対応したタップ端子を有する遅延素子を使
用することが望ましい。

【００１３】

【作用】このような構成を備えた本発明の波形等化回路
によれば、薄膜ヘッドの再生信号波形の半値幅を狭める
ために使用するピーク位置Ｐの前後の半値幅までの時間
に対応した遅延時間を同一時間（τ１＝τ３又は同じτ
２）に設定したため、ネガティブエッジを確実に除去す
ると共に、ネガティブエッジを除去した状態で対称性を
崩すことなく半値幅を狭める波形等化ができ、薄膜ヘッ
ドから得られた再生信号の信号品質を大幅に改善できる
。

【００１４】

【実施例】図２は本願の第１発明の一実施例を示した実
施例構成図である。図２において、５は入力端子であり
、磁気ディスク装置の薄膜ヘッドから読み出された再生
信号が入力信号Ａとして与えられる。入力端子５に続い
ては第１遅延回路１ａと第２遅延回路１ｂが直列接続さ
れ、第２遅延回路１ｂの出力端には終端抵抗４が接続さ
れ、信号の反射を防いでいる。

【００１５】第１遅延回路１ａは入力側から第２遅延時
間τ２と第１遅延時間τ１を設定する。また、第２遅延
回路１ｂは同じく入力側から第３遅延時間τ３と第４遅
延時間τ４を設定している。この第１及び第２遅延回路
１ａ，１ｂの遅延時間τ１〜τ４は図３に示す入力信号
Ａ、即ち本発明が対象とする薄膜ヘッドの再生波形に基
づいて定められる。

【００１６】図３の再生波形Ａ（入力信号）において、
主ピークＰの前後に負ピークＱ，Ｒをもつネガティブエ
ッジを生じている。第１遅延回路１ａの遅延時間τ１と
、第２遅延回路１ｂの遅延時間τ３は、主ピークＰを中
心とした５０％の半値幅までの時間に対応して定められ
、本発明にあっては遅延時間τ１とτ３はτ１＝τ３ と等しくなるように設定している。

【００１７】一方、主ピークＰに対する前後のネガティ
ブエッジの負ピークＱ，Ｒに対する時間として遅延時間
τ２とτ４が設定される。この実施例において、遅延時
間τ２とτ４は実際の再生波形に基づき異なった遅延時
間に設定している。勿論、両者の時間差がほとんど無視
できる程短い場合には、遅延時間τ２とτ４についても
同一時間としてもよい。

【００１８】第１遅延回路１ａは入力信号Ａをτ２時間
遅延した信号と（τ２＋τ１）時間遅延した信号とを出
力する。また第２遅延回路１ｂは入力信号Ａを（τ２＋
τ１＋τ３）時間遅延した信号と、入力信号Ａを（τ２
＋τ１＋τ３＋τ４）遅延した信号とを出力する。第１
及び第２の遅延回路１ａ，１ｂに対しては第１減衰器２
−１，第２減衰器２−２，第３減衰器２−３及び第４減
衰器２−４が設けられる。

【００１９】第１減衰器２−１〜第４減衰器２−４は減
衰率Ｋ１〜Ｋ４（但し、Ｋ１〜Ｋ４は小数点以下の値）
を設定しており、例えば図３の入力信号Ａにおける主ピ
ークＰを両側のネガティブエッジのピークＱ，Ｒと同程
度にするような減衰率を設定している。第１減衰器２−
１は入力端子５からの入力信号Ａを減衰率Ｋ１により減
衰してＢ信号として出力する。

【００２０】第２減衰器Ｋ２は第１遅延回路１ａで入力
信号Ａ２をτ２時間遅延した後に減衰率Ｋ２で減衰した
信号Ｃを出力する。第３減衰器２−３は第１及び第２遅
延回路１ａ，１ｂで入力信号Ａを（τ２＋τ１＋τ３）
遅延した後に減衰率Ｋ３で減衰した信号Ｅを出力する。 更に、第４減衰器２−４は第１及び第２遅延回路１ａ，
１ｂで（τ２＋τ１＋τ３＋τ４）だけ入力信号Ａを遅
延した後に減衰率Ｋ４により減衰した信号Ｆを出力する
。

【００２１】第１減衰器２−１〜第４減衰器２−４から
の出力信号Ｂ，Ｃ，Ｅ，Ｆ、更に第１遅延回路１ａで（
τ２＋τ１）だけ入力信号Ａを遅延した信号Ｄは加算器
３で加算される。即ち、加算器３は （Ｂ−Ｃ＋Ｄ−Ｅ＋Ｆ） となる演算を行なって波形等化が行なわれた信号Ｇを出
力端子６に出力する。

【００２２】図３は図２の実施例における波形等化動作
の際の各部の信号波形を示す。まず負ピークＱ，Ｒのネ
ガティブエッジをもつ信号波形の入力信号Ａが入力端子
５より与えられると、第１減衰器２−１が主ピークＰを
十分に減衰したＢ信号を出力する。続いて第２減衰器２
−２が入力信号Ａを第１遅延回路１ａでτ２時間遅延し
た後に減衰した信号Ｃを生ずる。

【００２３】続いて、第１遅延回路１ａより（τ２＋τ
１）時間だけ入力信号Ａを遅延した信号Ｄが出力される
。続いて、第３減衰器２−３より信号Ｄを更に第２遅延
回路１ｂの遅延時間τ３だけ遅延した後に減衰した信号
Ｅを出力する。最終的に第４減衰器２−４が信号Ｄを（
τ３＋τ４）時間遅延した後に減衰した信号Ｆを出力す
る。

【００２４】このような信号Ｂ，Ｃ，Ｄ，Ｅ，Ｆは加算
器３に与えられ、入力信号Ａと同じ波形をもつＤ信号の
ネガティブエッジがＢ信号及びＦ信号により除去され、
同時に主ピークＰの半値幅がＣ信号及びＥ信号により狭
められ、以上の波形等化が施されたＧ信号を得ることが
できる。図４は図２の他の実施例を示した実施例構成図
である。

【００２５】図２の実施例にあっては、遅延回路を第１
遅延回路１ａと第２遅延回路１ｂに分けているが、図４
の実施例にあっては単一の遅延回路１で構成し、遅延回
路１につき遅延時間τ２，τ１，τ３，τ４で分けてタ
ップ端子を取り出したことを特徴とする。このように単
一の遅延回路１を使用して４つの遅延時間τ１〜τ４を
設定することで回路構成を簡略化することができる。

【００２６】尚、上記の実施例は磁気ディスク装置に使
用される薄膜ヘッドの再生信号を例にとるものであった
が、磁気ディスク装置に限定されず、薄膜ヘッドを使用
した適宜の記憶装置の再生信号にそのまま適用できるこ
とは勿論である。

【００２７】

【発明の効果】以上説明してきたように本発明によれば
、薄膜ヘッド特有の再生信号に現れるネガティブエッジ
を確実に除去すると同時にネガティブエッジの除去に伴
う等化波形の対称性を損う波形歪みを十分に抑えること
ができ、ネガティブエッジを含む再生波形の補正等化を
十分に行なって信号品質を大幅に改善することができる
。

【図面の簡単な説明】

【図１】本発明の原理説明図

【図２】本願の第１発明の実施例構成図

【図３】図２の
波形等化を示した信号波形図

【図４】本願の第１発明の
他の実施例を示した実施例構成図

【図５】従来のコアタイプの磁気ヘッドと薄膜ヘッドの
再生波形を示した説明図

【符号の説明】

１：遅延回路 １−１：第１遅延素子（回路） １−２：第２遅延素子（回路） １−３：第３遅延素子 １−４：第４遅延素子 １ａ：第１遅延回路 １ｂ：第２遅延回路 ２：減衰回路 ２−１：第１減衰器 ２−２：第２減衰器 ２−３：第３減衰器 ２−４：第４減衰器 ３：加算器 ４：終端抵抗 ５：入力端子 ６：出力端子 ７：入力抵抗

Claims (3)

【特許請求の範囲】
1. 【請求項１】遅延回路（１）、減衰回路（２）及び加算
   器（３）を備え、薄膜ヘッドから再生された前後に負エ
   ッジをもつ再生信号を波形等化する波形等化回路に於い
   て、前記遅延回路（１）は出力端に反射防止用の終端抵
   抗（４）を接続すると共に、前記再生信号の正のピーク
   位置（Ｐ）を起点に前半の半値幅までの時間を遅延時間
   （τ１）として設定した第１遅延素子（１−１）と、該
   半値幅の位置から負エッジピーク（Ｑ）までの時間を遅
   延時間（τ２）として設定した第２遅延素子（１−２）
   と、前記ピーク位置Ｐを起点に後半の半値幅までの時間
   を遅延時間（τ３）として設定した第３遅延素子（１−
   ３）と、更に該半値幅の位置から後半の負エッジピーク
   （Ｒ）までの時間を遅延時間（τ４）として設定した第
   ４遅延素子（１−４）とを備え、更に前記第１遅延時間
   （τ１）と第３遅延時間（τ３）を同一時間に設定し、
   前記減衰回路（２）は、入力信号（Ａ）を減衰して第１
   信号（Ｂ）として出力する第１減衰器（２−１）と、入
   力信号（Ａ）を前記第２遅延素子（１−２）で（τ２）
   時間遅延した後に減衰して第２信号（Ｃ）を出力する第
   ２減衰器（２−２）と、入力信号（Ａ）を前記第２、第
   １及び第３遅延素子（１−２，１−１，１−３）で（τ
   １＋τ２＋τ３）時間遅延した後に減衰して第３信号（
   Ｅ）を出力する第３減衰器（２−３）と、入力信号（Ａ
   ）を前記第２、第１、第３及び第４遅延素子（１−１，
   １−２，１−３，１−４）で（τ２＋τ１＋τ３＋τ４
   ）時間遅延した後に減衰して第４信号（Ｆ）を出力する
   第４減衰器（２−４）とを備え、更に前記加算器（３）
   は、前記第１乃至第４信号（Ｂ，Ｃ，Ｅ，Ｆ）及び前記
   第２及び第１遅延素子（１−２，１−１）で（τ２＋τ
   １）時間遅延した第５信号（Ｄ）を入力して（Ｂ−Ｃ＋
   Ｄ−Ｅ＋Ｆ）を算出して信号（Ｇ）を出力することを特
   徴とする波形等化回路。
2. 【請求項２】請求項１記載の波形等化回路（１）に於い
   て、前記第２遅延素子（１−２）の遅延時間（τ２）と
   前記第４遅延素子（１−４）の遅延時間（τ４）とを異
   ならせたことを特徴とする波形等化回路。
3. 【請求項３】請求項１記載の波形等化回路（１）に於い
   て、前記遅延回路（１）として、前記４つの遅延時間τ
   １、τ２、τ３、τ４に対応したタップ端子を有する遅
   延素子を使用したことを特徴とする波形等化回路。