JPH06274165A

JPH06274165A - 押鍵検出装置

Info

Publication number: JPH06274165A
Application number: JP5065293A
Authority: JP
Inventors: Junichi Miki; 純一三木; Norio Osanai; 典夫小山内
Original assignee: Roland Corp
Current assignee: Roland Corp
Priority date: 1993-03-24
Filing date: 1993-03-24
Publication date: 1994-09-30
Anticipated expiration: 2018-01-20
Also published as: JP3368933B2

Abstract

(57)【要約】【目的】各鍵に２つのセンサが備えられた従来構造の鍵
盤を採用し、かつ連打にも適した押鍵検出装置を提案す
る。【構成】第１センサ，第２センサの検出状態に基づいて
連打を検出し、連打の際に連打用の押鍵速度を求める。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、鍵の押鍵速度を検出す
る押鍵検出装置に関する。

【０００２】

【従来の技術】電子楽器においては、従来より鍵盤に備
えられた各鍵の押下速度を検出し、この押下速度に応じ
て音量，音色，音高等の楽音特性を制御することが行わ
れている。鍵の押下速度を検出するには、従来より、鍵
を押下していったとき、その鍵が所定の第１の深さまで
押下されたことを検出する第１センサと、その鍵をさら
に押下していったときその鍵が所定の第２の深さまで押
下されたことを検出する第２センサとを備えておき、鍵
の押下時にその鍵の押下が第１センサで検出された第１
の時点から、その鍵の押下が第２センサで検出された第
２の時点までの時間差を計時し、この計時された時間差
に基づいて鍵の押下速度を検出する手法が採用されてい
る。

【０００３】

【発明が解決しようとする課題】鍵盤を操作して演奏を
行う際に、同じ鍵を連続して何度も高速に操作する、い
わゆる連打を行う場合がある。この場合、第１のセンサ
で検出される第１の深さよりも浅い位置まで離鍵して再
度押鍵するのであれば、再度押鍵速度が検出されるため
問題はないが、連打の際は鍵が高速に操作されるため、
第１のセンサで検出される第１の深さよりもさらに深い
位置までしか離鍵されずその位置から再度押鍵される場
合があり、この場合、上述した手法では押鍵速度を検出
することができず、従来は、このような場合、再度の押
鍵があったと見なされていなかった。

【０００４】これを解決する１つの提案として、特開平
２−６８６００号公報に、各鍵に３つのセンサを備え、
そのうちの２つのセンサは押鍵の深い方の僅かな深さの
相違を検出するセンサであって、その２つのセンサによ
り押鍵速度を検出することが提案されている。この提案
の手法を採用すると、鍵が途中まで離鍵されて再度押鍵
されたこと、およびその際の押鍵速度を検出することが
でき、連打に適したものとなるが、各鍵にセンサを３つ
ずつ備える必要があり、鍵盤の構造が複雑となってしま
うこととなる。

【０００５】本発明は各鍵に２つのセンサが備えられた
従来構造の鍵盤を採用し、かつ連打にも適した押鍵検出
装置を提案することを目的とする。

【０００６】

【課題を解決するための手段】上記目的を達成する本発
明の押鍵検出装置は、鍵が所定の第１の深さまで押鍵さ
れたことを検出する第１センサと、鍵が所定の第２の深
さまで押鍵されたことを検出する第２センサと、第１セ
ンサが押鍵を検出してから第２センサが押鍵を検出する
までの時間差に応じた押鍵速度を求めて鍵の押鍵を表わ
す押鍵信号を出力する押鍵信号出力手段とを備えた押鍵
検出装置において、上記押鍵信号出力手段が、第２セン
サが押鍵を検出した後第２センサが離鍵を検出し第１セ
ンサが離鍵を検出する前に第２センサが再度押鍵を検出
した場合に押鍵信号を出力するものであることを特徴と
する。

【０００７】ここで、上記押鍵信号出力手段が、連打用
の押鍵速度を求める手段を含むものであることが好まし
い。連打用の押鍵速度を求めるにあたっては、上記押鍵
信号出力手段は、連打用の押鍵速度を、既に計時され
た、第１センサが押鍵を検出した第１の時点から第２セ
ンサが押鍵を検出した第２の時点までの第１の時間差に
基づいて求めるものであってもよく、あるいは上記押鍵
信号出力手段は、連打用の押鍵速度を、第２センサが押
鍵を検出した後該第２センサが離鍵を検出した第３の時
点から、第１センサが離鍵を検出する前の、第２センサ
が再度押鍵を検出した第４の時点までの第２の時間差に
基づいて求めるものであってもよく、また、上記押鍵信
号出力手段は、連打用の押鍵速度を、上記第１の時間差
と上記第２の時間差との双方に基づいて求めるものであ
ってもよい。さらに上記押鍵信号出力手段は、連打用の
押鍵速度を、既に計時された上記第１の時間差と、上記
第１の時点もしくは上記第２の時点から上記第４の時点
までの第３の時間差との双方に基づいて求めるものであ
ってもよく、また上記押鍵信号出力手段は、連打用の押
鍵速度を、上記第１，第２，第３の時間差に基づいて求
めるものであってもよい。

【０００８】

【作用】一旦押鍵された後途中まで離鍵され再度押鍵さ
れた場合、第１センサでは離鍵が検出されず、したがっ
て再度の押鍵の際に従来の手法に従った押鍵速度検出は
できないが、この場合であっても、第２センサをモニタ
することにより再度の押鍵（連打）があったことは検出
できる。本発明は、この点に着目して完成されたもので
あり、連打の際に連打用の押鍵速度を求めるように構成
したものである。これにより、各鍵に２つのセンサを配
置した従来の鍵盤をそのまま用いて連打にも対応するこ
とができることとなる。

【０００９】本発明における連打用の押鍵速度の求め方
は特定の手法に限定されるものではないが、具体的に
は、連打用の押鍵速度の算出の基礎となる値として、例
えば、（ａ）上記第１の時間差をそのまま用いる。（ｂ）上記第１の時間差に所定の係数を掛けた値を用い
る。（ｃ）上記第１の時間差に基づいてランダムに変化させ
た値を用いる。（ｄ）上記第１の時間差に、この第１の時間差を計時し
た時点から連打が検出された時点までの時間差（上記第
３の時間差）を加味して定められた値を用いる。（ｅ）上記第１の時間差に、上記第２の時間差に対応す
る係数を掛けた値を用いる。（ｆ）上記第２の時間差に所定の係数を掛けた値を用い
る。等が考えられる。

【００１０】

【実施例】以下、本発明の実施例について説明する。図
１は、本発明の電子楽器の一実施例の回路ブロック図で
ある。この電子楽器１０にはＣＰＵ１１が搭載されてお
り、ＲＯＭ１２に格納されたプログラムがバス１３を経
由して読み出され、ＣＰＵ１１ではＲＡＭ１４の記憶エ
リアを作業領域としてその読み出されたプログラムが実
行される。またこの電子楽器１０にはＭＩＤＩ規格に準
拠した演奏データを入出力するＭＩＤＩインターフェー
ス１５が備えられており、外部からこのＭＩＤＩインタ
ーフェース１５に入力された演奏データはＣＰＵ１１で
実行されるプログラムを介してＲＡＭ１４に格納され、
あるいは音源１６に入力される。この音源１６では入力
された演奏データに基づいてデジタル信号としての楽音
が生成され、この楽音はＤ／Ａ変換器１７でアナログ信
号に変換され、増幅器１９で増幅され、スピーカ１９か
ら楽音が放音される。またこの電子楽器１０には鍵盤２
０が備えられており、この鍵盤２０を構成する多数の鍵
２１が演奏操作される。

【００１１】各鍵の押鍵，離鍵に伴う情報はバス１３を
経由してＣＰＵ１１に入力される。ＣＰＵ１１ではこの
押鍵，離鍵の情報に基づいて演奏データが生成され、こ
の演奏データは、ＭＩＤＩインターフェース１５から入
力された演奏データと同様に、ＲＡＭ１４に格納され、
あるいは音源１６に供給される。さらにこの電子楽器１
０には、この電子楽器１０に各種の指示を与えるための
操作キー２２や操作キー２２で操作された内容やこの電
子楽器１０の現在の状態を表示するための表示部２３が
備えられている。

【００１２】図２は、１本の鍵の縦断面図である。この
鍵２１の前端部２１ａにはこの鍵の重さを調整するため
の重り２１１が配置されており、またこの鍵２１の後端
部２１ｂは、フレーム２１２に固定された鍵ホルダ２１
３に回動自在に軸支されている。またこの鍵２１の下部
にはハンマ２１４が備えられており、このハンマ２１４
の一端側はフレーム２１２に固定されたハンマホルダ２
１５に回動自在に軸支されている。この鍵２１が操作さ
れていない状態においては、ハンマ２１４の自重により
図示のようにハンマ２１４の前端部２１４ａが下がり、
後端部２１４ｂで鍵２１を押し上げ、鍵２１の前端部２
１ａの下部に形成されフック２１ｃが、フレーム２１２
に固定された当接部材２１６に当接した状態にある。

【００１３】この鍵２１を上から押すと、この鍵２１
は、その前端側の下面２１ｄが、フレーム２１２に固定
された当接部材２１７に当接する位置まで押下される。
またこの鍵２１の押下に伴ってハンマ２１４の前端部２
１４ａが持ち上げられる。この鍵２１を強く押下した場
合、ハンマ２１４の前端部２１４ａはフレーム２１２に
固定された当接部材２１８に当接する位置まで跳ね上げ
られる。このようなハンマ２１４を備えることにより、
演奏者にアコーステックピアノ鍵と同様な操作感が与え
られる。

【００１４】またフレーム２１２の上面には回路基板２
１９が固定されており、この回路基板２１９には第１ス
イッチ２２０と第２スイッチ２２１が備えられている。
第１スイッチ２２０はこの鍵２１が所定の第１の深さま
で押下された際にオンとなるスイッチであり、第２スイ
ッチ２２はこの鍵２１が上記第１の深さよりも深い所定
の第２の深さまで押下された際にオンとなるスイッチで
ある。この鍵２１が押下された際に、第１スイッチ２２
０がオンとなる時刻から第２スイッチ２２１がオンとな
る時刻までの時間が計時され、これによりこの鍵２１の
押鍵速度（オンベロシティ）が求められる。また離鍵の
際には第２スイッチ２２１がオフとなる時刻から第１ス
イッチ２２０がオフとなる時刻までの時間が計時され、
これによりこの鍵２１の離鍵速度（オフベロシティ）が
求められる。鍵盤２０（図１参照）を構成する多数の各
鍵２１は、いずれも図２に示す鍵と同様の構造を有して
おり、各鍵２１に備えられた各第１スイッチ２２０およ
び各第２スイッチ２２１のオン／オフの状態は、ＣＰＵ
１１により所定の時間間隔毎に検出される。

【００１５】図３は、その所定の時間間隔で起動される
タイマインタラプトルーチンのプログラムである。この
タイマインタラプトルーチンは、簡単のために、一回の
起動により１つの鍵に対して処理を行い、次の起動によ
り隣りの１つの鍵に関して処理を行うように構成されて
いる。ここでは処理が行われる鍵２１の番号をｎ，鍵２
１の総数をＮ＋１としている。また、ここでは簡単のた
め、フラグやレシスタとそのフラグやレシスタに格納さ
れた内容とを区別せずに、それらに同一の符号を用いて
いる。

【００１６】ここでは、先ず１回だけ単独に押鍵される
場合について説明し、次いで連打の場合について説明す
る。図３に示すタイマインタラプトルーチンが起動され
ると、先ずｎ番目の鍵の第１スイッチ（ＳＷ１）と第２
スイッチ（ＳＷ２）のオン／オフが検出される（ステッ
プ（１），（２），（１５））。ステップ（１）でＳＷ
１のオン／オフが判定され、ＳＷ１がオフの場合はステ
ップ（１５）に進み、ＳＷ２のオン／オフが判定され
る。ＳＷ１がオフの場合は、この鍵が正常であればＳＷ
２がオンということはあり得ないため、ステップ（１
５）でＳＷ２がオンであると判定された場合、故障であ
る旨表示部２３（図１参照）に表示される（ステップ
（２０））。

【００１７】ＳＷ１がオフであってかつＳＷ２もオフで
ある場合はステップ（１７）に進み、ＳＷ２が一旦オン
されたときに‘１’となる第ｎ番目の鍵に対応するオン
フラグＦ_onn が“１”か否かが判定される。この鍵が未
だ操作されていない場合を想定するとＦ_onn ＝０である
ためステップ（２１）へ進み、第ｎ番目の鍵のオンベロ
シティカウンタＣ_lnがクリアされる。このオンベロシテ
ィカウンタＣ_lnをクリアする理由は、鍵が押下されてＳ
Ｗ１がオンされるとオンベロシティカウンタＣ_lnがカウ
ントを開始するが（ステップ（９）参照）、ＳＷ２がオ
ンとなる前に離鍵してＳＷ１が再びオフとなる場合が想
定され、この場合に次の押鍵のためにオンベロシティカ
ウンタＣ_lnをクリアしておく必要があるためである。そ
こでこのルーチンでは、鍵が押下されていない場合に、
ステップ（２１）でオンベロシティカウンタＣ_lnを毎回
クリアすることとしたものである。

【００１８】鍵の押下が開始されＳＷ１がオン，ＳＷ２
がオフの状態でこのルーチンが起動されると、ステップ
（１）→ステップ（２）→ステップ（３）と進み、ステ
ップ（３）では、ＳＷ２が一旦オンされたときに１が格
納されるオンフラグＦ_onn が調べられる。ここではＦ
_onn ＝０であるためステップ（９）に進み、オンベロシ
ティカウンタＣ_lnが１だけカウントアップされる。

【００１９】このルーチンが起動される毎にオンベロシ
ティカウンタＣ_lnが１ずつカウントアップされ、その後
ＳＷ２がオンされた押鍵完了状態に移行すると、今度は
ステップ（１）→ステップ（２）→ステップ（５）→ス
テップ（６）と進み、ステップ（６）では、音源１６に
対し、オンベロシティカウンタＣ_lnのカウント値、即ち
オンベロシティが送信され、ＳＷ２が一旦オンされたこ
とを表わすオンフラグＦ_onn に１が格納される（ステッ
プ（７））。

【００２０】押鍵完了状態にある間は、ステップ（１）
→ステップ（２）→ステップ（５）→ステップ（１１）
→ステップ（４０）→……と進み、この鍵に関しては何
もせずにこのルーチンを抜ける。次に離鍵が開始される
と、ステップ（１）→ステップ（２）→ステップ（３）
→ステップ（４）と進み、ステップ（４）では、ＳＷ２
が一旦オンされた後このＳＷ２がオフされたことを表わ
すオフフラグＦ_ofn が１か否か判定される。

【００２１】ここではＳＷ２がオフされたことによりス
テップ（４）に進んだものではあるが、未だこのオフフ
ラグＦ_ofn は０であるためステップ（３０）に進む。ス
テップ（３０）ではＳＷ２がオンからオフに変化したこ
とを受けて音源１６に対しこのｎ番目の鍵の押下により
発生した楽音の減衰（リリース）を開始するように指示
する。従来の電子楽器では、ＳＷ２がオンからオフに移
行し、次いでＳＷ１がオンからオフに移行したときに離
鍵が完了したものとしてその鍵に対応する楽音の停止の
処理を開始していたが、ＳＷ２がオンからオフに変化し
た時点で楽音のリリースの処理をとりあえず開始するこ
とにより離鍵による楽音の停止の応答性が高まることに
なる。

【００２２】その後ステップ（３１）に進み、オフフラ
グＦ_ofn が１とされ、第ｎ番目の鍵に対応するオフベロ
シティカウンタＣ_mnが１だけカウントアップされる。離
鍵中の、このルーチンが起動される２度目以降の場合
は、ステップ（１）→ステップ（２）→ステップ（３）
→ステップ（４）と進みステップ（４）ではオフフラグ
Ｆ_ofn が１であると判定されてステップ（１０）に進
み、オフベロシティカウンタＣ_mnがカウントアップされ
る。

【００２３】以上のようにして離鍵中にこのルーチンが
起動される毎にオフベロシティカウンタＣ_mnが１ずつカ
ウントアップされ、その後ＳＷ１がオフされた離鍵完了
状態に移行すると、今度はステップ（１）→ステップ
（１５）→ステップ（１７）に進み、ＳＷ２が一旦オン
されているためオンフラグＦ_onn ＝１でありステップ
（１８）に進む。ステップ（１８）では、音源１６に対
し、オフベロシティカウンタＣ_mnのカウント値、即ちオ
フベロシティが送信され、ステップ（１９）では、離鍵
が完了したことから、その鍵に対応するオフベロシティ
カウンタＣ_mn，オンベロシテイカウンタＣ_ln，オンフラ
グＦ_onn ，オフフラグＦ_ofn が全てクリアされる。

【００２４】次に連打の場合について説明する。最初の
押鍵については上述と同一であり、ＳＷ１のオンにより
オンベロシティカウンタＣ_lnがカウントアップされ（ス
テップ（９））、ＳＷ２のオンによりオンベロシティが
音源１６に送信されて（ステップ（６））オンフラグＦ
_onn1に１が格納される（ステップ（７））。

【００２５】離鍵が開始されると、上述と同様にオフフ
ラグＦ_ofn1に１が格納され（ステップ（３１））、オフ
ベロシティカウンタＣ_mnがカウントアップされる。ＳＷ
２がオフされると、ステップ（１）→ステップ（２）→
ステップ（５）→ステップ（１１）→ステップ（１２）
と進む。ステップ（１２）ではオフベロシティカウンタ
Ｃ_mnの値が、所定値Ｔを越えているか否かが判定され
る。これは、ＳＷ２のチャッタリングによる誤動作を防
止するための手段であり、Ｃ_mn≦Ｔの場合にはＳＷ２の
チャッタリングと見なして連打とは見なさないようにし
たものである。ステップ（１３）へ進む場合は連打であ
るため、このステップ（１３）では、所定の演算により
連打用のオンベロシティが求められて音源１６に供給さ
れる。この連打用のオンベロシティの求め方は特定のも
のに限られるものではないが、例えば、（ａ）オンベロシティカウンタＣ_lnの値をそのまま採用
する。（ｂ）オンベロシティカウンタＣ_lnの値に所定の係数
（例えば０．８）を乗算した値を採用する。（ｃ）オンベロシティカウンタＣ_lnの値以下の値の範囲
内でランダムな値を発生させてその値を採用する。（ｄ）オフベロシティカウンタＣ_mnの値に対応する値
を、ＲＯＭ１２ないしＲＡＭ１４に記憶されたテーブル
から読み出し、その読み出した値を採用する。（ｅ）オンベロシティカウンタＣ_lnの値に、オフベロシ
ティカウンタＣ_mnの値に対応した値を乗算しその乗算後
の値を採用する。等により連打用のオンベロシティが求められる。

【００２６】音源１６には連打用のベロシティとともに
連打である旨も送信され、音源１６では連打に応じた発
音処理が行われる。尚、連打用の発信処理自体は本発明
の特徴ではなく、また種々の方法が知られているため、
ここではその説明は省略する。その後ステップ（１４）
に進み、ＳＷ２が再度オンされたことを受けてオフフラ
グＦ_ofn に０が格納され、また次のオフベロシティのカ
ウントのためにオフベロシティカウンタＣ_mnがクリアさ
れる。

【００２７】その後の再度の連打の場合も上述の連打の
場合と同様であり、最後の離鍵の場合も前述した単独の
押鍵後の離鍵の場合と同様である。尚、上記実施例では
スイッチのチャッタリングが考慮されているが、チャッ
タリング防止が図られたスイッチを用いることとし、ソ
フトウエア上（図３）ではスイッチのチャッタリング防
止については処置を施さない構成としてもよい。

【００２８】また、図３に示すルーチンではオンベロシ
ティカウンタＣ_lnの値とオフベロシティカウンタＣ_mnの
値とが計時されているが、最初の押鍵時のＳＷ１がオン
となった時点もしくはＳＷ２がオンとなっ時点から連打
用の押鍵が検出される時点までの時間差を計時し、この
時間差を加味して連打用の押鍵速度を求めてもよい。

【００２９】

【発明の効果】以上説明したように、本発明の押鍵検出
装置は、第１センサ，第２センサの検出状態に基づいて
連打を検出して押鍵信号を出力するものであるため、各
鍵に２つのセンサが備えられた従来構造の鍵盤を採用
し、かつ連打にも適した押鍵検出装置となる。

【図面の簡単な説明】

【図１】本発明の電子楽器の一実施例の回路ブロック図
である。

【図２】１本の鍵の縦断面図である。

【図３】所定の時間間隔で起動されるタイマインタラプ
トルーチンのプログラムである。

【符号の説明】

１０電子楽器１１ＣＰＵ１２ＲＯＭ１３バス１４ＲＡＭ１５ＭＩＤＩインターフェース１６音源２０鍵盤２１鍵２１４ハンマ２２０第１スイッチ２２１第２スイッチ

Claims

【特許請求の範囲】

【請求項１】鍵が所定の第１の深さまで押鍵されたこ
とを検出する第１センサと、前記鍵が前記第１の深さよ
りも深い所定の第２の深さまで押鍵されたことを検出す
る第２センサと、前記第１センサが押鍵を検出してから
前記第２センサが押鍵を検出するまでの時間差に応じた
押鍵速度を求めて前記鍵の押鍵を表わす押鍵信号を出力
する押鍵信号出力手段とを備えた押鍵検出装置におい
て、前記押鍵信号出力手段が、前記第２センサが押鍵を検出
した後該第２センサが離鍵を検出し前記第１センサが離
鍵を検出する前に前記第２センサが再度押鍵を検出した
場合に再度押鍵された連打とみなして押鍵信号を出力す
るものであることを特徴とする押鍵検出装置。
【請求項２】前記押鍵信号出力手段が、連打用の押鍵
速度を求める手段を含むものであることを特徴とする請
求項１記載の押鍵検出装置。