JPH06235608A - リニアエンコーダ - Google Patents

Abstract

(57)【要約】 【目的】 可動部にスリットゲージを設けることによ
り、長距離で低コストであると共に取扱いが容易なリニ
アエンコーダを提供する。 【構成】 例えばピックアップ２ｂおよび２ｃがスリッ
トゲージ１から同時に信号を重複して検出する場合が生
じ、この重複検出の場合は、ピックアップ選択器３が各
ピックアップ２ｂおよび２ｃからのＺ相の信号によっ
て、ピックアップ２ｂおよび２ｃのいずれを選択するか
を決定する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、スリットゲージを移動
することにより長距離にわたってパルス信号を出力可能
としたリニアエンコーダに関する。

【０００２】

【従来の技術】従来において、図１１に示されるよう
に、スリットゲージ１が固定部５側に固定されており、
パルス検出器（以下単にピックアップという）２が可動
部６側に設けられており、ピックアップ２が移動するこ
とにより可動部６の移動量が検知されていた。

【０００３】

【発明が解決しようとする課題】しかしながら、例えば
自動クレーンのような工場内のクレーン等の位置決めを
行う場合においては、可動部６としてのクレーンの移動
距離が長くなるので、リニア方式の場合スリットゲージ
１をその移動距離の長さの分だけ設けなければならな
い。スリットゲージ１は精密にスリットを形成して製作
されるものであるので、コスト高になるという問題があ
った。また、長いスリットゲージを製作することは精度
保持上難しく、かつ破損しやすいため、設置等の取扱い
に注意を必要とするなどの解決すべき課題があった。ま
た、回転式の場合は比較的ローコストであるが、モータ
と機械とにスベリなどの不具合があった場合、直接位置
を検出していないため、位置を誤る怖れがあった。

【０００４】本発明は、上記の課題を解決するためにな
されたものであり、スリットゲージを可動部側に設ける
ことにより長距離で、低コストであるとともに取扱いが
容易なリニアエンコーダを提供することを第１の目的と
する。また、本発明の第２の目的は、複数のパルス検出
器からの信号を一続きの信号列に処理する精度が高いリ
ニアエンコーダを提供することにある。さらに、本発明
の第３の目的は、複数個のパルス検出器から検出器選択
手段にパルスを導く配線を簡潔に行うことを可能とする
リニアエンコーダを提供することにある。

【０００５】

【課題を解決するための手段】本発明の第１の目的によ
れば、第１図に示されるように、可動部６側に１個のス
リットゲージ１を設け、固定部５側に該スリットゲージ
１長以下の間隔で複数個のパルス検出器２ａ〜２ｅ…を
設けるとと共に、各パルス検出器からの出力信号を連続
的に合成して出力する検出器選択手段３を備えることを
特徴とするリニアエンコーダが提供される。そして、こ
の構成によれば、スリットゲージ１の長さは複数のパル
ス検出器２ａ〜２ｅ…の間隔より長ければよく、また任
意に設定することができるため、スリットゲージ１の長
さを短くすることができる。

【０００６】本発明の第２の目的によれば、図２及び図
５に示されるように前記スリットゲージ１は、Ａ相、Ｂ
相およびＺ相の出力信号を検出可能なように、Ａ相およ
びＢ相にスリット部１ａ，１ｂを有するととものに、Ｚ
相には板状のスリット無し部１ｚを有し、前記検出器選
択手段３は、奇数番目２ａ，２ｃ，２ｅのＺ相の信号が
ハイからロウに切替わるときには、切替った検出器以外
の偶数番目２ｂ，２ｄのパルス検出器の内ハイになって
いる検出器から出力するＡ相１ａおよびＢ相１ｂの出力
信号を選択出力し、奇数番目２ａ，２ｃ，２ｅのパルス
検出器からＺ相１ｚの信号がその逆にロウからハイに切
替るときには、その切替った奇数番目２ａ，２ｃ，２ｅ
検出器から出力するＡ相１ａおよびＢ相１ｂの出力信号
を選択出力することを特徴とするリニアエンコーダが提
供される。そして、上記構成によれば、複数のパルス検
出器２ａ〜２ｅ…からのＡ相およびＢ相のパルス信号を
Ｚ相の信号により選択して一続きのパルス信号列に処理
することができる。

【０００７】本発明の第３の目的によれば、図１０に示
されるように、前記パルス検出器２ａ，２ｂ…は、各Ａ
相、Ｂ相およびＺ相がそれぞれのＡ相母線２２ａ、Ｂ相
母線２２ｂおよびＺ相母線２２ｃに接続されるととも
に、Ｚ相がそのＺ相母線２２ｃを経て検出器選択手段３
に結合され、また該検出器選択手段３からのコントロー
ルアドレス信号がアドレス信号母線２２ｄを介して各パ
ルス検出器２ａ，２ｂ，２ｃ…に導入されることを特徴
とするリニアエンコーダが提供される。そして、上記構
成によれば、複数個のパルス検出器２ａ，２ｂ，２ｃ…
から検出選択手段３にパルスを導く配線をＡ相母線２２
ａ、Ｂ相母線２２ｂ、Ｚ相母線２２ｃおよびアドレス信
号母線２２ｄを用いて簡潔に行うことができる。

【０００８】

【実施例１】図１に示されるように、スリットゲージ１
を可動部６側に設け、パルス検出器としてのピックアッ
プ２ａ〜２ｅをスリットゲージ長以下の一定間隔おきに
クレーン用レールなどの固定部５側に複数（２ａ〜２
ｅ）設ける。スリットゲージ１の構造は図２に示される
通りであり、Ａ相スリット部１ａと、Ａ相より１／２パ
ルス幅をずらしたＢ相スリット部１ｂと、スリットを設
けないＺ相スリット無し部１Ｚとを有する。図３に示さ
れるように、スリットゲージ１を狭んで発光素子７ａ，
７ｂ，７ｚと受光素子８ａ，８ｂ，８ｚからなるピック
アップ２ａ〜２ｅ…が設けられ、窓状にスリットゲージ
１ａ及び１ｂを穿設した部分においては、発光素子の７
ａ及び７ｂの光が受光素子８ａ及び８ｂに達し、スリッ
ト部１ａ及び１ｂを穿設しない部分においては発光素子
７ａ及び７ｂの光がスリットゲージ１で遮ぎられて受光
素子８ａ及び８ｂに達しないため該受光素子から矩形波
状のパルス出力が得られる。なお、受光素子８ａ及び８
ｂの出力信号は波形整形回路９ａおよび９ｂにより矩形
波パルスに整形される。スリットゲージ１のＺ相スリッ
ト無し部１Ｚは、スリットが穿設されていないため、発
光素子７ｚの光がスリットゲージ１の全長に渡って遮ぎ
られ、ピックアップ１がＺ相スリット無し部１Ｚを通過
すると受光素子８ｚから出力が得られるため、波形整形
回路９ｃの出力信号としてはピックアップがスリットゲ
ージ１にかかるときにパルス信号が立ち上がり、スリッ
トゲージ１が外れるときに立ち下りＺ相スリット無し部
１Ｚの幅のパルス長の長い矩形波パルスが得られる。

【０００９】図１に示されるように、例えば２個のピッ
クアップ２ｂおよび２ｃがスリットゲージ１から同時に
信号を重複して検出する場合が生ずる。その重複検出の
場合には、ピックアップ選択器３が各ピックアップ２ｂ
および２ｃからのＺ相の信号によって、ピックアップ２
ｂおよび２ｃのいずれを選択するかを決定し、その選択
されたピックアップのＡ相およびＢ相の信号を出力す
る。

【００１０】図４にピックアップ選択方法を示す。図４
において黒塗りのピックアップが選択されたピックアッ
プである。図４（１）に示されるように、奇数番目のピ
ックアップ２ａだけがスリットゲージ１の信号を検出し
ている時は、そのピックアップ２ａが選択される。図４
（２）に示されるように、奇数番目のピックアップ２ａ
だけでなく偶数番目のピックアップ２ｂがスリットゲー
ジ１の信号を検出し始めても、奇数番目のピックアップ
２ａが選択されたままである。図４（３）に示されるよ
うに、偶数番目のピックアップ２ｂだけがスリットゲー
ジ１の信号を検出している時は、そのピックアップ２ｂ
が選択される。図４（４）に示されるように、偶数番目
のピックアップ２ｂだけでなく、奇数番目のピックアッ
プ２ｃがスリットゲージ１の信号を検出し始めると、そ
の奇数番目のピックアップ２ｃが選択される。

【００１１】図５にスリットゲージ１が図４（１）〜
（７）の位置にあるときの各ピックアップ２ａ〜２ｅの
Ｚ相の信号状態とピックアップ選択方法を示す。図５に
おいて、信号ＨはピックアップのＺ相の信号状態がハイ
であることを示し、信号ＬはピックアップのＺ相の信号
状態がロウであることを示す。図４（２）から図４
（３）に移行するときには、奇数番目ピックアップ２ａ
のＺ相の立ち下がりでＨ状態のピックアップ２ｂを選択
する。図４（３）から図４（４）に移行するときには、
奇数番目ピックアップ２ｃのＺ相の立ち上がりでＨ状態
のピックアップ２ｃを選択する。図４（５）から図４
（６）に移行するときには、奇数番目ピックアップ２ｃ
のＺ相の立ち下がりでＨ状態のピックアップ２ｂを選択
する。図４（６）から図４（７）に移行するときには、
奇数番目ピックアップ２ａのＺ相の下ち上がりでＨ状態
のピックアップ２ａを選択する。図５に示されるよう
に、奇数番目ピックアップ２ａ，２ｃ…のＺ相の立ち上
がりおよび立ち下がりでピックアップを切り換える。

【００１２】図６にピックアップ選択処理のフローチャ
ートを示す。選択処理が開始されると、ステップ１０１
では奇数番目のピックアップのＺ相の信号が立ち下がっ
たか（Ｈ→Ｌ）否かを判断し、然り（Ｙ）のときは、ス
テップ１０３において他のピックアップのうちＺ相がＨ
状態のピックアップを選択する。ステップ１０１が否の
ときは、ステップ１０２において奇数番目のピックアッ
プのＺ相の信号が立ち上がったか（Ｌ→Ｈ）否かを判断
し、然り（Ｙ）のときは、ステップ１０４においてその
立ち上がった（Ｌ→Ｈ）奇数番目のピックアップを選択
する。ステップ１０２で否（Ｎ）のときは、ステップ１
０５でピックアップ選択処理がエンドになる。

【００１３】図７および図４にパルス合成精度の概略に
ついて示す。図４（３）に示されるようにスリットゲー
ジ１が右方向に移動しておりかつピックアップ２ｂが選
択されているときは、そのピックアップ２ｂのＢ相信号
がピックアップ選択器３の出力信号である。図４（４）
に示されるようにスリットゲージ１が右方向に移動して
おりかつ奇数番目のピックアップ２ｃのＺ相の信号が立
ち上がるときは、ピックアップ２ｃが選択され、そのピ
ックアップ２ｃのＢ相信号がピックアップ選択器３の出
力信号になる。図４（５）に示されるように、スリット
ゲージ１が左方向に移動しておりかつ奇数番目のピック
アップ２ｃが選択されているときは、そのピックアップ
２ｃのＢ相信号がピックアップ選択器３の出力信号であ
る。図４（６）に示されるように、スリットゲージ１が
左方向に移動しておりかつ奇数番目のピックアップ２ｃ
のＺ相信号が立ち下がると、ピックアップ２ｂのＢ相信
号がピックアップ選択器３の出力信号になる。ここで、
スリットゲージ１が右方向に移動する場合と左方向に移
動する場合において、図７に示されるようにピックアッ
プ２ｃのＺ相信号の立ち上がりと立ち下がりの位置は同
じであるため、ピックアップ２ｂのＢ相信号とピックア
ップ２ｃのＢ相信号の間の最大１パルス分のずれ△Ｌが
パルス合成誤差になりまたその量を一定にすることがで
きる。しかしながら、多数のパルスを発生させるスリッ
トゲージ１において最大１パルス分のずれは通常累積し
ない限り要求精度を出すためには問題とはならない。こ
の場合、立上り立下り同じ位置のため問題とはならな
い。問題となる場合は、立ち上がりおよび立ち下がり位
置で誤差は一定となっているため、演算側でピックアッ
プの切替のタイミングで補正することもできる。上記の
構成により、複数のピックアップを用いてピックアップ
選択器３の出力側に連続的にパルス信号が得られ、スリ
ットゲージ１の移動量を検知することができる。

【００１４】ピックアップ２ａ〜２ｅ…同志の波形にず
れがないようにそのピックアップを固定部５に固定しな
いと、Ｚ相信号の立ち上がり及び立ち下がり部分でずれ
分の誤差△Ｌを生じるが、累積でなければ問題とならな
い。そのため、第１実施例においては図６のフローチャ
ートに示すように、ピックアップ選択のための切り替え
はピックアップ２ａ〜２ｅ…１つおきにし、奇数番目ず
つ又は偶数番目ずつのピックアップのＺ相信号の立ち下
がり（Ｈ→Ｌ）及び立ち上がり（Ｌ→Ｈ）信号変化によ
り選択するピックアップを決めることにより、右方向に
進行時と左方向に進行時ともに、絶対的な同じ位置でピ
ックアップを切り替えることができ、誤差の累積をなく
している。Ｚ相とＡ相およびＢ相いずれかの信号立ち上
がりとの同期を取るようにスリットを作製することによ
り、ピックアップ２ｃの誤差がなくなるため、誤差△Ｌ
が１パルス以上にならないようにすることができる。注
意点としては、ピックアップ２ａ〜２ｅからの信号が同
時に３箇所から出ないように、ピックアップ２ａ〜２ｅ
を取付ることが条件である。

【００１５】図８（３）に示すように、スリットゲージ
１が右方向に進行する場合は、例えば図４（３）の場合
と同様にピックアップ２ｂのＺ相信号が立ち上っている
（Ｈの）ときは、Ｂ相信号がそのまま出力される。図８
（４）に示すようにピックアップ２ｃにスリットゲージ
１の前縁が接すると、ピックアップ２ｂおよび２ｃ信号
が共に出力される。これらピックアップ２ｂおよび２ｃ
信号がピックアップ選択器３により合成されると、最初
のＡ相及びＢ相出力信号は△Ｌのずれを含む。また、そ
の後にスリットゲージ１が左方向に進行すると、図８
（６）に示すようにピックアップ選択器３により合成後
のＢ相出力信号およびＡ相出力信号に△Ｌのずれを含
む。しかしながら、前述のように本発明においては１つ
おきのピックアップにより切り替えを行っているからス
リットゲージ１の右方向進行時と左方向進行時とも、絶
対的な同じ位置でＺ相信号が立ち上がり及び立ち下がり
を生ずるため切り換え位置が同じであるので、例えば異
なるピックアップ２ｂと２ｃの間の往復を繰返すことに
よる誤差の累積をなくしている。

【００１６】

【第２実施例】第２実施例は、図９に示すようにパルス
カウンタ手段４の内部に方向判別回路１０と正負カウン
タ回路１１と表示等出力回路１２とを設けている。ま
た、可動部６を基準点に合わせるために基準リミットス
イッチ１３が設けられている。普通のリニアエンコーダ
と同様に、１回は始めに基準リミットスイッチ１３でス
リットゲージ１が基準点に合わせられ、パルスカウンタ
手段４のカウンタ回路１１にリセット信号が入力され
る。カウンタ回路１１はゼロクリア、または決められた
カウント数に設定された後、カウント数が正規となる。
カウントのための正負パルスは、ピックアップ選択器３
により選択したＡ相およびＢ相のパルス波形から、方向
判別回路１０によって正負パルスとして得られるパルス
を用いる。方向判別回路１０に入るＡ相およびＢ相パル
スはピックアップ選択器３でＺ相信号により選択された
ピックアップからのＡ相信号およびＢ相信号である。ピ
ックアップ２ａが発生するパルス出力は、可動部６が矢
印のように右方向に進行するときはＡ相信号がＢ相信号
より１／４周期進んだ正パルスであり、可動部６が左方
向に進行するときはＡ相信号がＢ相信号より１／４周期
遅れる負パルスである。スリットゲージ１がパルス検出
器２ｂに到達していないときは、そのパルス検出器２ｂ
のパルス出力はＡ相信号、Ｂ相信号およびＺ相信号が全
てＬ信号だけになる。

【００１７】上記第１および第２実施例においては、Ａ
相スリット部１ａとＢ相スリット部１ｂが一般のインク
リメタルなリニアエンコーダと同様に図２に示すように
１／４周期ずれた形でスリットゲージ１に設けられてい
るから、スリットゲージ１の右方向および左方向の移動
方向の相違によりＡ相スリット部１ａとＢ相スリット部
１ｂの波形の出力の仕方が遅れ及び進みとに異なるた
め、主に移動方向の判別のために利用することができ
る。その他Ｚ相の立ち上がりと立ち下がりを利用して分
解能を４倍まで上げられる。 ２（Ａ相とＢ相）×２（Ｚ相の立ち上がりと立ち下が
り）＝４（倍） しかしながら、分解能を上げる必要がない場合は、スリ
ットゲージ１にはＡ相又はＢ相の１相だけを設けてもよ
く、またＺ相の立ち上がり及び立ち下がりの一方のみを
利用してもよい。

【００１８】第３実施例を図１０に示す。第３実施例は
母線形式をとることにより配線数を減らすものである。
各ピックアップ２ａ，２ｂ，２ｃ…の内部にはＡ相，Ｂ
相およびＺ相出力を発生するための発光素子および受光
素子が内蔵されており、各発光素子および受光素子から
の配線はピックアップの使用数が多くなくと膨大な数に
なる。第３実施例においては、例えばピックアップ２ａ
の内部にＡ相，Ｂ相，およびＺ相パルス検出回路１４
と、スイッチコントロール処理回路１５，アドレス変換
回路１６，アドレス比較回路１７，アドレス設定回路１
８，および電子スイッチ１９を設けている。また、ピッ
クアップ選択器３の内部にはアドレス読込み回路２０お
よびアドレス変換回路２１を設けている。パルスカウン
タ手段４の内部には方向判別回路１０，正負カウンタ回
路１１および表示等出力回路１２が設けられている。母
線２２はＡ相母線２２ａ，Ｂ相母線２２ｂ，Ｚ相母線２
２ｃおよびアドレス信号母線２２ｄで構成されている。
上記構成において、各Ｚ相パルスがＨ又はＬに切り替わ
った時、アドレス設定回路１８で、あらかじめ設定した
自己のアドレス信号を付加したアドレス付きＺ相信号を
アドレス変換回路１６からアドレス信号母線２２ｄを通
して出力し、ピックアップ選択器３のアドレス読込み回
路２０に送られる。アドレス読み込み回路２０で読みと
ったアドレスからどのピックアップのＺ相がＨまたはＬ
に切り替わったかをピックアップ選択器３に記憶する。
ピックアップ選択器３ではどのピックアップのＺ相のパ
ルスがＨに切替わったか、又はＬに切替わったかおよ
び、現在選択されているピックアップはどのピックアッ
プかを判断基準として、奇数番目のピックアップのうち
Ｚ相パルス信号がＨからＬに切替わったときには、隣の
ピックアップのうちＺ相がＨのピックアップを選択し、
また、奇数番目のピックアップのＺ相パルス信号がＬか
らＨに切替わったときには、その切替わったピックアッ
プを選択する方法により、次のピックアップを選択し、
アドレス変換回路２１を通して選択したピックアップの
コントロールアドレス信号を、各ピックアップのアドレ
ス比較回路１７に送られる。アドレス比較回路１７で
は、あらかじめ設定された自己のアドレス信号と比較
し、等しい時のみスイッチコントロール処理回路１５に
指令し内部の電子スイッチ１９をＯＮさせ、Ａ相および
Ｂ相のパルス信号を出力する。そのため、他の選択され
ていないピックアップからの信号をカットでき、選択さ
れた特定のピックアップの信号のみ有効とできる。選択
された特定のピックアップからのＡ相信号およびＢ相信
号をパルスカウンタ手段４の方向判別回路１０で正負の
パルスに変換し、カウンタ回路１１で正負カウントし、
結果を表示等出力回路１２に出力する。

【００１９】

【効果】以上述べたように、本発明のリニアエンコーダ
は可動部側に１個のスリットゲージを設け、固定部側に
該スリットゲージ長以下の間隔で複数個のパルス検出器
を設けると共に、各パルス検出器からの出力信号を連続
的に合成して出力する検出器選択手段を備えるから、長
距離でかつ高精度の位置決め用センサとして低コストで
かつ取扱いが容易なリニアエンコーダを提供することが
できるという優れた効果がある。また、第２発明におい
ては、前記スリットゲージは、Ａ相、Ｂ相およびＺ相の
出力信号を検出可能なように、Ａ相およびＢ相にスリッ
ト部を有するとともに、Ｚ相には板状のスリット無し部
を有し、前記検出器選択手段は、奇数番目のパルス検出
器からのＺ相の信号がハイからロウに切替わるときに
は、切替った検出器以外の偶数番目又は奇数番目のパル
ス選択器の内ハイになっている検出器から出力するＡ相
およびＢ相の出力信号を選択出力し、奇数番目のパルス
検出器からのＺ相の信号がその逆にロウからハイに切替
るときには、その切替った奇数番目のパルス検出器から
出力するＡ相およびＢ相の出力信号を選択出力するか
ら、スリットゲージが同じパルス検出器を何回も往復移
動する場合にも誤差の累積が起きないリニアエンコーダ
を提供することができるという優れた効果がある。さら
に、第３発明においては、前記パルス検出器は、各Ａ
相、Ｂ相およびＺ相がそれぞれのＡ相母線、Ｂ相母線お
よびＺ相母線に接続されるとともに、Ｚ相がそのＺ相母
線を経て検出器選択手段に結合され、また該検出器選択
手段からのコントロールアドレス信号がアドレス信号母
線を介して各パルス検出器に導入されるから複数個のパ
ルス検出器から検出器選択手段にパルスを導く配線を簡
潔に行うことができるという優れた効果がある。

【図面の簡単な説明】

【図１】第１実施例を示す正面図である。

【図２】スリットゲージの構成を示す正面図である。

【図３】スリットゲージと発光素子および受光素子との
関連構成を示す側面構成図である。

【図４】ピックアップ選択方法の概略を示すタイミング
チャートである。

【図５】各ピックアップのＺ相の信号状態とピックアッ
プ選択方法を示す図である。

【図６】ピックアップ選択処理を示すフローチャートで
ある。

【図７】パルス合成精度について示すピックアップ選択
器からの出力信号の波形図である。

【図８】ピックアップ選択方法の詳細を示すタイミング
チャートである。

【図９】第２実施例を説明するための構成図である。

【図１０】第３実施例を説明するための構成図である。

【図１１】従来技術を示す正面図である。

【符号の説明】

１...スリットゲージ、 ２ａ，２ｂ，２ｃ...ピックア
ップ、 ３...ピックアップ選択器、 ４...パルスカウ
ンタ手段、 ６...可動部、 ７ａ〜７ｃ...発光素子、
８ａ〜８ｃ...受光素子、 ２２...母線、 ２２
ａ...Ａ相母線、２２ｂ...Ｂ相母線、 ２２ｃ...Ｚ相
母線、 ２２ｄ...アドレス信号母線。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 可動部の移動距離をスリットゲージと発
   光素子および受光素子とによりパルス数に変換するリニ
   アエンコーダであって、可動部側に１個のスリットゲー
   ジを設け、固定部側に該スリットゲージ長以下の間隔で
   複数個のパルス検出器を設けるとと共に、各パルス検出
   器からの出力信号を連続的に合成して出力する検出器選
   択手段を備えることを特徴とするリニアエンコーダ。
2. 【請求項２】 前記スリットゲージは、Ａ相、Ｂ相およ
   びＺ相の出力信号を検出可能なように、Ａ相およびＢ相
   にスリット部を有するとともに、Ｚ相には板状のスリッ
   ト無し部を有し、前記検出器選択手段は、奇数番目のパ
   ルス検出器からのＺ相の信号がハイからロウに切替わる
   ときには、切替った検出器以外の偶数番目又は奇数番目
   のパルス検出器の内ハイになっている検出器から出力す
   るＡ相およびＢ相の出力信号を選択出力し、奇数番目の
   パルス検出器からのＺ相の信号がその逆にロウからハイ
   に切替るときには、その切替った奇数番目又は偶数番目
   のパルス検出器から出力するＡ相およびＢ相の出力信号
   を選択出力することを特徴とするリニアエンコーダ。
3. 【請求項３】 前記パルス検出器は、各Ａ相、Ｂ相およ
   びＺ相がそれぞれのＡ相母線、Ｂ相母線およびＺ相母線
   に接続されるとともに、Ｚ相がそのＺ相母線を経て検出
   器選択手段に結合され、また該検出器選択手段からのコ
   ントロールアドレス信号がアドレス信号母線を介して各
   パルス検出器に導入されることを特徴とするリニアエン
   コーダ。