JP2754586B2

JP2754586B2 - アブソリュートエンコーダ

Info

Publication number: JP2754586B2
Application number: JP21068088A
Authority: JP
Inventors: 徹夫服部; 康大野
Original assignee: Nikon Corp
Current assignee: Nikon Corp
Priority date: 1988-08-26
Filing date: 1988-08-26
Publication date: 1998-05-20
Anticipated expiration: 2013-05-20
Also published as: JPH0259612A

Description

【発明の詳細な説明】［産業上の利用分野］本発明はアブソリュートエンコーダに関するものであ
る。

［従来の技術］従来、アブソリュートエンコーダとして例えば特開昭
57−175211号公報または実開昭60−152916号公報に示さ
れているように、符号板上のアブソリュートパターンを
１トラックにし、このトラック長さ方向に複数の検出器
を配列して、各検出器の出力の組合せコードによって絶
対位置を検出する磁気式または光学式のアブソリュート
エンコーダが知られている。

［発明が解決しようとする課題］前述の従来のアブソリュートエンコーダでは、磁気式
と光学式とを問わず、そのアブソリュートパターンの二
進ビット0,1の読み取りのために前記組合せコードのビ
ット数に対応した多数の非接触検出器をトラック上に配
列し、各検出器からの出力信号を電気回路によって矩形
波に波形整形してから二進数に数値化する必要がある。
しかしながら、各検出器からの出力信号を波形整形処理
によって矩形波にする場合、その立上り・立下りが或る
有限の時間を経て行なわれ、またそのタイミングに各検
出器で不可避的にずれが生じる。従って例えばエンコー
ダの分解能を上げるために符号板のアブソリュートパタ
ーンを細かくする場合には、各検出器の出力パルスの立
上り・立下り時間とタイミングの同期が特に問題とな
り、検出器と符号板の相対移動の正逆両方向について、
これら立上り・立下り部分での各検出器出力の読み出し
結果が正確な位置コードにならず、エンコーダ出力に誤
りが生じる恐れがある。

この問題の一つの解決策として本発明者らは、符号板
上の１トラック形式のアブソリュートパターンにインク
リメンタルパターンのトラックを添設し、このインクリ
メンタルトラックを利用して作ったクロック信号をスト
ローブ信号としてラッチ回路を動作させることにより、
各検出器の出力パルスを最適タイミングで同時に読み取
ってアブソリュート出力を得る方式を先に提案した（特
願昭63−170782）。この方式の概要を第３図（ａ）
（ｂ）に示す。第３図（ａ）の例はスケール目盛数が2⁴
＝16（ｎ＝４）パルスの光学式の例で、円盤型符号板１
に１トラックのアブソリュートパターンのトラック２と
インクリメンタルトラック３が製作されている。トラッ
ク２のアブソリュートパターンは0000110101111001にな
っている。４−１〜４−４はトラック２の読み取り用の
光センサーで、これより４ビットの二進コードからなる
アブソリュート信号を得る。インクリメンタルトラック
３は別の光センサー５によって読み取られる。尚、６は
符号板１の回転軸心である。第３図（ｂ）は出力回路を
示したもので、センサー５からのインクリメンタル信号
と、センサー４−１〜４−４からのアブソリュート信号
とを、各々パルス整形回路10、10−１〜10−４で矩形波
に波形整形した後、アブソリュート信号はそのままラッ
チ回路14へ入力し、インクリメンタルパルスはワンショ
ット回路12へ入力してその立上りと立下りの両方の時点
でクロックパルスを発生させ、これをラッチ回路14のス
トローブ信号として使用する。この場合、前記クロック
パルスはアブソリュート信号を構成する単位パルス幅の
パルス幅の略中央の時点にて立上るようにしてある。ラ
ッチ回路14はクロックパルスが到来する度にその時のア
ブソリュート信号のパルスの高低レベルを読み取り、次
のクロックが入るまでその値をラッチして出力端子16−
１〜16−４に出力し続ける。

このようなラッチ方式によって前述のエンコーダ出力
の誤り発生は回避されたが、この方式においてはラッチ
タイミングの関係から符号板と検出器との相対移動の方
向反転時に次に述べるような問題点を生じた。

すなわち、第４図において、トラック２のアブソリュ
ートパターンA,B,……,Iは「０」または「１」である。
センサー４−4,4−3,4−2,4−１は図に示す位置におい
て夫々A,B,C,Dの値を読んでいる。この状態から符号板
のトラック２がセンサーに対して図において左へ移動す
ると、センサーがトラック２のアブソリュートパターン
の単位ビットの略中央位置を通過する時点でクロックパ
ルスａが発生し、ラッチ回路14の出力が（１）に示すよ
うにA,B,C,Dとなる。スケールが更に左方へ移動し、次
の単位ビットの略中央位置を通過する時点でクロックｂ
が発生すると（２）に示すようにラッチ出力がB,C,D,E
となり、以下同様に、次のクロックｃで（３）C,D,E,
F、クロックｄで（４）D,E,F,Gが出力となる。ここで符
号板が反転し、トラック２がセンサーに対し右方へ移動
したとすると、次のクロックｄ′（位置的にはクロック
ｄと同じ）が発生した時点でラッチ出力には（５）に示
すようにクロックｄ′の発生前の（４）と同じ内容のDE
FGの値がそのままの形で出力される。その後、次のクロ
ックｃ′で（６）CDEF、クロックｂ′で（７）BCDE、ク
ロックａ′で（８）ABCDになる。しかし（５）のクロッ
クｄ′発生直後に相対位置は本来ならDEFGではなく、CD
EFでなくてはならない。つまり、第３図の方式では、符
号板の反転の度に本来のエンコーダ出力番地から１ビッ
トずづ遅れた位置ずれ出力を生じるという不都合があ
り、このため双方向性の用途には不向きである。

本発明はこの点に鑑みてなされたものであり、符号板
と検出器の相対移動の正逆両方向について反転時も含め
て位置の読み取りに誤りを生じることの極めて少ない高
精度のアブソリュートエンコーダを提供することを目的
とするものである。

［課題を解決するための手段］この発明のアブソリュートエンコーダは、アブソリュ
ートパターンを有するトラックを設けた符号板と、この
符号板に対して前記トラックの長手方向に相対移動可能
な前記パターンの読み取り用の複数の検出器とを備えて
おり、特に前述の課題を達成するために、前記検出器として前記トラック長手方向に所定間隔で
配列されたｎ＋１個（但しｎは、前記アブソリュートパ
ターンのスケール目盛数Ｘに対して2^n-1＜Ｘ≦2ⁿを満足
する整数）の検出器と、前記相対移動の正逆方向を判別する方向弁別手段と、前記検出器のうちのｎ個からの出力パルス列の高低レ
ベルを、その単位パルス幅のほぼ中ほどの時点で前記相
対移動に同期したクロック信号に基づいて同時に読み取
る読取手段と、前記ｎ＋１個の検出器からの出力パルスのうちからｎ
個の検出器出力パルスを前記方向弁別手段の出力に応じ
て前記相対移動の正逆方向別に選択を切り換えて前記読
取手段の入力に接続する切換手段とを備えてなるもので
ある。

［作用］この発明のアブソリュートエンコーダは、符号板のト
ラックのアブソリュートパターンが各検出器で読み取ら
れると、各検出器によって得られたパルス列は読取手段
によって該パルス列を構成する単位パルス幅のほぼ中ほ
どの時点で別のクロック信号に基づいて同時に高低レベ
ルを読み取られるが、この読み取り対象としてｎ＋１個
の検出器のうちのｎ個が、切換手段によって符号板と検
出器との相対移動の方向に応じて交互に選択される。

すなわち、方向弁別手段は符号板と検出器との相対移
動の正逆方向に応じた出力を生じ、この方向弁別出力に
よって切換手段は読み取り対象の検出器を選択し、例え
ばこの相対移動方向が正方向のときには前記配列の先頭
の検出器からｎ番目の検出器までのパルス列を読取手段
による読み取り対象に選び、これに対して前記相対移動
方向が逆方向のときには前記配列の先頭から二番目の検
出器から末尾（ｎ＋１番目）の検出器までのパルス列を
読取手段による読み取り対象に選ぶものである。

このようにして、符号板と検出器の相対移動方向が反
転する度に配列の先頭又は末尾からｎ個ずつの検出器を
選択切換して読み取り、相対移動に同期したクロックタ
イミングで所定ビット数ｎの並列データとして順次出力
するものである。

例えば符号板のアブソリュートパターンが４ビットの
アブソリュートコードからなる場合、５個の検出器が前
記トラック長手方向に１ビット分に相当するピッチで配
列される。一般的にはこの検出器個数は、符号板のアブ
ソリュートパターンのスケール目盛数をＸとすると、 2^n-1＜Ｘ≦2ⁿ …（１）の関係を満足するｎに対し、ｎ＋１に相当する個数でよ
い。

４ビットのアブソリュートパターンのトラックに対し
て５個の検出器を配列した場合、例えば正方向の相対移
動に伴って前記配列の先頭から４番目までの４個の検出
器からのパルス列がクロックパルスのタイミングで同時
に読み取られて４ビットの並列データとして順次出力さ
れる。この間、末尾の検出器は先頭から４ビットの間隔
をあけた５ビット目のパターンを検出しており、符号板
が反転して前記相対移動方向が逆方向になると、前記方
向弁別手段からの方向弁別信号により、前記配列の２番
目から末尾までの４個の検出器からのパルス列がクロッ
クパルスのタイミングで同時に読み取られて４ビットの
並列データとして順次出力される。すなわち、この逆方
向への反転時の検出器の選択切換によって、それまでの
出力データに比べて前記相対移動が正方向に１ビット分
だけシフトしたのと等価のデータが出力されることにな
り、結果的に方向反転に際して１ビットのずれも生じる
ことなくスケールの逆転読み出しが達成される。この逆
方向への相対移動の後に再び正方向に反転した場合も同
様であることは述べるまでもない。

前記各検出器からのパルス列の読取動作は、符号板と
検出器との相対移動に同期して行なわれるが、そのため
の同期信号は、例えば符号板に一定ピッチのインクリメ
ンタルパターンを設けておいてその検出信号から得れば
よい、またこの場合、検出信号として互いに位相が90度
ずれた所謂Ａ相出力とＢ相出力とを取り出し、前記方向
弁別手段でこれらAB相の位相関係を論理回路により検出
して方向弁別信号を得るようにすればよい。

この発明の実施例を図面と共に説明すれば以下の通り
である。

［実施例］第１図（ａ）（ｂ）は、検出器に光電変換素子を用い
た光学式アブソリュートエンコーダの場合の本発明の一
実施例を示している。

第１図（ａ）において、符号板１には不透明部分と透
明部分とで「0,1」のビットを構成してなるアブソリュ
ートパターンを設けた第１の円形トラック２と、一周分
を16等分して各分割領域を不透明部分と透明部分とに交
互に繰り返してインクリメンタルパターンとした第２の
円形トラック３とが同心円状に併設されている。

前記第１の円形トラック２上に形成されたアブソリュ
ートパターンは、円周を16分割（１ビット分がπ/8ラジ
アンに相当）して目盛数16とした４ビット（ｎ＝４）の
アブソリュートコードのものである。

第１図（ａ）の第１の円形トラック２においては、12
時の位置から時計方向へ順に、透明ビットによる連続し
た四つの「０」ビット、不透明ビットによる連続した二
つの「１」ビット、透明ビットによる単一の「０」ビッ
ト、不透明ビットによる単一の「１」ビット、透明ビッ
トによる単一の「０」ビット、不透明ビットによる連続
した四つの「１」ビット、透明ビットによる連続した二
つの「０」ビット、そして不透明ビットによる単一の
「１」ビットで構成され、従ってこのパターンのアブソ
リュートコードは、「0000110101111001」ということになる。

ここでλはトラック２に沿った１ビット分の長さ寸法
であり、第１図の実施例では目盛数が16であるから、符
号板１の円形トラック上では角度範囲にして360/16＝2
2.5度（π/8ラジアン）に相当する。

内側の第２のトラック３は前述の方向弁別信号と前記
同時読取動作の同期信号（クロック信号）を得るための
インクリメンタルパターンを有するものであり、このト
ラック３上には、丁度１ビットの長さ寸法（角度範囲）
λに相当する16個の区画が交互に透明・不透明を換えて
配列され、全周を16分割したインクリメンタルパターン
となっている。

符号板１には、符号板を間に挟んで対向する光源と光
電変換素子からなる光センサ４−1,4−2,4−3,4−4,4−
5,5A,5Bが検出器として組み合わされ、符号板１とこれ
ら検出器とは回転軸心６を中心とする相対回転を行な
う。この検出器は、トラック２に沿ってλのピッチで配
列されたアブソリュートパターン読取り用の５個の光セ
ンサ４−1,4−2,4−3,4−4,4−５と、トラック３に沿っ
てλ/2の相互間隔を隔てて配置されたインクリメンタル
パターン読取り用の一対の光センサ5A,5Bとからなって
いる。尚、前記アブソリュートパターン読取り用の検出
器の配置間隔は前記単位寸法λまたはその整数倍であれ
ばよく、同様に前記インクリメンタルパターン読取り用
の検出器の間隔もλ/2であればよい。

第１図（ｂ）には、前記各光センサ４−１〜４−５お
よび5A,5Bの検出出力を処理するための信号処理回路の
一例が示されている。

すなわち、光センサ４−１〜４−５の各検出出力はそ
れぞれパルス整形回路10−１〜10−５によって波形整形
されて矩形信号からなるパルス列となり、切換ラッチ回
路20の５つの入力端子21〜25の夫々に入力されている。

一方、光センサ5AからのＡ相信号と光センサ5Bからの
Ｂ相信号の各検出出力は、同様にパルス整形回路10−A,
10−Ｂによって波形整形された後に方向弁別回路18に入
力され、方向弁別回路18からは、Ａ相信号がＢ相信号よ
り進み位相のときに「１」信号が、逆にＢ相信号がＡ相
信号より進み位相のときは「０」信号が切換ラッチ回路
20に与えられている。また、AB相信号の何れかでワンシ
ョットマルチバイブレータ12をトリガーし、その立上り
と立下りの両方でパルスを発生させて符号板１の一周に
つき16分割されたビット対応のクロックパルスとして切
換ラッチ回路20に入力している。この場合、前記クロッ
クパルス信号を作り出すための前記マルチバイブレータ
16のトリガー信号の立上りと立下がりのタイミングは、
前記切換ラッチ回路20の各入力端子へ入力されるパルス
列の最小ビット単位のパルス幅の略中央の時点に同期さ
せてあり、これによって切換ラッチ回路20での入力パル
ス列の高低レベルの読取りのタイミングを該パルス列の
矩形波の立上り・立下りから離れたパルス幅のほぼ中ほ
どの安定した時点に揃え、誤った内容での読取りを防い
でいる。このようなタイミングの選定はアブソリュート
パターンのトラック２とその検出器４−１〜４−５の組
合せに対してインクリメンタルパターンのトラック３と
その検出器5Aおよび5Bの組合せの配置上の位相差を適当
に設定することで容易に実現可能である。

切換ラッチ回路20は、以上のようなクロックパルスの
到来の度に入力端子21〜25の矩形波信号の高低レベルを
ラッチして出力するが、その際、前記方向弁別回路18か
らの方向弁別信号に応じて、第１図（ｂ）に模式的に示
すように、５つの入力のうちの４つを実線または破線の
いずれかの接続に選択的に切換えて出力端子に接続す
る。すなわち、方向弁別信号が「１」のときは入力端子
21を出力端子16−１に、22を16−２に、23を16−３に、
24を16−４に夫々接続して、検出器４−１〜４−４から
のパルス列をクロックタイミングでラッチして出力し、
移動方向が反転して方向弁別信号が「０」になったとき
は検出器４−２〜４−５からのパルス列をクロックタイ
ミングでラッチして出力する。このようにして４つの出
力端子16−1,16−2,16−3,16−４には、前記クロックパ
ルスのタイミングで４ビットの並列データ出力が得ら
れ、このようにして四つの出力端子16−１〜16−４から
符号板１のπ/8ラジアンの回転角度毎に「0,1」の組合
せの異なる４桁の２進コード信号が得られるようになっ
ている。

前記各検出器の出力パルス列と切換ラッチ回路20の切
換ラッチ動作の様子を方向反転時について図示すると第
２図の通りである。この場合、固定された検出器に対し
て符号板１のトラック２が図の左方へ移動した場合（第
１図（ａ）では符号板１が反時計方向に回転した場合）
を正方向、その反対方向を逆方向とする。

第２図において、アブソリュートトラック２のA,B,C
…Ｉは「０」または「１」を示しているものとする。ま
た、アブソリュートトラック２の下部に添画したよう
に、ワンショットマルチバイブレータ12からのクロック
パルスはその立上りが前記符号板の正方向移動時にビッ
ト中央位置に対応するタイミングでa,b,c,…ｆのように
到来し、逆方向移動時にはｆ′,e′,d′…ａ′のように
到来する。

切換ラッチ回路20は、前記符号板の正方向移動時に前
記クロックパルスa,b,c,…ｆによって検出器４−１〜４
−４からのパルス列をラッチして出力端子16−１〜16−
４に出力し、これに対して逆方向移動時にはクロックパ
ルスｆ′,e′,d′…ａ′によって検出器４−２〜４−５
パルス列をラッチして出力端子16−１〜16−４に出力す
る。この様子を第２図に併せて示してある。

すなわち、今、第２図で検出器に対してトラック２が
左方へ移動し、検出器４−５がトラック２のＡのところ
に来たときに、クロックａで出力端子16−4,16−3,16−
2,16−１に各々検出器４−4,4−3,4−2,4−１の値B,C,
D,E,が切換ラッチ回路20によってラッチされて出力され
た状態が第２図の（１）の状態である。トラック２の正
方向移動に伴って次のクロックｂによるラッチ動作によ
り出力端子の内容は第２図の（２）に示す通りとなる。
このときの検出器の位置に対応する番地コードは「CDE
F」である。さらに符号板１が正方向移動すると、クロ
ックｃで（３）の「DEFG」のようになる。このとき末尾
の検出器４−５は、第２図に示したように検出器４−４
が通過したばかりのデータに相当するＣをトラック２上
でとらえており、データＣを出力している。この（３）
の状態のときに符号板が反転して逆方向移動すると、切
換ラッチ回路20が方向弁別回路18からの弁別信号によっ
て第１図（ｂ）に破線で示す接続状態に切り換わり、反
転直後に到来するクロックｃ′により検出器４−２〜４
−５からのパルスの値C,D,E,Fをラッチして出力端子が
（４）に示した「CDEF」の状態となる。その後、この逆
方向移動に伴ってクロックｂ′,a′…により（５）
（６）に示すように「BCDE」「ABCD」が順次出力され
る。このようにして、切換ラッチ回路20の各出力端子16
−１〜16−４に常に正しいエンコーダ出力が得られるも
のである。

ここでアブソリュートパターンについて説明する。第
１図の実施例では、前述したようにＮ＝４であるから、
アブソリュートコードは2^N＝16ビットであり、第１図
（ａ）に示したように、符号板１の円周方向へ隣接する
４ビットを１ビットづつシフトさせた場合に、前記隣接
する４ビットに符号板１の一回転に亙って同じ「0,1」
の組合せのコード信号が生じないようにトラック２上の
アブソリュートパターンの配列（アブソリュートコー
ド）が定められており、これは前述した通り、「000011
0101111001」である。

従って出力端子16−１を2⁰、16−２を2¹、16−３を
2²、16−４を2³に割り当てると、相対回転角度π/8ラジ
アン毎に異なる内容の４ビットのアブソリュート信号が
得られ、第５図にはそれぞれのアブソリュート信号に対
応する十六進数が右側に出力値として添え書きされてい
る。これから解るように、第５図の隣接４ビット分のコ
ード信号をそのまま数値化すれば16の十六進数となり、
またこれは符号板１を一回転した場合に一箇所として同
じ数値となっておらず、従ってアブソリュートエンコー
ダが構成されていることが解る。

アブソリュートパターンの配列の決定は次のようにし
て行なう。

即ち、ビット数が少ないときは順次試行錯誤的に行な
ってもよいが、ビット数が多くなるとコンピュータで演
算させる必要がある。

前述の４ビットの場合で説明すると、例えば各ビット
が「０」の場合は必ずあるから、先ず４つの「０」の連
続「0,0,0,0」を考える。そして「０」が５つ連続する
と同じ組合せが生じてしまうことになるから、「０」が
４つ続いた後には必ず「１」がくると考える。このよう
にして順次「０」か「１」かを追加していき、４つずつ
の区切りで１ビットずつシフトしたときに同じ内容の組
合せが生じないようにすればよい。

このようにしてコンピュータに演算させた結果を第６
図（ａ）（ｂ）（ｃ）（ｄ）に示す。

第６図（ａ）は５ビット、即ちＮ＝５の場合のアブソ
リュートコードであり、第６図（ｂ）は６ビット、即ち
Ｎ＝６の場合のアブソリュートコードであり、第６図
（ｃ）は８ビット、即ちＮ＝８の場合のアブソリュート
コードであり、そして第６図（ｃ）は10ビット、即ちＮ
＝10の場合のアブソリュートコードである。

第６図（ｂ）（ｃ）（ｄ）のアブソリュートコード
は、行の末尾のビットがその次（下）の行の先頭のビッ
トにつながって一連のものとして構成される。

これら第６図のアブソリュートコードをロータリーエ
ンコーダに用いる場合には、最下行の最後のビットが第
１行の先頭のビットにつながって無端状に連続するよう
にする。

このようなアブソリュートコードによれば１トラック
でアブソリュートパターンが実現できるので、所謂イン
クリメンタル型のエンコーダと大きさが殆ど変わらない
アブソリュートエンコーダを得ることが可能である。

尚、以上に述べた実施例では、回転位置を読み取るた
めのロータリーエンコーダを主に説明したが、本発明は
直線位置を読み取るためのリニアエンコーダにも適用で
き、その場合には、検出器と相対移動する符号板に前述
のようなアブソリュートパターンを相対移動方向に沿っ
て直線的に形成すればよい。また、本発明は実施例に挙
げた光学式のものに限らず、磁気式その他の任意の検出
方式のアブソリュートエンコーダに提供できることは述
べるまでもない。

［発明の効果］以上に述べたように、この発明によれば、符号板のア
ブソリュートパターンをトラック上の複数の検出器によ
って読み取る際に、各検出器からの矩形波信号をその最
小ビット単位のパルス幅のほぼ中ほどで同時に読取ると
共に、検出器と符号板の相対移動の正逆方向によって読
取り位置を１ビット分だけシフトさせて読取るから、各
検出器の出力を確実に誤りなく読取って出力することが
出来るでけでなく、符号板の相対移動方向の反転時にも
エンコーダ出力に誤りが生じることはなく、従って高分
解能のアブソリュートエンコーダを提供することができ
るものである。

【図面の簡単な説明】

第１図（ａ）はこの発明の一実施例に係る光学式アブソ
リュートエンコーダの円盤型符号板の模式平面図、同図
（ｂ）は検出器の検出出力を処理するための信号処理回
路の一例を示す回路図、第２図は反転時における前図の
切換ラッチ回路のラッチ動作の様子を示す説明図、第３
図（ａ）は先の提案に係る光学式アブソリュートエンコ
ーダの円盤型符号板の模式平面図、同図（ｂ）は同じく
その検出器の検出出力を処理するための信号処理回路の
一例を示す回路図、第４図は反転時における前図のラッ
チ回路のラッチ動作の様子を示す説明図、第５図はこの
発明の一実施例に係るアブソリュートエンコーダの読み
取りデータのコード変換の様子を示す説明図、第６図は
異なるビット数のアブソリュート信号を得るためのアブ
ソリュートパターンを決定するアブソリュートコードの
幾つかの例を示す説明図である。（主要部分の符号の説明） 1:符号板 2:トラック（アブソリュート） 3:トラック（インクリメンタル）４−１〜４−5:光センサ（アブソリュート） 5A,5B:光センサ（インクリメンタル） 6:回転軸心 10−１〜−5:パルス整形回路 10−Ａ〜−B:パルス整形回路 12:ワンショットマルチバイブレータ 16−１〜−4:出力端子 18:方向弁別回路 16:ワンショットマルチバイブレータ 20:切換ラッチ回路 21〜25:入力端子

Claims

(57)【特許請求の範囲】

【請求項１】アブソリュートパターンを有するトラック
を設けた符号板と、この符号板に対して前記トラックの
長手方向に相対移動可能な検出器とを備えたアブソリュ
ートエンコーダにおいて、前記検出器として前記トラック長手方向に所定間隔で配
列されたｎ＋１個（但しｎは、前記アブソリュートパタ
ーンのスケール目盛数Ｘに対して2^n-1＜Ｘ≦2ⁿを満足す
る整数）の検出器と、前記相対移動の正逆方向を判別する方向弁別手段と、前記検出器のうちのｎ個からの出力パルス列の高低レベ
ルを、その単位パルス幅のほぼ中ほどの時点で前記相対
移動に同期したクロック信号に基づいて同時に読み取る
読取手段と、前記ｎ＋１個の検出器からの出力パルスのうちからｎ個
の検出器出力パルスを前記方向弁別手段の出力に応じて
前記相対移動の正逆方向別に選択を切り換えて前記読取
手段の入力に接続する切換手段、とを備えたことを特徴とするアブソリュートエンコー
ダ。