JPH0235314A - 絶対値エンコーダ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は絶対値エンコーダに関する。

［従来の技術１ 従来、絶対値エンコーダは、スリット数の異なる複数の
トラックを同心円状に並べて所望のビット数のバイナリ
コードやグレイコードを構成する符号板を用いた方式か
一般的である。

また、Ｍ系列乱数のような循環パターンの乱数コードを
円周」二に記した符号板を用いた絶対値エンコーダも公
知である。

［発明が解決しようとする課題］ 上述した、バイナリコードやグレイコードを用いた従来
の絶対値エンコーダでは、ビット数に応じてトラック数
が増えるので、小型の絶対値エンコーダを実現するのが
困難であるという欠点かある。

また、循環乱数コードを用いた方式では次のような欠点
がある。

（１）循環乱数コードは、例えば第６図の符号板のよう
なもので、同図で不透明部（斜線部）を°０°°、とい
うようになるが、これを隣あった４ビット毎に読みとれ
ば、表１に示すように相異なる１６個のコードが得られ
るので、得られたコードをＲＯＭを用いて所望のコード
に変換すれば絶対値エンコーダができあがる。

表１ このような構成では、各ビットの検出素子のばらつきな
どの電気的要因や符号板の取り付は誤差などの機械的要
因により、各ビットの位相にすらが生しると、変換後の
データが大きく誤まることがある。例えば表１で１〜１
６を変換後のコードとすると、検出コードが １１０１→１１００ と１ピツ］・だけずれると、変換出力は７→１２ と大きく変わってしまう。

（２）絶対値出力を並列に出力するのて、ビット数に応
じて信号線の数か増える。

（３）コードを検出するために、円周上の各ビットに対
応する位置に検出素子玄並べる必要かあるか、エンコー
ダの分解能を上げるためには、検出素子を小さくする必
要がある。分解能を１ピッｌ−１げると検出面積が坏に
指数関数的に小さくなっていく。検出面積が小さくなる
と、検出感度か落ちたり、検出信号の大きさが小さくな
るため、ノイズマージンか著しく減少する。

［課題を解決するだめの手段］ 本発明の第１の絶対値エンコーダは、 ｎ個の複数の区画に等分割され、各区画にばＯまたはｌ
のコードか、連続するに個（３５２勺の区画のコードか
らなるｎ個のパターンが互いに異なる循環乱数コードを
形成するように記されている第１のトラックと、第１の
トラックと同一平面内にあり、ｎ個の複数の区画に等分
割され、各区画は第１のトラックの区画とはある位相差
を持ち、第１のトラックの１つの区画のみに隣接し、Ｏ
または１のコードか記されている第１のサブ区画とこれ
に続き、第１のトラックの２つの区画に隣接し、コまた
はＯのコードか記されている第２のサブ区画とからなる
第２のトラックとを含む可動符号板と、 第１のトラックに対向して固定配置されたに個の検出素
子を含み、前記乱数コードを検出する第１の乱数コード
検出部と、 第１のトラックに対向して、かつ第１のトラックの区画
と第２のトラックの区画の位相差に第１のサブ区画の長
さより小さいある量を加算した量だ６つ第１の乱数コー
ド検出部の検出素子よりずれて固定配置されたに個の検
出素子を含み、前記乱数コードを検出する第２の乱数コ
ード検出部と、第２のトラックの各区画のコードを、前
記位相差だけ第１の乱数コード検出部よりもすらして読
出し、基準パルスを発生ずる基準パルス発生部と、 ］　１ 前記基準パルスの第１のサブ区画に相当する区間では第
１の乱数コード検出部で検出された乱数コードを選択し
、前記基準パルスの第２のサブ区画に相当する区間では
第２の乱数コード検出部で検出された乱数コードを選択
し、出力するセレクタと、 セレクタから゛出力された乱数コードを移動物体の絶対
位置を示すコードに変換するＲＯＭと、前記基準パルス
の立上り、立下りから所定の時間後にトリガパルスを発
生するトリガパルス発生回路と、 前記トリガパルスによって前記ＲＯＭの出力をラッチし
、出力するフリップフロップとを有するものである。

本発明の第２の絶対値エンコーダは、 ｎ個の複数の区画に等分割され、各区画にはＯまたは１
のコードが、連続するに個（ｎ≦２ｋ）の区画のコード
からなるｎ個のパターンか互いに異なる循環乱数コード
を形成するように記されている第１のトラックと、第１
のトラックと同一平面内にあり、ｎ個の複数の区画に等
分割され、各区画は第１のトラックの区画とはある位相
差を持ち、第１のトラックの１つの区画のみに隣接し、
Ｏまたは１のコードが記されている第１のサブ区画とこ
れに続き、第１のトラックの２つの区画に隣接し、１ま
たはＯのコードが記されている第２のサブ区画とからな
る第２のトラックとを含む可動符号板と、 第１のトラックに対向して固定配置されたに個の検出素
子を含み、前記乱数コードを検出する第１の乱数コード
検出部と、 第１のトラックに対向して、かつ第１のトラックの区画
と第２のトラックの区画の位相差に第１のサブ区画の長
さより小さいある量を加算した量だ６づ第１の乱数コー
ド検出部の検出素子よりずれて固定配置されたに個の検
出素子を含み、前記乱数コードを検出する第２の乱数コ
ード検出部と、第２のトラックの各区画のコードを、前
記位相差だけ第１の乱数コード検出部よりもずらして読
出し、インクリメンタルパルスを発生ずるインクリメン
タルパルス発生部と、 前記インクリメンタルパルスの第１のサブ区画に相当す
る区間では第１の乱数コード検出部で検出された乱数コ
ードを選択し、前記インクリメンタルパルスの第２のサ
ブ区画に相当する区間では第２の乱数コード検出部で検
出された乱数コードを選択し、出力するセレクタと、 シフトレジスタを含み、前記循環乱数コードを順次発生
ずるシフトレジスタ部と、 セレクタの出力とシフトレジスタ部の出力を比較する比
較器と、 比較器から一致信号が出力されるまでクロックパルスを
発生し、シフトレジスタへシフトクロックとして出力す
るクロックパルス発生器と、前記シフトクロックをカウ
ントするカウンタと、 前記インクリメンタルパルスとカウンタのカウント値を
合成して、移動物体の絶対位置を示すデータを出力する
出力合成回路とを有するものである。

本発明の第３の絶対値エンコーダは、 ｎ個の複数の区画に等分割され、各区画には○または１
のコードが、連続するに個（ｎ≦２ｋ）の区画のコード
からなるｎ個のパターンか互いに異なる循環乱数コード
を形成するように記されている第１のトラックと、第１
のトラックと同一平面内にあり、複数の区画に等分割さ
れ、各区画はトラック方向にさらに２つの区画に分割さ
れそれぞれ０．１のコードが記されている第２のトラッ
クとを含む可動符号板と、 第１のトラックに対向して固定配置されたに個の検出素
子を含み、前記乱数コードを検出する乱数コード検出部
と、 第２のトラックの各区画のコードを読取り、９０°位相
差の２相のインクリメンタルパルスを発生ずるインクリ
メンタルパルス発生部と、双方向シフトレジスタを含み
、前記循環乱数コードを順次発生ずるシフトレジスタ部
と、９０°位相差の２相のインクリメンタルパルスで移
動物体の移動方向を判別する方向判別回路と、 乱数コード検出部の出力とシフトレジスタ部の出力を比
較する比較器と、 比較器から一致信号が出力されるまで、方向判別回路で
判別された移動方向が順方向の場合左シフトクロックパ
ルスを、逆方向の場合右シフトクロックパルスを双方向
シフトレジスタに出力するクロックパルス発生回路と、 前記左シフトクロックパルス、右シフトクロックパルス
をそれぞれカウントアツプパルス、カウントダウンパル
スとしてカウントするアップダウンカウンタとを有する
ものである。

本発明の第４の絶対値エンコーダは、 ｎ個の複数の区画に等分割され、各区画にはＯまたは１
のコードが、連続するに個（ｎ≦２ｋ）の区画のコード
からなるｎ個のパターンが互いに異なる循環乱数コード
を形成するように記されている可動符号板と、可動符号
板に対向して固定配置されたに個の検出素子を含み、前
記乱数コードを検出する乱数コード検出部と、乱数コー
ド検出部から出力された乱数コードを移動物体の絶対位
置を示す所定のコードに変換するＲＯＭを備えた絶対値
エンコーダにおいて、 リセット時にクリヤされるカウンタと、ＲＯＭの出力と
カウンタの出力を比較する比較器と、 比較器から一致信号か出力されるまで、カウンタが計数
するカウントパルスを発生ずるカウントパルス発生回路
と、 カウンタがリセットされてから前記一致信号か出力され
るまではカウンタの出力の下位２ビットを選択し、一致
信号が出力された後はＲＯＭの出力の下位２ビットを選
択するセレクタと、セレクタの出力を電気的に９０°位
相差の２相パルスとして出力する出力回路とを有するこ
とを特徴とする。

本発明の第５の絶対値エンコーダは、分解能の低い部分
として、ｎ個の複数の区画に等分割され、各区画にはＯ
または１のコードか、連続するに個（ｎ≦２ｋ）の区画
のコードからなるｎ個のパターンか互いに異なる循環乱
数コードを形成するように記されているトラックを、ま
た分解能の高い部分としてグレイコードまたはバイナリ
コードか記されているｊ〜ラックを含む可動符号板を有
する。

［作用］ 第１の絶対値エンコーダでは、循環乱数コードを位相差
のある２相のコードとして検出し、これを基準パルスで
切り換えてＲＯＭに人力し、ＲＯＭの変換遅れ時間等を
考慮して出力段のフリップフロップをトリガする構成と
なっており、基準パルスの立上かり、立下かりのタイミ
ングは乱数コード信号の立上がり、立下かりのタイミン
グからずれているため、検出素子のばらつきや符号板の
取り付は誤差なとで乱数コード信号がある程度変動して
も正しい乱数コードが得られる。

第２の絶対値エンコーダでは、循環乱数コードとじて例
えばＭ系列乱数コード等か用いられ、この循環乱数コー
ドを発生ずる回路としてシフトレジスタか設けられてい
る。この第２の絶対値エンコーダでも、第１の絶対値エ
ンコーダと同様に符号板から検出される循環乱数コード
信号が多少変動しても正しい乱数コードか得られる。

第３の絶対値エンコーダでは、循環乱数コードとじて例
えばＭ系列乱数コー１〜等が用いられ、また循環乱数コ
ードを発生ずるシフトレジスタ部のシフ１〜レジスタは
双方向となっており、またカウンタとしてアップダウン
カウンタか用いられ、順方向および逆方向の絶対位置か
得られるようになっている。

第４の絶対値エンコーダでは、リセット時に現在の絶対
位置かＡ相、Ｂ相パルスとして出力され、その後は位置
が変化する毎にインクリメンタルエンコーダと同様に、
Ａ相、Ｂ相のインクリメンタルパルスとして出力される
ので、これをカウンタて受Ｇづることにより、絶対位置
が得られる。

したがって、信号線は分解能に関係なくＡ相、Ｂ相の分
だけて済む。

第５の絶対値エンコーダでは、循環乱数コードとバイナ
リコードまたはグレイコードからなる符母板か用いられ
ており、絶対値エンコーダの小型化が可能であり、また
分解能の低い部分に循環乱数コードか用いられているた
め、検出素子の大きさを小さくする必要がなく、検出感
度や雑音耐量なとの点で有利であり、高分解能化か可能
である。

［実施例］ 次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明の絶対値エンコーダの第１の実施例の構
成図、第２図は符号板２のパターンを示す図、第３図は
乱数コード検出部６．７から出力される乱数コード、基
準パルス発生部８から出力される基準パルスＣＰ、セレ
クタ９から出力されるコードのタイミングチャート、第
４図は基準パルスｃｐ、セレクタ出力Ｐ、ＲＯＭ出力Ｑ
、トリガパルスＣＫ、フリップフロップ出力Ｙのタイミ
ングチャートである。

本実施例は、第１図に示すように、光源１と、符号板２
と、検出素子３．４．５と、乱数コード検出部６，７と
、基準パルス発生部８と、セレクタ９と、ＲＯＭｌ０と
、ｌ・リガパルス発生回路１１と、フリップフロップ１
２とて構成されている。

符号板２は回転物体（図示せず）に取付けられ、第２図
に示すように、外側のトラックには第６図に示した符号
板と同し循環乱数コードが記され、内側のトラックは１
６個の区画に等分割され、各区画は外側のトラックの区
画の長さの％だけ外側のトラックの区画に対してずれて
おり、各区画はさらにトラック方向に等分割されてそれ
ぞれ不透明部（斜線部分）と透明部（白い部分）となっ
て、それぞれ０．１のコードとして読みとられる。検出
素子３，４はいずれも４個のフォトダイオードからなり
、符号板２の外側のトラックに対向して固定配置されて
おり、検出素子４のフォトダイオードは検出素子３のフ
ォトダイオードよりも符号板２の外側のトラックの各区
画の円周方向の半分だけずれている。乱数コード検出部
６．７はそれぞれ検出素子３．４で検出された乱数コー
ド信号を波形整形し信号Ａ。−Ａ３からなる乱数コード
信号Ａ、信号Ｂ。〜Ｂ３からなる乱数コト信号Ｂを出力
する。基準パルス発生部８は検出素子５て読取られた符
号板２の内側のトラックのコード信号を波形整形し、デ
ユーティサイクル５０％の基準パルスＣＰを発生する。

セレクタ９は基準パルスＣＰのロウレベルの区間では乱
数コード検出部６から出力された乱数コード信号Ａを、
基準パルスＣＰのハイレベルの区間では乱数コード検出
部７から出力された乱数コード信号Ｂを選択し、信号Ｐ
。−Ｐ３からなる乱数コード信号Ｐとして出力する（第
３図）。すなわち、乱数コード信号Ｐは、基準パルスＣ
Ｐにより Ｐｋ＝Ａｋ　−ＣＰ＋Ｂｋ　−ＣＰ　（ｋ＝ｏ〜３）と
なる。

このように、基準パルスＣＰの立」ユリ、立下りのタイ
ミングはそれぞれコード信号Ａ。〜Ａ３Ｂｏ〜Ｂ３の立
上り、立下りのタイミングからずれているため、検出素
子４．５のばらつきや符号板２の取（１け誤差などによ
りコード信号Ａ。〜Ａ３．Ｂｏ〜Ｂ３がある程度変動し
ても正しい乱数コード信号Ｐが得られ、ＲＯＭｌ０に出
力される。ＲＯＭｌ０の出力Ｑはトリガパルス発生回路
１１て発生するトリガパルスＣＫによりフリップフロッ
プ１２にラッチされ、絶対値出力Ｙとして出力される。

なお、トリガパルス発生回路１１は、第４図（同図（１
）はＣＷ力方向同図はＣＣＷ方向の場合を示す）に示し
たように、基準パルスＣＰの立上りおよび立下りからＲ
ＯＭｌ０の遅れ時間等を考慮した一定の遅延時間Ｔｏ後
にトリガパルスＣＫを発生するもので、これにより、内
部回路のばらつきや遅れなどによる誤った出力をなくす
ことが可能である。

第５図は本発明の絶対値エンコーダの第２の実施例の構
成図、第６図は符号板２２のパターン図、第７図はシフ
トレジスタ３１とシフト人力発生回路３２を示す回路図
、第８図は乱数コード検出部２６、１７から出力される
乱数コード信号ＭＡｏ〜ＭＡ３．ＭＢＯ〜ＭＢ３、イン
クリメンタルパルスＩＰ、セレクタ２９から出力される
乱数コード信号Ｐ、カウンタ３４の出力値、出力合成回
路３５の出力値のタイミングヂャートである。

本実施例は、光源２１と、符号板２２と、検出素子２３
〜２５と、乱数コード検出部２６．２７と、インクリメ
ンタルパルス発生部２８と、セレクタ２９と、比較器３
０と、シフトレジスタ３】と、シフト人力発生回路３２
と、クロックパルス発生回路３３と、カウンタ３４と、
出力合成回路３５とで構成されている。

符号板２２は、第６図に示すように、外側のトラックが
１５個の区画に分割され、１区画ずつずらした連続した
区画からなるパターンが表２に示すような４ビットのＭ
系列乱数コードとなるように、斜線部分が不透明、白い
部分が透明となって、それぞれ°°０°’、　”１”と
して読み取られるようになっており、また内側のトラッ
クは１５の区画に等分割され、符号板２と同様に不透明
部（斜線部分）と透明部（白い部分）が配置されている
。

表２ 検出素子２３．２４は検出素子１３．１４と同じくフォ
トダイオードで構成され、検出素子１３．１４と同し位
置関係で符号板２２に対して固定配置されている。乱数
コード検出部２６．２７はそれぞれ検出素子２３．２４
で検出された乱数コード信号を波形整形し、信号Ｍ　Ａ
　ｏ〜Ｍ　Ａ　３からなる乱数コード信号ＭＡ、信号Ｍ
Ｂｏ〜Ｍ　Ｂ　３からなる乱数コード信号ＭＢを出力す
る。インクリメンタルパルス発生部２８は検出素子２５
で読取られた符号板２２の内側のトラックのコード信号
を波形整形し、デユーティサイクル５０％のインクリメ
ンタルパルスＩＰを発生ずる。セレクタ２９ばインクリ
メンタルパルスＩＰのロウレベルの区間では乱数コード
検出部２６から出力された乱数コード信号ＭＡを、イン
クリメンタルパルスＩＰのハイレベルの区間では乱数コ
ード信号検出部２７から出力された乱数コード信号ＭＢ
を選択し、信号Ｐｏ”Ｐ３からなる乱数コード信号Ｐと
して出力する（第８図）。すなわち、乱数コード信号Ｐ
は、インクリメンタルパルスＩＰにより Ｐｋ＝ＭＡｋ　　・　ＩＰ＋ＭＢｋ　　・　ＩＰ（ｋ＝
ｏ〜３） となる。

このように、インクリメンタルパルスＩＰの立上り、立
下りのタイミングはそれぞれ信号Ｍ　Ａ　。

〜ＭＡ３　　ＭＢＯ〜ＭＢ３の立上り、立下りのタイミ
ングからずれているため、検出素子２４．２５のばらつ
きや符号板２２の取付は誤差などにより信号ＭＡｏ　〜
ＭＡ３　、ＭＢｏ　〜ＭＢ３がある程度変動しても正し
い乱数コード信号Ｐか得られる。シフトレジスタ３１と
シフト入力回路３２とからなるシフトレジスタ部は符号
板２２に記された４ビットｂ。

ｂ　、、ｂ　２．　ｂ　３からなるＭ系列乱数コード（
表２）を発生する。比較器３０はセレクタ２９の出力Ｐ
とシフトレジスタ３１の出力を比較して結果をクロック
パルス発生回路３３へ出力する。クロックパルス発生回
路２３は比較器３０て両者が一致するまで、シフトクロ
ックパルスＣＫを発生ずる。カウンタ３４はこのシフト
クロックパルスＣＫをカウントする。

出力合成回路３５はカウンタ３４の出力をインクリメン
タルパルスＩＰによって細分化し、絶対位置データとし
て出力する（第８図参照）。なお、インクリメンタルパ
ルスＩＰとは９０°位相差のインクリメンタルパルスを
追加して２相のインクリメンタルパルスとすることによ
り、さらに細かい絶対値出力を得ることができる。

第９図は本発明の絶対値エンコーダの第３の実施例を示
す図である。これは、リニア絶対値エンコーダの例で、
構成は直線状の符号板と検出素子以外は、前記回転式絶
対値エンコーダ（第５図）と同じである。

第１０図は本発明の絶対値エンコーダの第４の実施例の
構成図である。

本実施例は、光源４１と、符号板４２と、検出素子４３
〜４５と、乱数コード検出部４６と、インクリメンタル
パルス発生部４７と、方向判別回路４８と、双方向シフ
トレジスタ４９と、シフト人力発生回路５０と、比較器
５１と、クロックパルス発生回路５２と、アップダウン
カウンタ５３とて構成されている。

符号板４２は符号板２２と同しである。検出素子４３は
４個のフォトダイオードからなり、符号板４２の外側の
トラックに対向して固定配置され、検出素子４４．４５
もフォトダイオードで、符号板４２の内側のトラックに
対向して固定配置されている。検出素子４４，４５は、
符号板４２の外側のトラックの区画と内側のトラックの
対応する区画の位置関係と同じになるように検出素子４
３に対して設Ｃづられている。インクリメンタルパルス
発生部４７は、検出素子４４．４５の出力を受けて９０
°位相差の２相のインクリメンタルパルスを発生ずる。

方向判別回路５０は２相のインクリメンタルパルスから
符号板４２の回転方向（正回転、逆回転）を判別する。

双方向シフトレジスタ４９とシフト人力発生回路５１と
からなる双方向シフトレジスタ部では、符号板４２に記
されたＭ系列乱数と同じパターンのデータを発生ずる。

シフトレジスタ４９の左シフトと右シフトは、符号板４
２の正回転と逆回転のように回転方向に対応するように
データを発生するようになっている。比較器５１はこの
シフトレジスタ４９の出力と検出したＭ系列乱数コード
とを比較して、結果をクロックパルス発生回路５２へ出
力する。クロックパルス発生回路５２ては、比較した結
果両者か一致しない場合、方向判別回路４８で判別され
た回転方向に応して、正回転の場合左シフトクロックパ
ルスを、逆回転の場合右シフトクロックパルスを前２者
が一致するまで発生する。それと同時にアップダウンカ
ウンタ５３ては、前記左または右シフトクロックパルス
をそれぞれアップカウントパルス、ダウンカウントパル
スとしてカウントする。

これにより、アップダウンカウンタ５３の出力は、符号
板４２の回転位置に対応した値、すなわち絶対値出力と
なる。なお、方向判別回路４８としては電源オン時にエ
ンコーダか静止していた場合でも特定方向の判別信号を
出すものが一般的であるが、ここでもそのような回路を
用いるものとする。

本実施例によれば、Ｍ系列乱数コードとインクリメンタ
ルスリットの２トラツクからなる符号板を用いるので、
小型高分解能の絶対値エンコーダを容易に実現できる。

第１１図は本発明の第５の実施例を示す図である。これ
は、リニア絶対値エンコーダの例で、構成は、検出素子
が直線式の符号板と検出素子とからなる以外は、前記回
転式絶対値エンコーダ（第１０図）と同じである。

第１２図は本発明の絶対値エンコーダの第６の実施例の
構成図である。

本実施例は、光源６１と、符号板６２と、検出素子６３
と、乱数コード検出部６４と、ＲＯＭ６５と、カウンタ
６６と、比較器６７と、クロックパルス発生回路６８と
、ＳＲフリップフロップ６９と、セレクタ７０と、排他
的論理和回路７１を有している。

符号板６２には第６図に示した符号板と同じ循環乱数コ
ードが記されている。検出素子６３は４個のフォトダイ
オードからなり、符号板６２のパターンと対向して固定
配置されている。乱数コード検出部６４は検出素子６３
て検出されたコード信号を波形整形する。ＲＯＭ６５は
乱数コード検出部５４から出力された乱数コードを所定
のコードに変換する。

カウンタ６６は、電源投入時なとにリセット信号が入力
するとクリアされる。比較器６７はこのカウンタ６６の
出力とＲＯＭ６５の出力とを比較し、両者が等しければ
ＥＱ・１を、等しくなければＥＱ＝０を出力する。両者
か等しくない場合、クロックパルス発生回路６８からク
ロックパルスが発生し、カウンタ６６を計数させる。該
カウントパルスは、カウンタ６６の出力と比較器６７の
出力か一致するまで発生される。両者が一致するとＥＱ
・°°１°°か出力され、ＳＲフリップフロップ６９を
セットし、出力Ｑ＝”１°゛となる。このＳＲフリップ
フロップ９はリセット信号か入ったとき、Ｑ−”Ｏｏｏ
となっているもので、出力Ｑがセレクタ７０のセレクト
信号となっている。セレクタ７０はセレクト信号が°゛
０°゛のときＡ。、Ａ１、°１°°のときＢ。、Ｂ、を
出力するものて、本実施例ではＡ。、　Ａ　＋　として
カウンタ６６の下位２ビット、Ｂｏ、Ｂ＋　としてとし
てＲＯＭ出力の下位２ビットを入ツＪしているので、結
局セレクタ７０の出力としてはカウンタ６６とＲＯＭ６
５の出力が一致するまではカウンタ６６の出力とし、一
致後はＲＯＭ６５の出力とするものである。セレクタ７
０の出力を排他的論理和回路７１を通ずことにより、９
０°位相差のＡ、Ｂ相出力とすることができる。

以上のような構成にすることで、リセット時に現在の絶
対位置かＡ相、Ｂ相パルスとして出力され、その後は、
位置が変化する毎にインクリメンタルエンコーダと同様
にＡ相、Ｂ相のインクリメンタルパルスとして出力され
るので、これをカウンタなとで受ければ絶対位置が得ら
れる。このようにすると、信号線は、分解能に関係なく
Ａ相Ｂ相の分だけですむことになる。

第１３図は本発明の絶対値エンコーダの第７の実施例で
、符号板を示す図である。

本実施例は７ビットの絶対値エンコーダの例で、符号板
は４つのトラック８１．８２．８３．８４からなり、各
トラック８１〜８４において、不透明部（斜線部分）は
０、透明部（白い部分）は１のコードを示している。ト
ラック８１には４ビットＲ３〜Ｒｏからなる相異なる１
６個のパターンを有する循環乱数コードか用いられてお
り、このパターンを検出し、ＲＯＭ等を用いて表３のよ
うにＢ６〜Ｂ３のハイナリコ−１・へ変換すれば、バイ
ナリ出力の絶対値エンコーダと同一となる。

トラック８２〜８４は、従来の７ビットのバイナリコー
ドの絶対値エンコーダの下位３ビットのパターンと同一
である。すなわち、表４に示す７ビット絶対値エンコー
ダのコードの下位３ビット表４ ３　ら したがって、下位３ビットを表４のＢ。〜Ｂ２とし、上
位４ビットは乱数コードを変換して表３Ｂ３〜Ｂ６とし
、上位ビット、下位ビットを組み合わせれば、７ビット
の絶対値エンコーダか実現できる。

このように、低分解能部分を乱数コード、高分解能部分
をバイナリコードやグレイコードとした構成にすること
で、小型高分解能の絶対値エンコーダを実用化できる。

なお、リニアエンコーダの場合、ｎ−にの区画の範囲内
で絶対値がわかることは言うまでもない。また、以」二
の説明は光学式の場合であるが、磁気式エンコーダの場
合は、１．０をＮ−３極パターンに変更できることは言
うまでもない。

［発明の効果］ 以」−説明したように本発明は次のような効果がある。

（１）符号板に記された循環乱数コードを位相差のある
２相のコードとして検出し、これを基準パルスで切り換
えて出力し、その際基準パルスの立上かり、立下がりの
タイミングをコード信号の立上がり、立下がりのタイミ
ングからずらすことにより、検出素子のばらつきや符号
板の取り付は誤差などにコード信号がある程度変動して
も正しい乱数コードか得られる。

（２）リセット時に現在の絶対位置かＡ相、Ｂ相パルス
として出力され、その後は位置が変化する毎にインクリ
メンタルエンコーダと同様に、Ａ相、Ｂ相のインクリメ
ンタルパルスとして出力されるので、これをカウンタて
受Ｃプることにより、絶対位置が得られ、したがって、
信号線は分解能に関係なくＡ相、Ｂ相の分だけて済む。

（３）低分解能部分を乱数コード、高分解能を部分をバ
イナリコードやグレイコードとすることにより、小型、
高分解能の絶対値エンコーダを実現できる。

【図面の簡単な説明】

第１図は本発明の絶対値エンコーダの第１の実施例の構
成図、第２図は符号板２のパターンを示す図、第３図は
乱数コード検出部６．７から出力される乱数ツー１〜信
号、基準パルス発生部８から出力される基準パルスＣＰ
、セレクタ９から出力されるコードのタイミングチャー
ト、第４図は基準パルスＣＰ、セレクタ出力Ｐ、ＲＯＭ
出力Ｑ、トリガパルスＣＫ、フリップフロップ出力Ｙの
タイミングチャート、第５図は本発明の絶対値エンコー
ダの第２の実施例の構成図、第６図は符号板２２のパタ
ーン図、第７図はシフトレジスタ３１とシフト入力発生
回路３２を示す回路図、第８図は乱数コード検出部２６
．２７から出力されるコード信号ＭＡｏ　−ＭＡ３１Ｍ
Ｂｏ　〜ＭＢ３．インクリメンタルパルスＩＰ、セレク
タ２９から出力されるコト信号Ｐ、カウンタ３４の出力
値、出力合成回路３５の出力値のタイミングチャート、
第９図は本発明の絶対値エンコーダの第３の実施例の構
成図、第１０図〜第１２図はそれぞれ本発明の絶対値ニ
ンニクの第４．第５．第６の実施例の構成図、第１３図
は本発明の絶対値エンコーダの第７の実施例で、符号板
を示す図である。 １　、２＋、　４１．６］・・・・・・・・光源、８１
〜８４・・・・・・・・トラック。

Claims (1)

1. 【特許請求の範囲】 １、ｎ個の複数の区画に等分割され、各区画には０また
   は１のコードが、連続するｋ個（ｎ≦２＾ｋ）の区画の
   コードからなるｎ個のパターンが互いに異なる循環乱数
   コードを形成するように記されている第１のトラックと
   、第１のトラックと同一平面内にあり、ｎ個の複数の区
   画に等分割され、各区画は第１のトラックの区画とはあ
   る位相差を持ち、第１のトラックの１つの区画のみに隣
   接し、０または１のコードが記されている第１のサブ区
   画とこれに続き、第１のトラックの２つの区画に隣接し
   、１または０のコードが記されている第２のサブ区画と
   からなる第２のトラックとを含む可動符号板と、 第１のトラックに対向して固定配置された、ｋ個の検出
   素子を含み、前記乱数コードを検出する第１の乱数コー
   ド検出部と、 第１のトラックに対向して、かつ第１のトラックの区画
   と第２のトラックの区画の位相差に第１のサブ区画の長
   さより小さいある量を加算した量だけ第１の乱数コード
   検出部の検出素子よりずれて固定配置されたに個の検出
   素子を含み、前記乱数コードを検出する第２の乱数コー
   ド検出部と、第２のトラックの各区画のコードを、前記
   位相差だけ第１の乱数コード検出部よりもずらして読出
   し、基準パルスを発生する基準パルス発生部と、 前記基準パルスの第１のサブ区画に相当する区間では第
   １の乱数コード検出部で検出された乱数コードを選択し
   、前記基準パルスの第２のサブ区画に相当する区間では
   第２の乱数コード検出部で検出された乱数コードを選択
   し、出力するセレクタと、 セレクタから出力された乱数コードを移動物体の絶対位
   置を示すコードに変換するＲＯＭと、前記基準パルスの
   立上り、立下りから所定の時間後にトリガパルスを発生
   するトリガパルス発生回路と、 前記トリガパルスによって前記ＲＯＭの出力をラッチし
   、出力するフリップフロップとを有する絶対値エンコー
   ダ。 ２、ｎ個の複数の区画に等分割され、各区画には０また
   は１のコードが、連続するｋ個（ｎ≦２＾ｋ）の区画の
   コードからなるｎ個のパターンが互いに異なる循環乱数
   コードを形成するように記されている第１のトラックと
   、第１のトラックと同一平面内にあり、ｎ個の複数の区
   画に等分割され、各区画は第１のトラックの区画とはあ
   る位相差を持ち、第１のトラックの１つの区画のみに隣
   接し、０または１のコードが記されている第１のサブ区
   画とこれに続き、第１のトラックの２つの区画に隣接し
   、１または０のコードが記されている第２のサブ区画と
   からなる第２のトラックとを含む可動符号板と、 第１のトラックに対向して固定配置されたｋ個の検出素
   子を含み、前記乱数コードを検出する第１の乱数コード
   検出部と、 第１のトラックに対向して、かつ第１のトラックの区画
   と第２のトラックの区画の位相差に第１のサブ区画の長
   さより小さいある量を加算した量だけ第１の乱数コード
   検出部の検出素子よりずれて固定配置されたｋ個の検出
   素子を含み、前記乱数コードを検出する第２の乱数コー
   ド検出部と、第２のトラックの各区画のコードを、前記
   位相差だけ第１の乱数コード検出部よりもずらして読出
   し、インクリメンタルパルスを発生するインクリメンタ
   ルパルス発生部と、 前記インクリメンタルパルスの第１のサブ区画に相当す
   る区間では第１の乱数コード検出部で検出された乱数コ
   ードを選択し、前記インクリメンタルパルスの第２のサ
   ブ区画に相当する区間では第２の乱数コード検出部で検
   出された乱数コードを選択し、出力するセレクタと、 シフトレジスタを含み、前記循環乱数コードを順次発生
   するシフトレジスタ部と、 セレクタの出力とシフトレジスタ部の出力を比較する比
   較器と、 比較器から一致信号が出力されるまでクロックパルスを
   発生し、シフトレジスタへシフトクロックとして出力す
   るクロックパルス発生器と、前記シフトクロックをカウ
   ントするカウンタと、 前記インクリメンタルパルスとカウンタのカウント値を
   合成して、移動物体の絶対位置を示すデータを出力する
   出力合成回路とを有する絶対値エンコーダ。 ３、ｎ個の複数の区画に等分割され、各区画には０また
   は１のコードが、連続するｋ個（ｎ≦２＾ｋ）の区画の
   コードからなるｎ個のパターンが互いに異なる循環乱数
   コードを形成するように記されている第１のトラックと
   、第１のトラックと同一平面内にあり、複数の区画に等
   分割され、各区画はトラック方向にさらに２つの区画に
   分割されそれぞれ０、１のコードが記されている第２の
   トラックとを含む可動符号板と、 第１のトラックに対向して固定配置されたｋ個の検出素
   子を含み、前記乱数コードを検出する乱数コード検出部
   と、 第２のトラックの各区画のコードを読取り、９０°位相
   差の２相のインクリメンタルパルスを発生するインクリ
   メンタルパルス発生部と、 双方向シフトレジスタを含み、前記循環乱数コードを順
   次発生するシフトレジスタ部と、９０°位相差の２相の
   インクリメンタルパルスで移動物体の移動方向を判別す
   る方向判別回路と、 乱数コード検出部の出力とシフトレジスタ部の出力を比
   較する比較器と、 比較器から一致信号が出力されるまで、方向判別回路で
   判別された移動方向が順方向の場合左シフトクロックパ
   ルスを、逆方向の場合右シフトクロックパルスを双方向
   シフトレジスタに出力するクロックパルス発生回路と、 前記左シフトクロックパルス、右シフトクロックパルス
   をそれぞれカウントアップパルス、カウントダウンパル
   スとしてカウントするアップダウンカウンタとを有する
   絶対値エンコーダ。 ４、ｎ個の複数の区画に等分割され、各区画には０また
   は１のコードが、連続するｋ個（ｎ≦２＾ｋ）の区画の
   コードからなるｎ個のパターンが互いに異なる循環乱数
   コードを形成するように記されている可動符号板と、可
   動符号板に対向して固定配置されたｋ個の検出素子を含
   み、前記乱数コードを検出する乱数コード検出部と、乱
   数コード検出部から出力された乱数コードを移動物体の
   絶対位置を示す所定のコードに変換するＲＯＭを備えた
   絶対値エンコーダにおいて、 リセット時にクリヤされるカウンタと、 ＲＯＭの出力とカウンタの出力を比較する比較器と、 比較器から一致信号が出力されるまで、カウンタが計数
   するカウントパルスを発生するカウントパルス発生回路
   と、 カウンタがリセットされてから前記一致信号が出力され
   るまではカウンタの出力の下位２ビットを選択し、一致
   信号が出力された後はＲＯＭの出力の下位２ビットを選
   択するセレクタと、 セレクタの出力を電気的に９０°位相差の２相パルスと
   して出力する出力回路とを有することを特徴とする絶対
   値エンコーダ。 ５、絶対値エンコーダにおいて、分解能の低い部分とし
   て、ｎ個の複数の区画に等分割され、各区画には０また
   は１のコードが、連続するｋ個（ｎ≦２＾ｋ）の区画の
   コードからなるｎ個のパターンが互いに異なる循環乱数
   コードを形成するように記されているトラックを、また
   分解能の高い部分としてグレイコードまたはバイナリコ
   ードが記されているトラックを含む可動符号板を有する
   ことを特徴とする絶対値エンコーダ。