JPH0814499B2 - 絶対値エンコーダ - Google Patents
絶対値エンコーダInfo
- Publication number
- JPH0814499B2 JPH0814499B2 JP63183438A JP18343888A JPH0814499B2 JP H0814499 B2 JPH0814499 B2 JP H0814499B2 JP 63183438 A JP63183438 A JP 63183438A JP 18343888 A JP18343888 A JP 18343888A JP H0814499 B2 JPH0814499 B2 JP H0814499B2
- Authority
- JP
- Japan
- Prior art keywords
- code
- output
- counter
- absolute value
- value encoder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は絶対値エンコーダに関する。
従来、絶対値エンコーダは、スリット数の異なる複数
のトラックを同心円状に並べて所望のビット数のバイナ
リコードやグレイコードを構成する符号板を用いた方式
が一般的である。
のトラックを同心円状に並べて所望のビット数のバイナ
リコードやグレイコードを構成する符号板を用いた方式
が一般的である。
また、Ｍ系列乱数のような循環パターンの乱数コード
を円周上に記した符号板を用いた絶対値エンコーダも公
知である。
を円周上に記した符号板を用いた絶対値エンコーダも公
知である。
循環乱数コードは、例えば第３図の符号板のようなも
ので、同図で不透明部（斜線部）を“0"、透明部（白い
部分）を“1"として読みとると というようになるが、これを隣あった４ビット毎に読み
とれば、表１に示すように相異なる16個のコードが得ら
れるので、得られたコードをROMを用いて所望のコード
に変換すれば絶対値エンコーダができあがる。
ので、同図で不透明部（斜線部）を“0"、透明部（白い
部分）を“1"として読みとると というようになるが、これを隣あった４ビット毎に読み
とれば、表１に示すように相異なる16個のコードが得ら
れるので、得られたコードをROMを用いて所望のコード
に変換すれば絶対値エンコーダができあがる。
〔発明が解決しようとする課題〕 上述した、バイナリコードやグレイコードを用いた従
来の絶対値エンコーダでは、ビット数に応じてトラック
数が増えるので、小型の絶対値エンコーダを実現するの
が困難であるという欠点がある。
来の絶対値エンコーダでは、ビット数に応じてトラック
数が増えるので、小型の絶対値エンコーダを実現するの
が困難であるという欠点がある。
また、循環乱数コードを用いた従来の絶対値エンコー
ダでは次のような欠点がある。
ダでは次のような欠点がある。
（１）絶対値出力を並列に出力するので、ビット数に応
じて信号線の数が増える。
じて信号線の数が増える。
（２）コードを検出するために、円周上の各ビットに対
応する位置に検出素子を並べる必要があるが、エンコー
ダの分解能を上げるためには、検出素子を小さくする必
要がある。分解能を１ビット上げると検出面積が1/2に
指数関数的に小さくなっていく。検出面積が小さくなる
と、検出感度が落ちたり、検出信号の大きさが小さくな
るため、ノイズマージンが著しく減少する。
応する位置に検出素子を並べる必要があるが、エンコー
ダの分解能を上げるためには、検出素子を小さくする必
要がある。分解能を１ビット上げると検出面積が1/2に
指数関数的に小さくなっていく。検出面積が小さくなる
と、検出感度が落ちたり、検出信号の大きさが小さくな
るため、ノイズマージンが著しく減少する。
本発明の目的は、分解能を上げても信号線の数が少な
くて済む絶対値エンコーダを提供することにある。
くて済む絶対値エンコーダを提供することにある。
本発明の他の目的は、分解能を上げるために検出素子
を小さくする必要がなく、したがって検出感度や雑音耐
量などの点で優れた高分解能、かつ小型の絶対値エンコ
ーダを提供することにある。
を小さくする必要がなく、したがって検出感度や雑音耐
量などの点で優れた高分解能、かつ小型の絶対値エンコ
ーダを提供することにある。
本発明の第１の絶対値エンコーダは、 ｎ個の複数の区画に等分割され、各区画には０または
１のコードが、連続するｋ個（ｎ≦2k）の区画のコード
からなるｎ個のパターンが互いに異なる循環乱数コード
を形成するように記されている可動符号板と、可動符号
板に対向して固定配置されたｋ個の検出素子を含み、前
記乱数コードを検出する乱数コード検出部と、乱数コー
ド検出部から出力された乱数コードを移動物体の絶対位
置を示す所定のコードに変換するROMを備えた絶対値エ
ンコーダにおいて、 リセット時にクリヤされるカウンタと、 ROMの出力とカウンタの出力を比較する比較器と、 比較器から一致信号が出力されるまで、カウンタが計
数するカウントパルスを発生するカウントパルス発生回
路と、 カウンタがリセットされてから前記一致信号が出力さ
れるまではカウンタの出力の下位２ビットを選択し、一
致信号が出力された後はROMの出力の下位２ビットを選
択するセレクタと、 セレクタの出力を電気的に90°位相差の２相パルスと
して出力する出力回路とを有することを特徴とする。
１のコードが、連続するｋ個（ｎ≦2k）の区画のコード
からなるｎ個のパターンが互いに異なる循環乱数コード
を形成するように記されている可動符号板と、可動符号
板に対向して固定配置されたｋ個の検出素子を含み、前
記乱数コードを検出する乱数コード検出部と、乱数コー
ド検出部から出力された乱数コードを移動物体の絶対位
置を示す所定のコードに変換するROMを備えた絶対値エ
ンコーダにおいて、 リセット時にクリヤされるカウンタと、 ROMの出力とカウンタの出力を比較する比較器と、 比較器から一致信号が出力されるまで、カウンタが計
数するカウントパルスを発生するカウントパルス発生回
路と、 カウンタがリセットされてから前記一致信号が出力さ
れるまではカウンタの出力の下位２ビットを選択し、一
致信号が出力された後はROMの出力の下位２ビットを選
択するセレクタと、 セレクタの出力を電気的に90°位相差の２相パルスと
して出力する出力回路とを有することを特徴とする。
本発明の第２の絶対値エンコーダは、分解能の低い部
分として、ｎ個の複数の区画に等分割され、各区画には
０または１のコードが、連続するｋ個（ｎ≦2k）の区画
のコードからなるｎ個のパターンが互いに異なる循環乱
数コードを形成するように記されているトラックを、ま
た分解能の高い部分としてグレイコードまたはバイナリ
コードが記されているトラックを含む可動符号板を有す
る。
分として、ｎ個の複数の区画に等分割され、各区画には
０または１のコードが、連続するｋ個（ｎ≦2k）の区画
のコードからなるｎ個のパターンが互いに異なる循環乱
数コードを形成するように記されているトラックを、ま
た分解能の高い部分としてグレイコードまたはバイナリ
コードが記されているトラックを含む可動符号板を有す
る。
第１の絶対値エンコーダでは、リセット時に現在の絶
対位置がＡ相,B相パルスとして出力され、その後は位置
が変化する毎にインクリメンタルエンコーダと同様に、
Ａ相,B相のインクリメンタルパルスとして出力されるの
で、これをカウンタで受けることにより、絶対位置が得
られる。したがって、信号線は分解能に関係なくＡ相,B
相の分だけで済む。
対位置がＡ相,B相パルスとして出力され、その後は位置
が変化する毎にインクリメンタルエンコーダと同様に、
Ａ相,B相のインクリメンタルパルスとして出力されるの
で、これをカウンタで受けることにより、絶対位置が得
られる。したがって、信号線は分解能に関係なくＡ相,B
相の分だけで済む。
第２の絶対値エンコーダでは、循環乱数コードとバイ
ナリコードまたはグレイコードからなる符号板が用いら
れており、絶対値エンコーダの小型化が可能であり、ま
た分解能の低い部分に循環乱数コードが用いられている
ため、検出素子の大きさを小さくする必要がなく、検出
感度や雑音耐量などの点で有利であり、高分解能化が可
能である。
ナリコードまたはグレイコードからなる符号板が用いら
れており、絶対値エンコーダの小型化が可能であり、ま
た分解能の低い部分に循環乱数コードが用いられている
ため、検出素子の大きさを小さくする必要がなく、検出
感度や雑音耐量などの点で有利であり、高分解能化が可
能である。
次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図は本発明の絶対値エンコーダの第１の実施例の
構成図である。
構成図である。
本実施例は、光源61と、符号板62と、検出素子63と、
乱数コード検出部64と、ROM65と、カウンタ66と、比較
器67と、クロックパルス発生回路68と、SRフリップフロ
ップ69と、セレクタ70と、排他的論理和回路71を有して
いる。
乱数コード検出部64と、ROM65と、カウンタ66と、比較
器67と、クロックパルス発生回路68と、SRフリップフロ
ップ69と、セレクタ70と、排他的論理和回路71を有して
いる。
符号板62には第３図に示した符号板と同じ循環乱数コ
ードが記されている。検出素子63は４個のフォトダイオ
ードからなり、符号板62のパターンと対向して固定配置
されている。乱数コード検出部64は検出素子63で検出さ
れたコード信号を波形整形する。ROM65は乱数コード検
出部54から出力された乱数コードを所定のコードに変換
する。カウンタ66は、電源投入時などにリセット信号が
入力するとクリアされる。比較器67はこのカウンタ66の
出力とROM65の出力とを比較し、両者が等しければEQ＝
１を、等しくなければEQ＝０を出力する。両者が等しく
ない場合、クロックパルス発生回路68からクロックパル
スが発生し、カウンタ66を計数させる。該カウントパル
スは、カウンタ66の出力と比較器67の出力が一致するま
で発生される。両者が一致するとEQ＝“1"が出力され、
SRフリップフロップ69をセットし、出力Ｑ＝“1"とな
る。このSRフリップフロップ９はリセット信号が入った
とき、Ｑ＝“0"となっているもので、出力Ｑがセレクタ
70のセレクト信号となっている。セレクタ70はセレクト
信号が“0"のときA0,A1、“1"のときB0,B1を出力するも
ので、本実施例ではA0,A1としてカウンタ66の下位２ビ
ット、B0,B1としてとしてROM出力の下位２ビットを入力
しているので、結局セレクタ70の出力としてはカウンタ
66とROM65の出力が一致するまではカウンタ66の出力と
し、一致後はROM65の出力とするものである。セレクタ7
0の出力を排他的論理和回路71を通すことにより、90°
位相差のA,B相出力とすることができる。
ードが記されている。検出素子63は４個のフォトダイオ
ードからなり、符号板62のパターンと対向して固定配置
されている。乱数コード検出部64は検出素子63で検出さ
れたコード信号を波形整形する。ROM65は乱数コード検
出部54から出力された乱数コードを所定のコードに変換
する。カウンタ66は、電源投入時などにリセット信号が
入力するとクリアされる。比較器67はこのカウンタ66の
出力とROM65の出力とを比較し、両者が等しければEQ＝
１を、等しくなければEQ＝０を出力する。両者が等しく
ない場合、クロックパルス発生回路68からクロックパル
スが発生し、カウンタ66を計数させる。該カウントパル
スは、カウンタ66の出力と比較器67の出力が一致するま
で発生される。両者が一致するとEQ＝“1"が出力され、
SRフリップフロップ69をセットし、出力Ｑ＝“1"とな
る。このSRフリップフロップ９はリセット信号が入った
とき、Ｑ＝“0"となっているもので、出力Ｑがセレクタ
70のセレクト信号となっている。セレクタ70はセレクト
信号が“0"のときA0,A1、“1"のときB0,B1を出力するも
ので、本実施例ではA0,A1としてカウンタ66の下位２ビ
ット、B0,B1としてとしてROM出力の下位２ビットを入力
しているので、結局セレクタ70の出力としてはカウンタ
66とROM65の出力が一致するまではカウンタ66の出力と
し、一致後はROM65の出力とするものである。セレクタ7
0の出力を排他的論理和回路71を通すことにより、90°
位相差のA,B相出力とすることができる。
以上のような構成にすることで、リセット時に現在の
絶対位置がＡ相,B相パルスとして出力され、その後は、
位置が変化する毎にインクリメンタルエンコーダと同様
にＡ相,B相のインクリメンタルパルスとして出力される
ので、これをカウンタなどで受ければ絶対位置が得られ
る。このようにすると、信号線は、分解能に関係なくＡ
相,B相の分だけですむことになる。
絶対位置がＡ相,B相パルスとして出力され、その後は、
位置が変化する毎にインクリメンタルエンコーダと同様
にＡ相,B相のインクリメンタルパルスとして出力される
ので、これをカウンタなどで受ければ絶対位置が得られ
る。このようにすると、信号線は、分解能に関係なくＡ
相,B相の分だけですむことになる。
第２図は本発明の絶対値エンコーダの第２の実施例
で、符号板を示す図である。
で、符号板を示す図である。
本実施例は７ビットの絶対値エンコーダの例で、符号
板は４つのトラック81,82,83,84からなり、各トラック8
1〜84において、不透明部（斜線部分）は０、透明部
（白い部分）は１のコードを示している。トラック81に
は４ビットR3〜R0からなる相異なる16個のパターンを有
する循環乱数コードが用いられており、このパターンを
検出し、ROM等を用いて表２のようにB6〜B3のバイナリ
コードへ変換すれば、バイナリ出力の絶対値エンコーダ
と同一となる。
板は４つのトラック81,82,83,84からなり、各トラック8
1〜84において、不透明部（斜線部分）は０、透明部
（白い部分）は１のコードを示している。トラック81に
は４ビットR3〜R0からなる相異なる16個のパターンを有
する循環乱数コードが用いられており、このパターンを
検出し、ROM等を用いて表２のようにB6〜B3のバイナリ
コードへ変換すれば、バイナリ出力の絶対値エンコーダ
と同一となる。
トラック82〜84は、従来の７ビットのバイナリコード
の絶対値エンコーダの下位３ビットのパターンと同一で
ある。すなわち、表３に示す７ビット絶対値エンコーダ
のコードの下位３ビットB2〜B0である。
の絶対値エンコーダの下位３ビットのパターンと同一で
ある。すなわち、表３に示す７ビット絶対値エンコーダ
のコードの下位３ビットB2〜B0である。
したがって、下位３ビットを表３のB0〜B2とし、上位
４ビットは乱数コードを変換して表２B3〜B6とし、上位
ビット、下位ビットを組み合わせれば、７ビットの絶対
値エンコーダが実現できる。
４ビットは乱数コードを変換して表２B3〜B6とし、上位
ビット、下位ビットを組み合わせれば、７ビットの絶対
値エンコーダが実現できる。
このように、低分解能部分を乱数コード、高分解能部
分をバイナリコードやグレイコードとした構成にするこ
とで、小型高分解能の絶対値エンコーダを実用化でき
る。
分をバイナリコードやグレイコードとした構成にするこ
とで、小型高分解能の絶対値エンコーダを実用化でき
る。
なお、リニアエンコーダの場合、ｎ−ｋの区画の範囲
内で絶対値がわかることは言うまでもない。また、以上
の説明は光学式の場合であるが、磁気式エンコーダの場
合は、1,0をＮ・Ｓ極パターンに変更できることは言う
までもない。
内で絶対値がわかることは言うまでもない。また、以上
の説明は光学式の場合であるが、磁気式エンコーダの場
合は、1,0をＮ・Ｓ極パターンに変更できることは言う
までもない。
以上説明したように本発明は次のような効果がある。
（１）請求項１の発明は、リセット時に現在の絶対位置
がＡ相,B相パルスとして出力され、その後は位置が変化
する毎にインクリメンタルエンコーダと同様に、Ａ相,B
相のインクリメンタルパルスとして出力されるので、こ
れをカウンタで受けることにより、絶対位置が得られ、
したがって、信号線は分解能に関係なくＡ相,B相の分だ
けで済む。
がＡ相,B相パルスとして出力され、その後は位置が変化
する毎にインクリメンタルエンコーダと同様に、Ａ相,B
相のインクリメンタルパルスとして出力されるので、こ
れをカウンタで受けることにより、絶対位置が得られ、
したがって、信号線は分解能に関係なくＡ相,B相の分だ
けで済む。
（２）請求項２の発明は、低分解能部分を乱数コード、
高分解能を部分をバイナリコードやグレイコードとする
ことにより、小型、高分解能の絶対値エンコーダを実現
できる。
高分解能を部分をバイナリコードやグレイコードとする
ことにより、小型、高分解能の絶対値エンコーダを実現
できる。
第１図は本発明の絶対値エンコーダの第１の実施例の構
成図、第２図は本発明の絶対値エンコーダの第２の実施
例の構成図、第３図は符号板を示す図である。 62……符号板、63……検出素子、64……乱数コード検出
部、65……ROM、69……フリップフロップ、67……比較
器、68……クロックパルス発生回路、66……カウンタ、
70……セレクタ、71……排他的論理和回路、81〜84……
トラック。
成図、第２図は本発明の絶対値エンコーダの第２の実施
例の構成図、第３図は符号板を示す図である。 62……符号板、63……検出素子、64……乱数コード検出
部、65……ROM、69……フリップフロップ、67……比較
器、68……クロックパルス発生回路、66……カウンタ、
70……セレクタ、71……排他的論理和回路、81〜84……
トラック。
Claims (2)
- 【請求項１】ｎ個の複数の区画に等分割され、各区画に
は０または１のコードが、連続するｋ個（ｎ≦2k）の区
画のコードからなるｎ個のパターンが互いに異なる循環
乱数コードを形成するように記されている可動符号板
と、可動符号板に対向して固定配置されたｋ個の検出素
子を含み、前記乱数コードを検出する乱数コード検出部
と、乱数コード検出部から出力された乱数コードを移動
物体の絶対位置を示す所定のコードに変換するROMを備
えた絶対値エンコーダにおいて、 リセット時にクリヤされるカウンタと、 ROMの出力とカウンタの出力を比較する比較器と、 比較器から一致信号が出力されるまで、カウンタが計数
するカウントパルスを発生するカウントパルス発生回路
と、 カウンタがリセットされてから前記一致信号が出力され
るまではカウンタの出力の下位２ビットを選択し、一致
信号が出力された後はROMの出力の下位２ビットを選択
するセレクタと、 セレクタの出力を電気的に90°位相差の２相パルスとし
て出力する出力回路とを有することを特徴とする絶対値
エンコーダ。 - 【請求項２】絶対値エンコーダにおいて、分解能の低い
部分として、ｎ個の複数の区画に等分割され、各区画に
は０または１のコードが、連続するｋ個（ｎ≦2k）の区
画のコードからなるｎ個のパターンが互いに異なる循環
乱数コードを形成するように記されているトラックを、
また分解能の高い部分としてグレイコードまたはバイナ
リコードが記されているトラックを含む可動符号板を有
することを特徴とする絶対値エンコーダ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63183438A JPH0814499B2 (ja) | 1988-07-25 | 1988-07-25 | 絶対値エンコーダ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63183438A JPH0814499B2 (ja) | 1988-07-25 | 1988-07-25 | 絶対値エンコーダ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0235314A JPH0235314A (ja) | 1990-02-05 |
| JPH0814499B2 true JPH0814499B2 (ja) | 1996-02-14 |
Family
ID=16135775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63183438A Expired - Fee Related JPH0814499B2 (ja) | 1988-07-25 | 1988-07-25 | 絶対値エンコーダ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0814499B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2754635B2 (ja) * | 1988-12-22 | 1998-05-20 | 株式会社ニコン | アブソリュートエンコーダ |
| JPH0372217A (ja) * | 1989-08-14 | 1991-03-27 | Nikon Corp | アブソリュートエンコーダ |
| JP2754422B2 (ja) * | 1990-07-18 | 1998-05-20 | 株式会社ニコン | アブソリュート・エンコーダ |
| JPH04110727A (ja) * | 1990-08-31 | 1992-04-13 | Okuma Mach Works Ltd | エンコーダ |
| JPH04112272U (ja) * | 1991-03-15 | 1992-09-30 | 京セラ株式会社 | 電子写真装置 |
| US5774068A (en) * | 1994-03-29 | 1998-06-30 | Tamagawa Seiki Kabushiki Kaisha | Absolute signal detecting method and absolute encoder |
| CN100425952C (zh) * | 2006-10-10 | 2008-10-15 | 李苏 | 退化伪随机旋转传感器 |
| JP6607423B1 (ja) | 2019-03-01 | 2019-11-20 | 株式会社安川電機 | エンコーダ、サーボモータ、サーボシステム |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5741688U (ja) * | 1980-08-20 | 1982-03-06 | ||
| JPS5815479A (ja) * | 1981-07-17 | 1983-01-28 | Fanuc Ltd | サ−ボモ−タ用同期電動機の制御方式 |
| JPS61189415A (ja) * | 1985-02-19 | 1986-08-23 | Tokyo Seimitsu Co Ltd | 高精度高分解能絶対位置スケール |
| JPS62156509A (ja) * | 1985-12-27 | 1987-07-11 | Mitsutoyo Mfg Corp | 変位検出装置 |
| JPS63177019A (ja) * | 1986-10-09 | 1988-07-21 | Alpine Electron Inc | 位置センサ |
-
1988
- 1988-07-25 JP JP63183438A patent/JPH0814499B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0235314A (ja) | 1990-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5068529A (en) | Absolute position detection encoder | |
| JP2754422B2 (ja) | アブソリュート・エンコーダ | |
| US6355927B1 (en) | Interpolation methods and circuits for increasing the resolution of optical encoders | |
| JP3179493B2 (ja) | アブソリュートエンコーダ | |
| US5012238A (en) | Absolute encoder | |
| US7015832B2 (en) | Pulse width modulation based digital incremental encoder | |
| KR950010385B1 (ko) | 절대치 인코더 | |
| JPH0814499B2 (ja) | 絶対値エンコーダ | |
| JP2571394B2 (ja) | 絶対値型磁気スケール装置 | |
| GB2226720A (en) | Position sensor with digital output | |
| JPH0545929Y2 (ja) | ||
| JP3171485B2 (ja) | 高分解能アブソリュート信号の作成方法 | |
| JPH0157291B2 (ja) | ||
| JP2754635B2 (ja) | アブソリュートエンコーダ | |
| US3675235A (en) | Read-out circuits for electrical position-encoders | |
| JPH0141925B2 (ja) | ||
| JP3121854B2 (ja) | アブソリュート信号発生方法 | |
| JPH04136715A (ja) | エンコーダ | |
| JP2671563B2 (ja) | 光学式アブソリュートエンコーダ | |
| JPH0259612A (ja) | アブソリュートエンコーダ | |
| JP3449793B2 (ja) | 絶対値エンコーダ | |
| JP3446537B2 (ja) | アブソリュートエンコーダ | |
| JPH02231523A (ja) | アブソリュートエンコーダ | |
| JP3454907B2 (ja) | 絶対値エンコーダ | |
| JP2753537B2 (ja) | アブソリュートエンコーダ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |