JPH06231675A - シリコン電界放出エミッタ及びその製造方法 - Google Patents
シリコン電界放出エミッタ及びその製造方法Info
- Publication number
- JPH06231675A JPH06231675A JP30610793A JP30610793A JPH06231675A JP H06231675 A JPH06231675 A JP H06231675A JP 30610793 A JP30610793 A JP 30610793A JP 30610793 A JP30610793 A JP 30610793A JP H06231675 A JPH06231675 A JP H06231675A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- forming
- insulating layer
- silicon
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
- H01J1/02—Main electrodes
- H01J1/30—Cold cathodes, e.g. field-emissive cathode
- H01J1/304—Field-emissive cathodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/02—Manufacture of electrodes or electrode systems
- H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
- H01J9/025—Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/02—Manufacture of electrodes or electrode systems
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2201/00—Electrodes common to discharge tubes
- H01J2201/30—Cold cathodes
- H01J2201/304—Field emission cathodes
- H01J2201/30403—Field emission cathodes characterised by the emitter shape
- H01J2201/30426—Coatings on the emitter surface, e.g. with low work function materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2209/00—Apparatus and processes for manufacture of discharge tubes
- H01J2209/02—Manufacture of cathodes
- H01J2209/022—Cold cathodes
- H01J2209/0223—Field emission cathodes
- H01J2209/0226—Sharpening or resharpening of emitting point or edge
Abstract
(57)【要約】
【目的】 電子放出エミッタの特性強化およびエミッタ
物質の仕事関数を減少せしめて放出効率を極大化でき、
かつ絶縁層への金属汚染を除去して絶縁効果を極大化で
きるシリコン電界放出エミッタの構造およびその製造方
法を提供すること。 【構成】 電子放出領域であるエミッタ先端に融点が高
く、低い仕事関数を有するシリサイドを金属の傾斜蒸着
を通じて形成し、前記シリサイド物質を絶縁層と所定距
離ほど離隔させ、また絶縁層を多層構造とするシリコン
電界放出エミッタの構造及びその製造方法。
物質の仕事関数を減少せしめて放出効率を極大化でき、
かつ絶縁層への金属汚染を除去して絶縁効果を極大化で
きるシリコン電界放出エミッタの構造およびその製造方
法を提供すること。 【構成】 電子放出領域であるエミッタ先端に融点が高
く、低い仕事関数を有するシリサイドを金属の傾斜蒸着
を通じて形成し、前記シリサイド物質を絶縁層と所定距
離ほど離隔させ、また絶縁層を多層構造とするシリコン
電界放出エミッタの構造及びその製造方法。
Description
【０００１】
【産業上の利用分野】本発明は、各種表示素子、光源、
高速スイッチング素子およびマイクロセンサ等に用いら
れる電子源のうち、電界効果により電子放出する電界電
子放出素子の構造および製造方法に係り、より詳しくは
電界放出エミッタチップの電子放出特性を強化するシリ
コン電界放出エミッタの構造および製造方法に関する。
高速スイッチング素子およびマイクロセンサ等に用いら
れる電子源のうち、電界効果により電子放出する電界電
子放出素子の構造および製造方法に係り、より詳しくは
電界放出エミッタチップの電子放出特性を強化するシリ
コン電界放出エミッタの構造および製造方法に関する。
【０００２】
【従来の技術】最近、非効率な熱イオンエミッタを高い
電界放出エミッタに代替することに関心が集中してい
る。かかる電界放出エミッタはエミッタ物質を過熱する
必要がないので非常に効率的である。これらはここ数年
来、電子顕微鏡の走査源として用いられており、現在は
真空式微細電子装置、フラットパネルディスプレー、お
よび高効率高周波数真空管のためのソースとして研究さ
れている。
電界放出エミッタに代替することに関心が集中してい
る。かかる電界放出エミッタはエミッタ物質を過熱する
必要がないので非常に効率的である。これらはここ数年
来、電子顕微鏡の走査源として用いられており、現在は
真空式微細電子装置、フラットパネルディスプレー、お
よび高効率高周波数真空管のためのソースとして研究さ
れている。
【０００３】電界放出エミッタは電界放出物質の非常に
鋭いポイント（一般に、半径がほぼ１００mm以下）をほ
ぼ１０4〜１０5チップ／mm2程度に高集積化することに
より非常に高い発光効率および輝度が得られ、消費電力
が低いためにこれを用いた電界放出表示素子はこれから
の壁掛けテレビジョンへの実現に非常に適合した表示素
子として期待されている。
鋭いポイント（一般に、半径がほぼ１００mm以下）をほ
ぼ１０4〜１０5チップ／mm2程度に高集積化することに
より非常に高い発光効率および輝度が得られ、消費電力
が低いためにこれを用いた電界放出表示素子はこれから
の壁掛けテレビジョンへの実現に非常に適合した表示素
子として期待されている。
【０００４】従来、電界放出エミッタは、いずれも絶縁
層はシリコン酸化物からなり、エミッタ部は、通常シリ
コンまたはシリコン酸化物からなる先鋭化された円錐形
構造であった。また、これらの製造プロセスは次の幾つ
かに区分される。
層はシリコン酸化物からなり、エミッタ部は、通常シリ
コンまたはシリコン酸化物からなる先鋭化された円錐形
構造であった。また、これらの製造プロセスは次の幾つ
かに区分される。
【０００５】第１は、物質の直接浸積により円錐形のエ
ミッタ構造が形成される一番初期の製造プロセスであ
る。かかる形態の実施例はＣ．Ａ．Ｓｐｉｎｔによる論
文である”薄膜電界放出カソード”、応用物理学（Ｊ．
Ａｐｐｌ．Ｐｈｙｓ）、３９巻、７号、３５０４〜３５
０５頁（１９５８）に記載されており、類似な工程が米
合衆国特許第３，７５５，７０４号に記述されている。
ミッタ構造が形成される一番初期の製造プロセスであ
る。かかる形態の実施例はＣ．Ａ．Ｓｐｉｎｔによる論
文である”薄膜電界放出カソード”、応用物理学（Ｊ．
Ａｐｐｌ．Ｐｈｙｓ）、３９巻、７号、３５０４〜３５
０５頁（１９５８）に記載されており、類似な工程が米
合衆国特許第３，７５５，７０４号に記述されている。
【０００６】第２は、米合衆国特許第３，６６９，２４
１号に記載されているシリコンのような単結晶物質を配
向依存エッチングすることにより、円錐形のエミッタ構
造を形成する。
１号に記載されているシリコンのような単結晶物質を配
向依存エッチングすることにより、円錐形のエミッタ構
造を形成する。
【０００７】第３は、円錐形のエミッタ構造を形成する
のに、等方性エッチングを用いるものである。かかる例
は、フカセ等に許可された米合衆国特許第３，９９８，
６７８号に記載されている。
のに、等方性エッチングを用いるものである。かかる例
は、フカセ等に許可された米合衆国特許第３，９９８，
６７８号に記載されている。
【０００８】なお、従来例としてゲート金属と基板との
間の絶縁層は一層でＡｌ2Ｏ3、ゲート金属はＭｏ、実際
電子放出部であるＭｏからなるエミッタ先端は鋭いポイ
ントを有して、基板／金属／一層の絶縁膜／金属の層状
構造および前記エミッタからなる電界エミッタが記載さ
れている。このフカセ等の発明も構造的には、上記の従
来例と変わりがない。
間の絶縁層は一層でＡｌ2Ｏ3、ゲート金属はＭｏ、実際
電子放出部であるＭｏからなるエミッタ先端は鋭いポイ
ントを有して、基板／金属／一層の絶縁膜／金属の層状
構造および前記エミッタからなる電界エミッタが記載さ
れている。このフカセ等の発明も構造的には、上記の従
来例と変わりがない。
【０００９】第４は、エミッタ物質を酸化して円錐形の
エミッタ構造を形成するものであり、スミス等に許可さ
れた米合衆国特許第３，９７０，８８７号にかかる処理
が記載されている。
エミッタ構造を形成するものであり、スミス等に許可さ
れた米合衆国特許第３，９７０，８８７号にかかる処理
が記載されている。
【００１０】なお、構造的にはシリコン基板／一層のシ
リコン酸化物／クロム電極／クロム酸化物（クロム電極
保護膜）と鋭くポイントされた先端部を有するエミッタ
からなる。
リコン酸化物／クロム電極／クロム酸化物（クロム電極
保護膜）と鋭くポイントされた先端部を有するエミッタ
からなる。
【００１１】以上のような製造プロセスによって得られ
た電界放出エミッタは、一般的に図１に示すように、シ
リコンからなる先鋭化された円錐形のエミッタを有し
て、絶縁層１３はＳｉＯ2等の一層からなる。図１にお
いて、符号１１は高濃度の不純物がドープされて高伝導
率を有するシリコン基板１１であり、この基板１１上に
形成された絶縁層１３の内部に形成されたキャビティ１
５内には電子放出部として円錐形のエミッタ１７が形成
されている。また、前記エミッタ１７は制御および抽出
電極であるゲート電極１９により周囲を取り囲まれてい
る。
た電界放出エミッタは、一般的に図１に示すように、シ
リコンからなる先鋭化された円錐形のエミッタを有し
て、絶縁層１３はＳｉＯ2等の一層からなる。図１にお
いて、符号１１は高濃度の不純物がドープされて高伝導
率を有するシリコン基板１１であり、この基板１１上に
形成された絶縁層１３の内部に形成されたキャビティ１
５内には電子放出部として円錐形のエミッタ１７が形成
されている。また、前記エミッタ１７は制御および抽出
電極であるゲート電極１９により周囲を取り囲まれてい
る。
【００１２】ところで、シリコン電界放出エミッタは幾
つかの条件を満たさなければならない。すなわち、高効
率の電界放出を得るためには二つの条件、例えば高効率
の電子放出を起こすには、実際電子放出領域であるエミ
ッタ部が低い仕事関数を有しなければならないという条
件、および集積度を高めるにはゲートホールの口径が小
さくなければならないという構造的条件を満たすべきで
ある。
つかの条件を満たさなければならない。すなわち、高効
率の電界放出を得るためには二つの条件、例えば高効率
の電子放出を起こすには、実際電子放出領域であるエミ
ッタ部が低い仕事関数を有しなければならないという条
件、および集積度を高めるにはゲートホールの口径が小
さくなければならないという構造的条件を満たすべきで
ある。
【００１３】しかし、前述したシリコン電界放出素子は
エミッタ部が低い融点、低い電気伝導度および高い仕事
関数など前記１番目の条件を阻害する要因を多く含んで
いるシリコンからなるため放出効率が低いのは当然であ
る。さらに、鋭いポイントを有するシリコンエミッタは
汚染および機械的強度に敏感であり、その上摩耗または
脱着しやすい。
エミッタ部が低い融点、低い電気伝導度および高い仕事
関数など前記１番目の条件を阻害する要因を多く含んで
いるシリコンからなるため放出効率が低いのは当然であ
る。さらに、鋭いポイントを有するシリコンエミッタは
汚染および機械的強度に敏感であり、その上摩耗または
脱着しやすい。
【００１４】そこで、最近エミッタの特性を強化変形
（仕事関数の向上）させるため図２に示すように、エミ
ッタ１７の上部に耐火性のシリサイド２０を形成する新
たな構造の電界放出エミッタに対する研究が活発になさ
れている。
（仕事関数の向上）させるため図２に示すように、エミ
ッタ１７の上部に耐火性のシリサイド２０を形成する新
たな構造の電界放出エミッタに対する研究が活発になさ
れている。
【００１５】
【発明が解決しようとする課題】しかしながら、シリサ
イドを形成するための金属のエミッタ先端部への蒸着の
際に、金属がエミッタ先端部だけではなく、キャビティ
１５内の絶縁層１３の壁面にも蒸着されるために、金属
とシリコンとの熱処理化合物であるシリサイド２０の形
成のための熱処理工程の際に、金属成分が絶縁層１３で
ある酸化膜中に容易に拡散されて電気的絶縁効果を低下
させて、漏洩電流の増加および破壊電場の減少をもたら
すという問題点がある（Ｒ．Ｂ．Ｍａｒｃｕｓ等により
発表された”Ｇａｔｅｄ Ｓｉｌｉｃｏｎ Ｆｉｅｌｄ
Ｅｍｉｔｔｅｒ Ｔｉｐ Ｔｅｃｈｎｏｌｏｇｙ”Ｉ
ＶＭＣ９２年ｐａｐｅｒ参照）。
イドを形成するための金属のエミッタ先端部への蒸着の
際に、金属がエミッタ先端部だけではなく、キャビティ
１５内の絶縁層１３の壁面にも蒸着されるために、金属
とシリコンとの熱処理化合物であるシリサイド２０の形
成のための熱処理工程の際に、金属成分が絶縁層１３で
ある酸化膜中に容易に拡散されて電気的絶縁効果を低下
させて、漏洩電流の増加および破壊電場の減少をもたら
すという問題点がある（Ｒ．Ｂ．Ｍａｒｃｕｓ等により
発表された”Ｇａｔｅｄ Ｓｉｌｉｃｏｎ Ｆｉｅｌｄ
Ｅｍｉｔｔｅｒ Ｔｉｐ Ｔｅｃｈｎｏｌｏｇｙ”Ｉ
ＶＭＣ９２年ｐａｐｅｒ参照）。
【００１６】なお、この論文でのシリコン電界エミッタ
は、ゲート電極とシリコン基板の間に、基板層上からシ
リコン酸化物からなる絶縁膜、誘電膜が形成されてい
る。また、エミッタ部には、それ全体に金属が蒸着され
るので、エミッタ部のほぼ全域にわたり後工程でシリサ
イドが形成される。
は、ゲート電極とシリコン基板の間に、基板層上からシ
リコン酸化物からなる絶縁膜、誘電膜が形成されてい
る。また、エミッタ部には、それ全体に金属が蒸着され
るので、エミッタ部のほぼ全域にわたり後工程でシリサ
イドが形成される。
【００１７】さらに、絶縁層であるＳｉＯ2は、Ｎａ+等
が拡散しやすく放射線にも脆弱で、製造プロセス中、お
よび使用中に侵食、破壊、剥離、およびシリサイド形成
の際の金属汚染等の問題を引き起こし短寿命の原因とな
っていた。また、ＳｉＯ2は誘電率が低いため容量の大
きいキャパシタを形成するのが困難であった。
が拡散しやすく放射線にも脆弱で、製造プロセス中、お
よび使用中に侵食、破壊、剥離、およびシリサイド形成
の際の金属汚染等の問題を引き起こし短寿命の原因とな
っていた。また、ＳｉＯ2は誘電率が低いため容量の大
きいキャパシタを形成するのが困難であった。
【００１８】さらに、放出効率が低いために高電圧をゲ
ート電極に印加した場合に絶縁破壊を起こすおそれがあ
った。
ート電極に印加した場合に絶縁破壊を起こすおそれがあ
った。
【００１９】したがって、本発明の目的は、シリコン電
界放出エミッタの特性強化および実際電子放出部である
エミッタ部の仕事関数を減少させて電子放出効率を極大
化でき、かつ絶縁層への金属汚染を除去して絶縁効果を
極大化できて、究極的には、安定性の高い長寿命で高効
率なシリコン電界放出エミッタの構造および製造方法を
提供することである。
界放出エミッタの特性強化および実際電子放出部である
エミッタ部の仕事関数を減少させて電子放出効率を極大
化でき、かつ絶縁層への金属汚染を除去して絶縁効果を
極大化できて、究極的には、安定性の高い長寿命で高効
率なシリコン電界放出エミッタの構造および製造方法を
提供することである。
【００２０】本発明の電界放出エミッタの製造方法は、
（ａ）シリコン基板表面を高温酸化させた後、フォトエ
ッチングしてマスクを形成するマスク形成工程、（ｂ）
前記マスクを用いて円錐形状のエミッタを形成するため
の前記シリコン基板の乾式エッチング工程、（ｃ）前記
円錐形状を有するエミッタを先鋭化するための酸化層を
前記シリコン基板上に形成する先鋭化酸化工程、（ｄ）
前記工程を通じて基板と一体で円錐形構造に形成された
前記エミッタのみを残して、前記マスクおよび前記酸化
層を除去するための湿式エッチング工程、 （ｅ）前記
基板および前記エミッタ上に、積層する順に最初にＳｉ
3Ｎ4、次にＳｉＯ2、最後にポリイミドを形成して多層
構造で絶縁層を形成する工程、（ｆ）前記円錐形状を有
する先鋭化されたエミッタが露出するようエミッタ上部
の前記絶縁層を除去するための多段階エッチング工程、
（ｇ）水平面に対し４５°以下の角度で金属を傾斜蒸着
して前記絶縁層の開口側に突出したゲート電極を形成す
ると同時に、エミッタの先端部のみ金属を蒸着する工
程、および（ｈ）熱処理により実際電子放出領域である
前記金属が蒸着したエミッタの先端部にシリサイドを形
成する工程からなることを特徴とするシリコン電界放出
エミッタの製造方法である（請求項１）。
（ａ）シリコン基板表面を高温酸化させた後、フォトエ
ッチングしてマスクを形成するマスク形成工程、（ｂ）
前記マスクを用いて円錐形状のエミッタを形成するため
の前記シリコン基板の乾式エッチング工程、（ｃ）前記
円錐形状を有するエミッタを先鋭化するための酸化層を
前記シリコン基板上に形成する先鋭化酸化工程、（ｄ）
前記工程を通じて基板と一体で円錐形構造に形成された
前記エミッタのみを残して、前記マスクおよび前記酸化
層を除去するための湿式エッチング工程、 （ｅ）前記
基板および前記エミッタ上に、積層する順に最初にＳｉ
3Ｎ4、次にＳｉＯ2、最後にポリイミドを形成して多層
構造で絶縁層を形成する工程、（ｆ）前記円錐形状を有
する先鋭化されたエミッタが露出するようエミッタ上部
の前記絶縁層を除去するための多段階エッチング工程、
（ｇ）水平面に対し４５°以下の角度で金属を傾斜蒸着
して前記絶縁層の開口側に突出したゲート電極を形成す
ると同時に、エミッタの先端部のみ金属を蒸着する工
程、および（ｈ）熱処理により実際電子放出領域である
前記金属が蒸着したエミッタの先端部にシリサイドを形
成する工程からなることを特徴とするシリコン電界放出
エミッタの製造方法である（請求項１）。
【００２１】本発明の電界放出エミッタの構造は、シリ
コン基板と、前記シリコン基板層上に形成され、前記シ
リコン基板の層上から積層順にＳｉ3Ｎ4／ＳｉＯ2／ポ
リイミド膜の多層構造からなり、一つあるいは複数の開
口部を有する絶縁層と、前記絶縁層の開口部中で、前記
絶縁層と所定距離離隔してシリコン基板層上に形成され
た円錐形のエミッタと、Ｃｒ、Ｍｏ、Ｎｂ、Ｔａ、Ｔ
ｉ、Ｗ、Ｚｒのうちいずれか一つを金属成分とするシリ
サイドからなる実際電子放出領域である前記円錐形のエ
ミッタの先端部と、前記円錐形のエミッタの周囲の前記
絶縁層上に形成され、上記シリサイドをなす上記いずれ
か一つの金属と同種の金属からなるゲート電極とからな
ることを特徴とするシリコン電界放出エミッタである
（請求項３）。
コン基板と、前記シリコン基板層上に形成され、前記シ
リコン基板の層上から積層順にＳｉ3Ｎ4／ＳｉＯ2／ポ
リイミド膜の多層構造からなり、一つあるいは複数の開
口部を有する絶縁層と、前記絶縁層の開口部中で、前記
絶縁層と所定距離離隔してシリコン基板層上に形成され
た円錐形のエミッタと、Ｃｒ、Ｍｏ、Ｎｂ、Ｔａ、Ｔ
ｉ、Ｗ、Ｚｒのうちいずれか一つを金属成分とするシリ
サイドからなる実際電子放出領域である前記円錐形のエ
ミッタの先端部と、前記円錐形のエミッタの周囲の前記
絶縁層上に形成され、上記シリサイドをなす上記いずれ
か一つの金属と同種の金属からなるゲート電極とからな
ることを特徴とするシリコン電界放出エミッタである
（請求項３）。
【００２２】
【作用】本発明の電界放出エミッタの製造方法および構
造によれば、 シリコン基板上にＮａ+や汚染・破壊に強靱で、シリ
コン基板との接着力に優れ、ゲート電圧印加の際の破壊
電圧値も増加させるＳｉ3Ｎ4からなる保護膜を形成し
て、後工程や使用中の上記基板への悪影響を防止でき
る、 誘電性の高いポリイミド膜によって、対放射線性が強
化され、高温での強度低下が少なくなり、沸騰水に対す
る抵抗性が上昇する。 絶縁層を成す多層構造間でキャリアが異なることによ
って、漏洩電流が減少する、 ゲート電極の形成、およびエミッタ部となるシリサイ
ドの形成を、金属の傾斜蒸着法を用いることで１工程で
同時に行ない、かつ既に形成されている絶縁層を金属汚
染しない金属蒸着方法を実現できる、 エミッタ物質を、シリサイドで構成することによって
仕事関数を減少せしめて放出効率を極大化できる、とい
うような作用を示す。
造によれば、 シリコン基板上にＮａ+や汚染・破壊に強靱で、シリ
コン基板との接着力に優れ、ゲート電圧印加の際の破壊
電圧値も増加させるＳｉ3Ｎ4からなる保護膜を形成し
て、後工程や使用中の上記基板への悪影響を防止でき
る、 誘電性の高いポリイミド膜によって、対放射線性が強
化され、高温での強度低下が少なくなり、沸騰水に対す
る抵抗性が上昇する。 絶縁層を成す多層構造間でキャリアが異なることによ
って、漏洩電流が減少する、 ゲート電極の形成、およびエミッタ部となるシリサイ
ドの形成を、金属の傾斜蒸着法を用いることで１工程で
同時に行ない、かつ既に形成されている絶縁層を金属汚
染しない金属蒸着方法を実現できる、 エミッタ物質を、シリサイドで構成することによって
仕事関数を減少せしめて放出効率を極大化できる、とい
うような作用を示す。
【００２３】ここで、前記の保護膜Ｓｉ3Ｎ4の厚さを
１００〜２２０ｎｍにすれば汚染や破壊に強く絶縁性も
高く、多層構造の絶縁層を形成できて、集積度も高ま
る。
１００〜２２０ｎｍにすれば汚染や破壊に強く絶縁性も
高く、多層構造の絶縁層を形成できて、集積度も高ま
る。
【００２４】さらに、前記の金属の傾斜蒸着角度を２
５〜３０゜にすれば、絶縁層を汚染せず短時間で効率の
よい金属の傾斜蒸着ができる。
５〜３０゜にすれば、絶縁層を汚染せず短時間で効率の
よい金属の傾斜蒸着ができる。
【００２５】また、絶縁層を形成する各膜厚がそれぞ
れ、前記Ｓｉ3Ｎ4の厚さが１００〜２２０ｎｍで、酸化
膜の厚さがが５００〜９００ｎｍ程度、そしてほぼ１〜
２μｍ程度の誘電膜（ポリイミド）を積層形成した場合
には、上記の金属の傾斜蒸着角度を２５〜３０゜するこ
とが、上記の作用の観点から好ましい。つまり、絶縁
層と金属蒸着角度には相関がある。
れ、前記Ｓｉ3Ｎ4の厚さが１００〜２２０ｎｍで、酸化
膜の厚さがが５００〜９００ｎｍ程度、そしてほぼ１〜
２μｍ程度の誘電膜（ポリイミド）を積層形成した場合
には、上記の金属の傾斜蒸着角度を２５〜３０゜するこ
とが、上記の作用の観点から好ましい。つまり、絶縁
層と金属蒸着角度には相関がある。
【００２６】以上によって、絶縁効果が極大化され、安
定性の高い長寿命で高効率なシリコン電界放出エミッタ
の製造方法および構造が提供できる。
定性の高い長寿命で高効率なシリコン電界放出エミッタ
の製造方法および構造が提供できる。
【００２７】
【実施例】以下、本発明の実施例を添付図面に基づいて
詳細に説明する。
詳細に説明する。
【００２８】図３は本発明によるシリコン電界放出エミ
ッタの構造を示す断面図である。同図に示すように、シ
リコン基板３１上に、それぞれ好ましい厚さとして、１
００〜２２０ｎｍ厚さの窒化膜（Ｓｉ3Ｎ4）３２、ほぼ
５００ｎｍから９００ｎｍ厚さの酸化膜（ＳｉＯ2）３
３、およびほぼ３００ｎｍ〜５００ｎｍ厚さの絶縁膜か
つ誘電膜（ポリイミド）３４の三層構造からなる絶縁層
を形成する。これらの膜厚は、絶縁性、誘電性、層間の
密着性、層面の平坦度、エミッタチップ部からの距離、
膜厚形成に要する温度若しくは時間、および集積度等を
考慮して決定される。但し、これ以外の膜厚でそれぞれ
の膜を形成することもできる。
ッタの構造を示す断面図である。同図に示すように、シ
リコン基板３１上に、それぞれ好ましい厚さとして、１
００〜２２０ｎｍ厚さの窒化膜（Ｓｉ3Ｎ4）３２、ほぼ
５００ｎｍから９００ｎｍ厚さの酸化膜（ＳｉＯ2）３
３、およびほぼ３００ｎｍ〜５００ｎｍ厚さの絶縁膜か
つ誘電膜（ポリイミド）３４の三層構造からなる絶縁層
を形成する。これらの膜厚は、絶縁性、誘電性、層間の
密着性、層面の平坦度、エミッタチップ部からの距離、
膜厚形成に要する温度若しくは時間、および集積度等を
考慮して決定される。但し、これ以外の膜厚でそれぞれ
の膜を形成することもできる。
【００２９】なお、前記のシリコン基板に高濃度の不純
物が拡散していれば、キャリアが増加して導電率が向上
するので、本発明の実施に好ましい。
物が拡散していれば、キャリアが増加して導電率が向上
するので、本発明の実施に好ましい。
【００３０】また、円錐形を有するエミッタ３７の実際
電子放出領域であるエミッタ先端部は、仕事関数が低い
金属とシリコンとの熱処理化合物であるシリサイド４０
が形成されている。また、ゲート電極３９は前記シリサ
イド４０の周囲を取り囲むように形成されている。
電子放出領域であるエミッタ先端部は、仕事関数が低い
金属とシリコンとの熱処理化合物であるシリサイド４０
が形成されている。また、ゲート電極３９は前記シリサ
イド４０の周囲を取り囲むように形成されている。
【００３１】図４（Ａ）〜（Ｄ）、図５（Ｅ）〜（Ｈ）
は本発明によるシリコン電界放出エミッタを製造するた
めの工程を示す断面図である。
は本発明によるシリコン電界放出エミッタを製造するた
めの工程を示す断面図である。
【００３２】第１工程は酸化マスク４１の形成工程であ
る（図４（Ａ））。
る（図４（Ａ））。
【００３３】基板工程に適合した単結晶基板３１、例え
ば数Ω−cmの比抵抗を有するシリコン基板を高温酸化し
てほぼ１２０ｎｍ厚さの熱酸化膜を形成した後、フォト
エッチング工程を用いて後続のエッチング工程の際自動
整列のためのマスク４１を形成する。
ば数Ω−cmの比抵抗を有するシリコン基板を高温酸化し
てほぼ１２０ｎｍ厚さの熱酸化膜を形成した後、フォト
エッチング工程を用いて後続のエッチング工程の際自動
整列のためのマスク４１を形成する。
【００３４】第２工程は前記マスク４１を用いて円錐形
状のエミッタを形成するためのシリコン基板の配向依存
エッチング工程であって、シリコンのような単結晶基板
３１の配向依存エッチングを用いて図４（Ｂ）に示すよ
うにマスク４１の下方の水平方向と垂直方向とを所定比
率で選択エッチングしたものである。円錐形状の鋭い先
端部を有するシリコンエミッタのプロフィルは選択エッ
チング比率およびマスクの形態により決まる。この選択
エッチングには反応性イオンエッチング等が使用され
る。
状のエミッタを形成するためのシリコン基板の配向依存
エッチング工程であって、シリコンのような単結晶基板
３１の配向依存エッチングを用いて図４（Ｂ）に示すよ
うにマスク４１の下方の水平方向と垂直方向とを所定比
率で選択エッチングしたものである。円錐形状の鋭い先
端部を有するシリコンエミッタのプロフィルは選択エッ
チング比率およびマスクの形態により決まる。この選択
エッチングには反応性イオンエッチング等が使用され
る。
【００３５】第３工程は平面先端を有する前記エミッタ
に、先鋭化した先端部（チップ）を形成させるため熱酸
化膜４２を形成する先鋭化酸化工程であって（図４
（Ｂ））、前記熱酸化膜４２の内面のプロフィルは前記
第２工程によるシリコンエミッタのプロフィルと同一で
あり、後続工程で酸化物を除去すると露出されるシリコ
ンエミッタは鋭いエミッタ先端部の形状（チッププロフ
ィル）を有する。
に、先鋭化した先端部（チップ）を形成させるため熱酸
化膜４２を形成する先鋭化酸化工程であって（図４
（Ｂ））、前記熱酸化膜４２の内面のプロフィルは前記
第２工程によるシリコンエミッタのプロフィルと同一で
あり、後続工程で酸化物を除去すると露出されるシリコ
ンエミッタは鋭いエミッタ先端部の形状（チッププロフ
ィル）を有する。
【００３６】第４工程は前記工程を通じて形成されたエ
ミッタ３７のみを残し上部のマスク４１および熱酸化膜
４２を除去する湿式エッチング工程である（図４
（Ｃ））。
ミッタ３７のみを残し上部のマスク４１および熱酸化膜
４２を除去する湿式エッチング工程である（図４
（Ｃ））。
【００３７】第５工程は前記基板３１およびエミッタ３
７上部に化学気相蒸着法を用いて多層構造の絶縁層を形
成する工程であって（図４（Ｄ））、まず、Ｓｉ3Ｎ4を
ＣＶＤ法で窒化膜（Ｓｉ3Ｎ4）３２として前記基板３１
上に形成した後、その上層に酸化膜（ＳｉＯ2）３３、
さらにその上層に絶縁膜かつ誘電膜であるポリイミドを
ＣＶＤ法により３層膜構造を形成する。これらのＣＶＤ
法による膜形成は、連続しておこなうことが劣化の防止
および生産効率の面から有利であるが、またそれぞれ単
独で実施することもできる。
７上部に化学気相蒸着法を用いて多層構造の絶縁層を形
成する工程であって（図４（Ｄ））、まず、Ｓｉ3Ｎ4を
ＣＶＤ法で窒化膜（Ｓｉ3Ｎ4）３２として前記基板３１
上に形成した後、その上層に酸化膜（ＳｉＯ2）３３、
さらにその上層に絶縁膜かつ誘電膜であるポリイミドを
ＣＶＤ法により３層膜構造を形成する。これらのＣＶＤ
法による膜形成は、連続しておこなうことが劣化の防止
および生産効率の面から有利であるが、またそれぞれ単
独で実施することもできる。
【００３８】また、上記３種類の膜を形成するＣＶＤ法
の種類としては、低圧ＣＶＤ法、プラズマＣＶＤ法、光
ＣＶＤ法あるいはＰＥＣＶＤ法等も用いることができ
て、これらの方法をおのおのの成膜方法に連続して、ま
たはそれぞれ単独で使用することが可能である。
の種類としては、低圧ＣＶＤ法、プラズマＣＶＤ法、光
ＣＶＤ法あるいはＰＥＣＶＤ法等も用いることができ
て、これらの方法をおのおのの成膜方法に連続して、ま
たはそれぞれ単独で使用することが可能である。
【００３９】さらに、ＣＶＤ法以外の方法としてはスパ
ッタリング、真空蒸着法あるいはイオンプレーティング
法等が使用でき、これらを総称して気相析着法という。
ッタリング、真空蒸着法あるいはイオンプレーティング
法等が使用でき、これらを総称して気相析着法という。
【００４０】ここで、上記Ｓｉ3Ｎ4膜の厚さは１００ｎ
ｍないし２２０ｎｍ程度が望ましい。保護膜としては、
１００ｎｍ程度あればおおよそ十分であり、上限として
は層面の平坦度、密着性、絶縁性の面、および集積度へ
の影響の点から約２２０ｎｍが好ましい。
ｍないし２２０ｎｍ程度が望ましい。保護膜としては、
１００ｎｍ程度あればおおよそ十分であり、上限として
は層面の平坦度、密着性、絶縁性の面、および集積度へ
の影響の点から約２２０ｎｍが好ましい。
【００４１】他の膜も、同様な理由で５００〜９００ｎ
ｍ程度の酸化膜（ＳｉＯ2）３３とほぼ１〜２μｍ程度
の誘電膜（ポリイミド）３４を積層形成することが望ま
しい。
ｍ程度の酸化膜（ＳｉＯ2）３３とほぼ１〜２μｍ程度
の誘電膜（ポリイミド）３４を積層形成することが望ま
しい。
【００４２】第６工程は前記エミッタ３７を露出させる
ための多段階エッチング工程である。第１段階において
は、図５（Ｅ）に示すように、前記酸化膜（ＳｉＯ2）
３３の突出端が露出されるように誘電膜（ポリイミド）
３４を所定の厚さ、例えば３００〜５００ｎｍ程度の厚
さのみを残してエッチングする。
ための多段階エッチング工程である。第１段階において
は、図５（Ｅ）に示すように、前記酸化膜（ＳｉＯ2）
３３の突出端が露出されるように誘電膜（ポリイミド）
３４を所定の厚さ、例えば３００〜５００ｎｍ程度の厚
さのみを残してエッチングする。
【００４３】第２段階においては、残された誘電膜（ポ
リイミド）３４をマスクとして露出部分の酸化膜（Ｓｉ
Ｏ2）３３を湿式エッチングすると、エッチングされた
部位から窒化膜（Ｓｉ3Ｎ4）３２が露出される。
リイミド）３４をマスクとして露出部分の酸化膜（Ｓｉ
Ｏ2）３３を湿式エッチングすると、エッチングされた
部位から窒化膜（Ｓｉ3Ｎ4）３２が露出される。
【００４４】第３段階においては、エッチングした部位
または開口部の露出された窒化膜（Ｓｉ3Ｎ4）３２をさ
らにエッチングすると図５（Ｆ）に示すように、電界放
出エミッタ３７が露出される。このとき、形成された開
口部の口径は各膜（３２〜３４）のエッチング選択比や
エッチング条件（特に、第１段階）に影響を受ける。
または開口部の露出された窒化膜（Ｓｉ3Ｎ4）３２をさ
らにエッチングすると図５（Ｆ）に示すように、電界放
出エミッタ３７が露出される。このとき、形成された開
口部の口径は各膜（３２〜３４）のエッチング選択比や
エッチング条件（特に、第１段階）に影響を受ける。
【００４５】第７工程はゲート金属を水平面に対しほぼ
４５°以下の角度で傾斜蒸着してゲート電極３９を形成
するとともに、エミッタ先端に後続の熱処理工程によっ
て、シリコンとの熱処理化合物に変わるチップ金属４７
を形成する工程である（図５（Ｇ））。このとき、前記
蒸着角度は各膜（３２〜３４）の厚さ、それの厚さによ
って変化する開口部の深さ、開口部の口径によって可変
するのが望ましい。本発明においては好ましい例とし
て、シリコン基板の水平面に対しほぼ２５°ないし３０
°の角度を設定している。
４５°以下の角度で傾斜蒸着してゲート電極３９を形成
するとともに、エミッタ先端に後続の熱処理工程によっ
て、シリコンとの熱処理化合物に変わるチップ金属４７
を形成する工程である（図５（Ｇ））。このとき、前記
蒸着角度は各膜（３２〜３４）の厚さ、それの厚さによ
って変化する開口部の深さ、開口部の口径によって可変
するのが望ましい。本発明においては好ましい例とし
て、シリコン基板の水平面に対しほぼ２５°ないし３０
°の角度を設定している。
【００４６】なぜなら、蒸着角度が浅過ぎれば十分にエ
ミッタ先端部に金属を蒸着することができず、反対に深
過ぎれば絶縁層が金属で汚染される危険性が増すからで
ある。
ミッタ先端部に金属を蒸着することができず、反対に深
過ぎれば絶縁層が金属で汚染される危険性が増すからで
ある。
【００４７】そこで、前記工程においてゲート金属とし
て好ましいものは高融点金属であるＣｒ，Ｍｏ，Ｎｂ，
Ｔａ，Ｔｉ，Ｗ，Ｚｒ等であり、このうちいずれか一つ
が用いられる。
て好ましいものは高融点金属であるＣｒ，Ｍｏ，Ｎｂ，
Ｔａ，Ｔｉ，Ｗ，Ｚｒ等であり、このうちいずれか一つ
が用いられる。
【００４８】最終工程として熱処理すると、図５（Ｈ）
に示すように前記チップ金属４７とシリコンエミッタ３
７との境界面に所定金属のシリサイドが形成される。こ
のとき、形成されるシリサイドはゲート金属の種類によ
って、例えばＣｒＳｉ2，ＭｏＳｉ2，ＮｂＳｉ2、Ｔａ
Ｓｉ2，ＴｉＳｉ2、ＷＳｉ2，ＺｒＳｉ2等のいずれかが
形成される。その結果 、金属とシリコン基板との仕事
関数の差が減少して、エミッタの放出効率を強化するこ
とができ、かつ、金属がケイ素と化合して安定すること
によって絶縁層への金属成分の浸透を防止できる電界放
出エミッタが製作される。
に示すように前記チップ金属４７とシリコンエミッタ３
７との境界面に所定金属のシリサイドが形成される。こ
のとき、形成されるシリサイドはゲート金属の種類によ
って、例えばＣｒＳｉ2，ＭｏＳｉ2，ＮｂＳｉ2、Ｔａ
Ｓｉ2，ＴｉＳｉ2、ＷＳｉ2，ＺｒＳｉ2等のいずれかが
形成される。その結果 、金属とシリコン基板との仕事
関数の差が減少して、エミッタの放出効率を強化するこ
とができ、かつ、金属がケイ素と化合して安定すること
によって絶縁層への金属成分の浸透を防止できる電界放
出エミッタが製作される。
【００４９】
【発明の効果】以上述べた本発明によれば、絶縁層を多
層構造とすることによって絶縁効果を高め、エミッタ先
端部に形成されるシリサイドと酸化膜を所定距離ほど離
隔することにより絶縁層への金属汚染を防止して漏洩電
流を減少できるという利点があり、かつ電子放出領域で
あるエミッタの先端部に融点が極めて高く、低い仕事関
数を有するシリサイド（ケイ化物）を形成することによ
り、電界放出素子の特性が強化され放出効率が極大化さ
れる。また、絶縁層の厚さに見合った金属蒸着角度が実
現できる。
層構造とすることによって絶縁効果を高め、エミッタ先
端部に形成されるシリサイドと酸化膜を所定距離ほど離
隔することにより絶縁層への金属汚染を防止して漏洩電
流を減少できるという利点があり、かつ電子放出領域で
あるエミッタの先端部に融点が極めて高く、低い仕事関
数を有するシリサイド（ケイ化物）を形成することによ
り、電界放出素子の特性が強化され放出効率が極大化さ
れる。また、絶縁層の厚さに見合った金属蒸着角度が実
現できる。
【００５０】以上によって、絶縁効果が極大化され、安
定性の高い長寿命で高効率なシリコン電界放出エミッタ
の製造方法および構造が提供できる。
定性の高い長寿命で高効率なシリコン電界放出エミッタ
の製造方法および構造が提供できる。
【図１】従来のシリコン電界放出エミッタの構造を示す
断面図である。
断面図である。
【図２】図１のエミッタ特性を強化したシリコン電界放
出エミッタの構造を示す断面図である。
出エミッタの構造を示す断面図である。
【図３】本発明によるシリコン電界放出エミッタの構造
を示す断面図である。
を示す断面図である。
【図４】（Ａ）ないし（Ｄ）は、本発明によるシリコン
電界放出エミッタを製造するための工程断面図である。
電界放出エミッタを製造するための工程断面図である。
【図５】図４の（Ａ）ないし（Ｄ）に引き続いて、図５
の（Ｅ）ないし（Ｈ）は、本発明によるシリコン電界放
出エミッタを製造するための工程断面図である
の（Ｅ）ないし（Ｈ）は、本発明によるシリコン電界放
出エミッタを製造するための工程断面図である
３１ 基板 ３２ 窒化膜 ３３ 酸化膜 ３４ 誘電膜 ３７ エミッタ ３９ ゲート電極 ４０ シリサイド ４１ マスク ４２ 熱酸化膜 ４７ チップ金属
Claims (4)
- 【請求項１】（ａ）シリコン基板表面を高温酸化させた
後、フォトエッチングしてマスクを形成するマスク形成
工程、 （ｂ）前記マスクを用いて円錐形状のエミッタを形成す
るための前記シリコン基板の乾式エッチング工程、 （ｃ）前記円錐形状を有するエミッタを先鋭化するため
の酸化層を前記シリコン基板上に形成する先鋭化酸化工
程、 （ｄ）前記工程を通じて基板と一体で円錐形構造に形成
された前記エミッタのみを残して、前記マスクおよび前
記酸化層を除去するための湿式エッチング工程、
（ｅ）前記基板および前記エミッタ上に、積層する順に
最初にＳｉ3Ｎ4，次にＳｉＯ2、最後にポリイミドを形
成して多層構造で絶縁層を形成する工程、 （ｆ）前記円錐形状を有する先鋭化されたエミッタが露
出するようエミッタ上部の前記絶縁層を除去するための
多段階エッチング工程、 （ｇ）水平面に対し４５°以下の角度で金属を傾斜蒸着
して前記絶縁層の開口側に突出したゲート電極を形成す
ると同時に、エミッタの先端部のみ金属を蒸着する工
程、および （ｈ）熱処理により実際電子放出領域である前記金属が
蒸着したエミッタの先端部にシリサイドを形成する工程
からなることを特徴とするシリコン電界放出エミッタの
製造方法。 - 【請求項２】前記ゲート金属、および前記エミッタの先
端部への金属の傾斜蒸着角度が基板の水平面に対して２
５〜３０゜であることを特徴とする請求項１に記載のシ
リコン電界放出エミッタの製造方法。 - 【請求項３】シリコン基板と、 前記シリコン基板層上に形成され、前記シリコン基板の
層上から積層順にＳｉ 3Ｎ4／ＳｉＯ2／ポリイミド膜の
多層構造からなり、一つあるいは複数の開口部を有する
絶縁層と、 前記絶縁層の開口部中で、前記絶縁層と所定距離離隔し
てシリコン基板層上に形成された円錐形のエミッタと、 Ｃｒ、Ｍｏ、Ｎｂ、Ｔａ、Ｔｉ、Ｗ、Ｚｒのうちいずれ
か一つを金属成分とするシリサイドからなる実際電子放
出領域である前記円錐形のエミッタの先端部と、 前記
円錐形のエミッタの周囲の前記絶縁層上に形成され、上
記シリサイドをなす上記いずれか一つの金属と同種の金
属からなるゲート電極とからなることを特徴とするシリ
コン電界放出エミッタ。 - 【請求項４】前記Ｓｉ3Ｎ4膜の厚さが１００〜２２０ｎ
ｍであることを特徴とする請求項３に記載のシリコン電
界放出エミッタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1993-83 | 1993-01-06 | ||
| KR93000083A KR960009127B1 (en) | 1993-01-06 | 1993-01-06 | Silicon field emission emitter and the manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06231675A true JPH06231675A (ja) | 1994-08-19 |
| JP2767373B2 JP2767373B2 (ja) | 1998-06-18 |
Family
ID=19349374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30610793A Expired - Lifetime JP2767373B2 (ja) | 1993-01-06 | 1993-11-12 | シリコン電界放出エミッタ及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5401676A (ja) |
| JP (1) | JP2767373B2 (ja) |
| KR (1) | KR960009127B1 (ja) |
| FR (1) | FR2700222B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08138530A (ja) * | 1994-11-16 | 1996-05-31 | Nec Corp | 電界放出型電子銃及びその製造方法 |
| US5897790A (en) * | 1996-04-15 | 1999-04-27 | Matsushita Electric Industrial Co., Ltd. | Field-emission electron source and method of manufacturing the same |
Families Citing this family (41)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5536193A (en) | 1991-11-07 | 1996-07-16 | Microelectronics And Computer Technology Corporation | Method of making wide band gap field emitter |
| US5675216A (en) | 1992-03-16 | 1997-10-07 | Microelectronics And Computer Technololgy Corp. | Amorphic diamond film flat field emission cathode |
| US5543684A (en) | 1992-03-16 | 1996-08-06 | Microelectronics And Computer Technology Corporation | Flat panel display based on diamond thin films |
| US5449970A (en) | 1992-03-16 | 1995-09-12 | Microelectronics And Computer Technology Corporation | Diode structure flat panel display |
| US5659224A (en) | 1992-03-16 | 1997-08-19 | Microelectronics And Computer Technology Corporation | Cold cathode display device |
| KR950008758B1 (ko) * | 1992-12-11 | 1995-08-04 | 삼성전관주식회사 | 실리콘 전계방출 소자 및 그의 제조방법 |
| US5534743A (en) * | 1993-03-11 | 1996-07-09 | Fed Corporation | Field emission display devices, and field emission electron beam source and isolation structure components therefor |
| JPH07111868B2 (ja) * | 1993-04-13 | 1995-11-29 | 日本電気株式会社 | 電界放出冷陰極素子 |
| KR0183628B1 (ko) * | 1993-09-16 | 1999-03-20 | 박경팔 | 전계방사형 음극구조체의 제조방법 |
| KR100366191B1 (ko) | 1993-11-04 | 2003-03-15 | 에스아이 다이아몬드 테크놀로지, 인코포레이티드 | 플랫패널디스플레이시스템및구성소자의제조방법 |
| JP3249288B2 (ja) * | 1994-03-15 | 2002-01-21 | 株式会社東芝 | 微小真空管およびその製造方法 |
| KR0159805B1 (ko) * | 1994-12-10 | 1998-12-01 | 이종덕 | 저전압구동형 전계방출어레이의 제조방법 |
| JPH08180824A (ja) * | 1994-12-22 | 1996-07-12 | Hitachi Ltd | 電子線源、その製造方法、電子線源装置及びそれを用いた電子線装置 |
| US6033277A (en) * | 1995-02-13 | 2000-03-07 | Nec Corporation | Method for forming a field emission cold cathode |
| JPH08222126A (ja) * | 1995-02-13 | 1996-08-30 | Nec Kansai Ltd | 電界放出冷陰極の製造方法 |
| US5628659A (en) | 1995-04-24 | 1997-05-13 | Microelectronics And Computer Corporation | Method of making a field emission electron source with random micro-tip structures |
| US5643032A (en) * | 1995-05-09 | 1997-07-01 | National Science Council | Method of fabricating a field emission device |
| US5641706A (en) * | 1996-01-18 | 1997-06-24 | Micron Display Technology, Inc. | Method for formation of a self-aligned N-well for isolated field emission devices |
| EP0789382A1 (en) * | 1996-02-09 | 1997-08-13 | International Business Machines Corporation | Structure and method for fabricating of a field emission device |
| US5672544A (en) * | 1996-04-22 | 1997-09-30 | Pan; Yang | Method for reducing silicided poly gate resistance for very small transistors |
| JP3127844B2 (ja) * | 1996-11-22 | 2001-01-29 | 日本電気株式会社 | 電界放出型冷陰極 |
| US5930589A (en) * | 1997-02-28 | 1999-07-27 | Motorola, Inc. | Method for fabricating an integrated field emission device |
| US6144145A (en) * | 1997-07-11 | 2000-11-07 | Emagin Corporation | High performance field emitter and method of producing the same |
| US6091190A (en) * | 1997-07-28 | 2000-07-18 | Motorola, Inc. | Field emission device |
| US5956611A (en) * | 1997-09-03 | 1999-09-21 | Micron Technologies, Inc. | Field emission displays with reduced light leakage |
| US6323587B1 (en) | 1998-08-06 | 2001-11-27 | Micron Technology, Inc. | Titanium silicide nitride emitters and method |
| US6232705B1 (en) * | 1998-09-01 | 2001-05-15 | Micron Technology, Inc. | Field emitter arrays with gate insulator and cathode formed from single layer of polysilicon |
| US6328620B1 (en) * | 1998-12-04 | 2001-12-11 | Micron Technology, Inc. | Apparatus and method for forming cold-cathode field emission displays |
| US6235545B1 (en) * | 1999-02-16 | 2001-05-22 | Micron Technology, Inc. | Methods of treating regions of substantially upright silicon-comprising structures, method of treating silicon-comprising emitter structures, methods of forming field emission display devices, and cathode assemblies |
| US6417016B1 (en) * | 1999-02-26 | 2002-07-09 | Micron Technology, Inc. | Structure and method for field emitter tips |
| US6086442A (en) * | 1999-03-01 | 2000-07-11 | Micron Technology, Inc. | Method of forming field emission devices |
| KR20010011136A (ko) * | 1999-07-26 | 2001-02-15 | 정선종 | 나노구조를 에미터로 사용한 삼극형 전계 방출 에미터의 구조및 그 제조방법 |
| KR20010058197A (ko) * | 1999-12-24 | 2001-07-05 | 박종섭 | 전계방출표시 소자의 제조방법 |
| US6692323B1 (en) | 2000-01-14 | 2004-02-17 | Micron Technology, Inc. | Structure and method to enhance field emission in field emitter device |
| KR20010091420A (ko) * | 2000-03-15 | 2001-10-23 | 윤덕용 | 금속실리사이드가 코팅된 실리콘 팁의 제조방법 |
| JP2001266735A (ja) * | 2000-03-22 | 2001-09-28 | Lg Electronics Inc | 電界放出型冷陰極構造及びこの陰極を備えた電子銃 |
| US6664721B1 (en) | 2000-10-06 | 2003-12-16 | Extreme Devices Incorporated | Gated electron field emitter having an interlayer |
| TW483025B (en) * | 2000-10-24 | 2002-04-11 | Nat Science Council | Formation method of metal tip electrode field emission structure |
| US20040029413A1 (en) * | 2000-10-30 | 2004-02-12 | Norbert Angert | Film material comprising spikes and method for the production thereof |
| EP2819165B1 (en) | 2013-06-26 | 2018-05-30 | Nexperia B.V. | Electric field gap device and manufacturing method |
| KR20220082232A (ko) | 2020-12-10 | 2022-06-17 | (주)조타 | 동계스포츠형 이동식 슬로프 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3755704A (en) * | 1970-02-06 | 1973-08-28 | Stanford Research Inst | Field emission cathode structures and devices utilizing such structures |
| US3669241A (en) * | 1970-11-13 | 1972-06-13 | Taylor Mfg | Package accumulating conveyor |
| JPS5325632B2 (ja) * | 1973-03-22 | 1978-07-27 | ||
| US3970887A (en) * | 1974-06-19 | 1976-07-20 | Micro-Bit Corporation | Micro-structure field emission electron source |
| JPS5436828B2 (ja) * | 1974-08-16 | 1979-11-12 | ||
| KR910013438A (ko) * | 1989-12-18 | 1991-08-08 | 야마무라 가쯔미 | 필드 전자 방출 장치 및 그 생산 공정 |
| US4964946A (en) * | 1990-02-02 | 1990-10-23 | The United States Of America As Represented By The Secretary Of The Navy | Process for fabricating self-aligned field emitter arrays |
| DE4041276C1 (ja) * | 1990-12-21 | 1992-02-27 | Siemens Ag, 8000 Muenchen, De | |
| US5229331A (en) * | 1992-02-14 | 1993-07-20 | Micron Technology, Inc. | Method to form self-aligned gate structures around cold cathode emitter tips using chemical mechanical polishing technology |
| US5186670A (en) * | 1992-03-02 | 1993-02-16 | Micron Technology, Inc. | Method to form self-aligned gate structures and focus rings |
| US5259799A (en) * | 1992-03-02 | 1993-11-09 | Micron Technology, Inc. | Method to form self-aligned gate structures and focus rings |
| US5232549A (en) * | 1992-04-14 | 1993-08-03 | Micron Technology, Inc. | Spacers for field emission display fabricated via self-aligned high energy ablation |
-
1993
- 1993-01-06 KR KR93000083A patent/KR960009127B1/ko not_active IP Right Cessation
- 1993-08-30 US US08/114,134 patent/US5401676A/en not_active Expired - Fee Related
- 1993-09-20 FR FR9311173A patent/FR2700222B1/fr not_active Expired - Fee Related
- 1993-11-12 JP JP30610793A patent/JP2767373B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08138530A (ja) * | 1994-11-16 | 1996-05-31 | Nec Corp | 電界放出型電子銃及びその製造方法 |
| US5897790A (en) * | 1996-04-15 | 1999-04-27 | Matsushita Electric Industrial Co., Ltd. | Field-emission electron source and method of manufacturing the same |
| US5925891A (en) * | 1996-04-15 | 1999-07-20 | Matsushita Electric Industrial Co., Ltd. | Field-emission electron source |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2700222B1 (fr) | 1995-03-24 |
| KR940018911A (ko) | 1994-08-19 |
| JP2767373B2 (ja) | 1998-06-18 |
| FR2700222A1 (fr) | 1994-07-08 |
| KR960009127B1 (en) | 1996-07-13 |
| US5401676A (en) | 1995-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06231675A (ja) | シリコン電界放出エミッタ及びその製造方法 | |
| US5394006A (en) | Narrow gate opening manufacturing of gated fluid emitters | |
| US5793155A (en) | Microelectronic vacuum triode structure and method of fabrication | |
| US6685523B2 (en) | Method of fabricating capillary discharge plasma display panel using lift-off process | |
| JP2006121092A (ja) | Ｓｏｉ基板、その製造方法、そしてｓｏｉ基板を用いた浮遊構造体の製造方法 | |
| US7642467B1 (en) | Method for fabrication of separators for electrode pairs in diodes | |
| KR100469398B1 (ko) | 전계 방출 소자 및 제조 방법 | |
| JPH1012166A (ja) | 電界放出型画像表示装置及びその製造方法 | |
| JP3832070B2 (ja) | 冷電子放出素子の製造方法 | |
| JPH0487135A (ja) | 電子放出素子およびその製造方法 | |
| JPH0668783A (ja) | 微小電界放出陰極装置 | |
| KR100287060B1 (ko) | 전계 방출 소자의 제조 방법 | |
| JPH04274124A (ja) | 微小真空素子 | |
| JPH11238451A (ja) | 電界放出冷陰極及びその製造方法 | |
| JP3826539B2 (ja) | 冷電子放出素子の製造方法 | |
| JPH0794083A (ja) | 電界放出陰極とその製造方法 | |
| JPH0778553A (ja) | 微小電界放出陰極装置およびその製造方法 | |
| JP4151861B2 (ja) | 冷電子放出素子及びその製造方法 | |
| KR950020855A (ko) | 전계방출 캐소드 어레이 및 이의 제조방법 | |
| JPS5856484A (ja) | トンネル接合型ジヨセフソン素子及びその製法 | |
| JPS58161343A (ja) | 半導体装置の製造方法 | |
| JPS63224273A (ja) | ジヨセフソン接合素子とその作製方法 | |
| JPH02121227A (ja) | 電子放出素子及びその製造方法 | |
| JPH0864124A (ja) | 電界放射電子源の製造方法 | |
| JPH11167857A (ja) | 冷電子放出素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980217 |