JPH0864124A - 電界放射電子源の製造方法 - Google Patents
電界放射電子源の製造方法Info
- Publication number
- JPH0864124A JPH0864124A JP19652094A JP19652094A JPH0864124A JP H0864124 A JPH0864124 A JP H0864124A JP 19652094 A JP19652094 A JP 19652094A JP 19652094 A JP19652094 A JP 19652094A JP H0864124 A JPH0864124 A JP H0864124A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- etching
- insulating film
- gate insulating
- tip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Cold Cathode And The Manufacture (AREA)
Abstract
(57)【要約】
【目的】 電界放射電子源において、エミッタ先端をよ
り先鋭にしさらにゲート電極及びエミッタ先端間の距離
をより短縮する。 【構成】 SiOXマスク14を介しSi基板10をエッチングし
てエミッタ16を形成した後、基板10表面を熱酸化してSi
OX膜18を形成する。次にマスク14を残存させたまま、Si
OX膜18上にマグネトロンスパッタ法によりSiNX膜20を積
層する。これによりエミッタ先端に対応する領域は露出
させながらSiNX膜20をエミッタ先端に極めて近い領域ま
で積層できる。次にSiNX膜20を介しSiOX膜18をエッチン
グしエミッタ先端を露出させる。次にエミッタ先端にSi
OX熱酸化膜を形成し、然る後、SiNX膜20上に電極材料を
積層する。次にエミッタ先端のSiOX熱酸化膜をエッチン
グ除去し、エミッタ先端を露出させると共に電極材料を
リフトオフする。
り先鋭にしさらにゲート電極及びエミッタ先端間の距離
をより短縮する。 【構成】 SiOXマスク14を介しSi基板10をエッチングし
てエミッタ16を形成した後、基板10表面を熱酸化してSi
OX膜18を形成する。次にマスク14を残存させたまま、Si
OX膜18上にマグネトロンスパッタ法によりSiNX膜20を積
層する。これによりエミッタ先端に対応する領域は露出
させながらSiNX膜20をエミッタ先端に極めて近い領域ま
で積層できる。次にSiNX膜20を介しSiOX膜18をエッチン
グしエミッタ先端を露出させる。次にエミッタ先端にSi
OX熱酸化膜を形成し、然る後、SiNX膜20上に電極材料を
積層する。次にエミッタ先端のSiOX熱酸化膜をエッチン
グ除去し、エミッタ先端を露出させると共に電極材料を
リフトオフする。
Description
【０００１】
【産業上の利用分野】この発明は、真空マイクロ素子の
ひとつである電界放射電子源の製造方法に関する。
ひとつである電界放射電子源の製造方法に関する。
【０００２】
【従来の技術】従来より、真空マイクロ素子のひとつと
して電界放射電子源が知られており、この電界放射電子
源は磁気センサーやディスプレイの表示素子として利用
されている。その製造方法としては、例えば特開平５−
９４７６２号公報に開示されているものがある。この従
来方法においては、Ｓｉ基板にＳｉＯ2 エッチングマス
クを形成し、このエッチングマスクを介しＳｉ基板をエ
ッチングしてエミッタを形成する。次にエミッタを含む
Ｓｉ基板表面にＳｉＯ2 ゲート絶縁膜を形成し、然る
後、エッチングマスクを残存させたまま、回転斜め蒸着
法により、電極材料をゲート絶縁膜上に積層する。次に
エッチングマスク及びエミッタ先端のゲート絶縁膜をエ
ッチング除去して、エミッタ先端を露出し、電界放射電
子源を完成する。
して電界放射電子源が知られており、この電界放射電子
源は磁気センサーやディスプレイの表示素子として利用
されている。その製造方法としては、例えば特開平５−
９４７６２号公報に開示されているものがある。この従
来方法においては、Ｓｉ基板にＳｉＯ2 エッチングマス
クを形成し、このエッチングマスクを介しＳｉ基板をエ
ッチングしてエミッタを形成する。次にエミッタを含む
Ｓｉ基板表面にＳｉＯ2 ゲート絶縁膜を形成し、然る
後、エッチングマスクを残存させたまま、回転斜め蒸着
法により、電極材料をゲート絶縁膜上に積層する。次に
エッチングマスク及びエミッタ先端のゲート絶縁膜をエ
ッチング除去して、エミッタ先端を露出し、電界放射電
子源を完成する。
【０００３】
【発明が解決しようとする課題】しかしながら上述した
従来方法で製造した電界放射電子源は、ゲート電圧を高
くしないと電子の放出を行なえない。このようにゲート
電圧が高くなる要因として、従来方法ではエミッタ先端
の先鋭化が難しいといった点、従来方法ではゲート電極
とエミッタ先端との間の離間距離を短縮することが難し
いといった点が挙げられる。
従来方法で製造した電界放射電子源は、ゲート電圧を高
くしないと電子の放出を行なえない。このようにゲート
電圧が高くなる要因として、従来方法ではエミッタ先端
の先鋭化が難しいといった点、従来方法ではゲート電極
とエミッタ先端との間の離間距離を短縮することが難し
いといった点が挙げられる。
【０００４】この出願の目的は、エミッタ先端の先鋭
化、及び又は、ゲート電極及びエミッタ先端間の距離の
短縮を、より一層効果的に達成できる電界放射電子源の
製造方法を提供することにある。
化、及び又は、ゲート電極及びエミッタ先端間の距離の
短縮を、より一層効果的に達成できる電界放射電子源の
製造方法を提供することにある。
【０００５】
【課題を解決するための手段】この目的を達成するた
め、第一発明の電界放射電子源の製造方法は、下地上に
エッチングマスクを形成する工程と、エッチングマスク
を介し下地をエッチングして錐状のエミッタを形成する
工程と、エミッタを含む下地の表面を熱酸化して、第一
のゲート絶縁膜を形成する工程と、エッチングマスクを
残存させたまま、第一のゲート絶縁膜上に、気相成長法
により第二のゲート絶縁膜を積層する工程と、第二のゲ
ート絶縁膜を介しエミッタ先端部分に対応する領域の第
一のゲート絶縁膜をエッチングして、エミッタ先端部分
を露出させる工程と、露出させたエミッタ先端部分の表
面を熱酸化して熱酸化膜を形成し、熱酸化膜の形成及び
エッチング除去をｎ回（ｎは自然数）行なうと共に、第
ｎ回目の熱酸化膜の形成を終えたら第二のゲート絶縁膜
上に電極材料を積層し、然る後、第ｎ回目の熱酸化膜の
エッチング除去を行なってゲート電極を形成する工程と
を含んで成ることを特徴とする。
め、第一発明の電界放射電子源の製造方法は、下地上に
エッチングマスクを形成する工程と、エッチングマスク
を介し下地をエッチングして錐状のエミッタを形成する
工程と、エミッタを含む下地の表面を熱酸化して、第一
のゲート絶縁膜を形成する工程と、エッチングマスクを
残存させたまま、第一のゲート絶縁膜上に、気相成長法
により第二のゲート絶縁膜を積層する工程と、第二のゲ
ート絶縁膜を介しエミッタ先端部分に対応する領域の第
一のゲート絶縁膜をエッチングして、エミッタ先端部分
を露出させる工程と、露出させたエミッタ先端部分の表
面を熱酸化して熱酸化膜を形成し、熱酸化膜の形成及び
エッチング除去をｎ回（ｎは自然数）行なうと共に、第
ｎ回目の熱酸化膜の形成を終えたら第二のゲート絶縁膜
上に電極材料を積層し、然る後、第ｎ回目の熱酸化膜の
エッチング除去を行なってゲート電極を形成する工程と
を含んで成ることを特徴とする。
【０００６】また第二発明の電界放射電子源の製造方法
は、下地上にエッチングマスクを形成する工程と、エッ
チングマスクを介し下地をエッチングして錐状のエミッ
タを形成する工程と、エミッタを含む下地上に、ゲート
絶縁膜を形成する工程と、エッチングマスクを残存させ
たまま、ゲート絶縁膜上に、プラズマＣＶＤ法により金
属電極材料を積層して、ゲート電極を形成する工程とを
含んで成ることを特徴とする。
は、下地上にエッチングマスクを形成する工程と、エッ
チングマスクを介し下地をエッチングして錐状のエミッ
タを形成する工程と、エミッタを含む下地上に、ゲート
絶縁膜を形成する工程と、エッチングマスクを残存させ
たまま、ゲート絶縁膜上に、プラズマＣＶＤ法により金
属電極材料を積層して、ゲート電極を形成する工程とを
含んで成ることを特徴とする。
【０００７】
【作用】第一発明によれば、エッチングマスクを残存さ
せたまま、第一のゲート絶縁膜上に、気相成長法により
第二のゲート絶縁膜を積層するので、第二のゲート絶縁
膜はエミッタ先端部分に対応する領域には積層しない。
従ってこの第二のゲート絶縁膜を利用して、エミッタ先
端部分に対応する領域の第一のゲート絶縁膜を選択的に
エッチング除去し、これによりエミッタ先端部分を露出
させることができる。
せたまま、第一のゲート絶縁膜上に、気相成長法により
第二のゲート絶縁膜を積層するので、第二のゲート絶縁
膜はエミッタ先端部分に対応する領域には積層しない。
従ってこの第二のゲート絶縁膜を利用して、エミッタ先
端部分に対応する領域の第一のゲート絶縁膜を選択的に
エッチング除去し、これによりエミッタ先端部分を露出
させることができる。
【０００８】また露出させたエミッタ先端部分の表面を
熱酸化してエミッタ先端部分に熱酸化膜を形成するの
で、この熱酸化膜の形成及びエッチング除去をｎ回行な
うことにより、エミッタ先端をより一層先鋭にすること
ができる。
熱酸化してエミッタ先端部分に熱酸化膜を形成するの
で、この熱酸化膜の形成及びエッチング除去をｎ回行な
うことにより、エミッタ先端をより一層先鋭にすること
ができる。
【０００９】また第ｎ回目の熱酸化膜の形成を終えたら
第二のゲート絶縁膜上に電極材料を積層し、然る後、第
ｎ回目の熱酸化膜のエッチング除去を行なうので、エミ
ッタ先端部分に対応する領域の電極材料を第ｎ回目の熱
酸化膜と共に除去でき、従ってエミッタ先端部分を露出
させることができる。
第二のゲート絶縁膜上に電極材料を積層し、然る後、第
ｎ回目の熱酸化膜のエッチング除去を行なうので、エミ
ッタ先端部分に対応する領域の電極材料を第ｎ回目の熱
酸化膜と共に除去でき、従ってエミッタ先端部分を露出
させることができる。
【００１０】さらに第二発明によれば、エッチングマス
クを残存させたまま、絶縁膜上に、プラズマＣＶＤ法に
より金属電極材料を積層するので、金属電極材料はエミ
ッタ先端に対応する領域に積層しない。しかもエッチン
グマスク下側のエミッタ先端近くまで金属電極材料が良
く廻り込むので、エミッタ先端に極めて近い領域まで金
属電極材料を積層させることができる。従ってこのよう
に積層した金属電極材料によりゲート電極を形成するこ
とにより、ゲート電極とエミッタ先端との間の離間距離
を、より短縮することができる。
クを残存させたまま、絶縁膜上に、プラズマＣＶＤ法に
より金属電極材料を積層するので、金属電極材料はエミ
ッタ先端に対応する領域に積層しない。しかもエッチン
グマスク下側のエミッタ先端近くまで金属電極材料が良
く廻り込むので、エミッタ先端に極めて近い領域まで金
属電極材料を積層させることができる。従ってこのよう
に積層した金属電極材料によりゲート電極を形成するこ
とにより、ゲート電極とエミッタ先端との間の離間距離
を、より短縮することができる。
【００１１】
【実施例】以下、図面を参照し、発明の実施例につき説
明する。尚、図面は発明が理解できる程度に概略的に示
してあるにすぎず、従って発明を図示例に限定するもの
ではない。
明する。尚、図面は発明が理解できる程度に概略的に示
してあるにすぎず、従って発明を図示例に限定するもの
ではない。
【００１２】図１〜図３は第一発明の一実施例の説明に
供する製造工程図であって、電界放射電子源の主要工程
の様子を段階的に示す断面図である。
供する製造工程図であって、電界放射電子源の主要工程
の様子を段階的に示す断面図である。
【００１３】［（１−Ａ）：下地上にエッチングマスク
を形成する工程の説明］この実施例では、下地１０は面
方位（１００）のＳｉウエハであって、その（１００）
下地面１０ａに、厚さ０．２μｍ程度のＳｉＯX マスク
材料１２を積層する（図１（Ａ））。マスク材料１２の
積層は、マグネトロンスパッタ法或は熱酸化法により、
行なえば良い。
を形成する工程の説明］この実施例では、下地１０は面
方位（１００）のＳｉウエハであって、その（１００）
下地面１０ａに、厚さ０．２μｍ程度のＳｉＯX マスク
材料１２を積層する（図１（Ａ））。マスク材料１２の
積層は、マグネトロンスパッタ法或は熱酸化法により、
行なえば良い。
【００１４】然る後、フォトリソグラフィー及びエッチ
ング技術により、マスク材料１２をエッチングしてＳｉ
ＯX エッチングマスク１４を形成する（図１（Ｂ））。
エッチングマスク１４の平面形状を、円形状とする。マ
スク材料１２のエッチングは、エッチャントにＨＦを用
いたウエットエッチング、或は、エッチングガスにＣＦ
4 及びＯ2 の混合ガスを用いた反応性イオンエッチング
（ＲＩＥ）により、行なえば良い。
ング技術により、マスク材料１２をエッチングしてＳｉ
ＯX エッチングマスク１４を形成する（図１（Ｂ））。
エッチングマスク１４の平面形状を、円形状とする。マ
スク材料１２のエッチングは、エッチャントにＨＦを用
いたウエットエッチング、或は、エッチングガスにＣＦ
4 及びＯ2 の混合ガスを用いた反応性イオンエッチング
（ＲＩＥ）により、行なえば良い。
【００１５】［（１−Ｂ）：エッチングマスクを介し下
地をエッチングして錐状のエミッタを形成する工程の説
明］次にこの実施例では、異方性エッチングにより、エ
ッチングマスク１４を介し下地１０をエッチングして、
Ｓｉから成るエミッタ１６を形成する（図１（Ｃ））。
エミッタ１６は下地１０からエッチングマスク１４へ向
けて先細りとなる錐状の突起であり、エッチングマスク
１４の平面形状を円形状とすれば、ほぼ円錐状のエミッ
タ１６を形成できる。エッチングマスク１４がエミッタ
１６から剥れ落ちない範囲でエッチングを行なって、エ
ミッタ１６の先端をなるべく鋭利にする。等方性エッチ
ングにより下地１０をエッチングしても、錐状のエミッ
タ１６を形成できるが、先端鋭利なエミッタ１６を形成
するには異方性エッチングの方が有利である。
地をエッチングして錐状のエミッタを形成する工程の説
明］次にこの実施例では、異方性エッチングにより、エ
ッチングマスク１４を介し下地１０をエッチングして、
Ｓｉから成るエミッタ１６を形成する（図１（Ｃ））。
エミッタ１６は下地１０からエッチングマスク１４へ向
けて先細りとなる錐状の突起であり、エッチングマスク
１４の平面形状を円形状とすれば、ほぼ円錐状のエミッ
タ１６を形成できる。エッチングマスク１４がエミッタ
１６から剥れ落ちない範囲でエッチングを行なって、エ
ミッタ１６の先端をなるべく鋭利にする。等方性エッチ
ングにより下地１０をエッチングしても、錐状のエミッ
タ１６を形成できるが、先端鋭利なエミッタ１６を形成
するには異方性エッチングの方が有利である。
【００１６】下地１０の異方性エッチングは、ＫＯＨ、
ＩＰＡ（イソプロピルアルコール）及びＨ2 Ｏ（純水）
の混合液をエッチャントに用いたウエットエッチングに
より、行なえば良い。ここではＫＯＨ、ＩＰＡ及びＨ2
Ｏの混合割合を重量比で１、１〜２及び１０とする。
ＩＰＡ（イソプロピルアルコール）及びＨ2 Ｏ（純水）
の混合液をエッチャントに用いたウエットエッチングに
より、行なえば良い。ここではＫＯＨ、ＩＰＡ及びＨ2
Ｏの混合割合を重量比で１、１〜２及び１０とする。
【００１７】［（１−Ｃ）：エミッタを含む下地の表面
を熱酸化して第一のゲート絶縁膜を形成する工程の説
明］次にこの実施例では、エミッタ１６を含む下地１０
の表面を熱酸化して、厚さ０．２μｍ程度のＳｉＯX 第
一のゲート絶縁膜１８を形成する（図２（Ａ））。この
ゲート絶縁膜１８の形成により、エミッタ１６の先端を
鋭くすること（エミッタ１６の先鋭化を行なこと）がで
きる。
を熱酸化して第一のゲート絶縁膜を形成する工程の説
明］次にこの実施例では、エミッタ１６を含む下地１０
の表面を熱酸化して、厚さ０．２μｍ程度のＳｉＯX 第
一のゲート絶縁膜１８を形成する（図２（Ａ））。この
ゲート絶縁膜１８の形成により、エミッタ１６の先端を
鋭くすること（エミッタ１６の先鋭化を行なこと）がで
きる。
【００１８】［（１−Ｄ）：エッチングマスクを残存さ
せたまま、第一のゲート絶縁膜上に気相成長法により第
二のゲート絶縁膜を積層する工程の説明］次にこの実施
例では、エッチングマスク１４を残存させたまま、第一
のゲート絶縁膜１８上に、気相成長法としてマグネトロ
ンスパッタ法によりＳｉＮX 第二のゲート絶縁膜２０を
積層する（図２（Ｂ））。
せたまま、第一のゲート絶縁膜上に気相成長法により第
二のゲート絶縁膜を積層する工程の説明］次にこの実施
例では、エッチングマスク１４を残存させたまま、第一
のゲート絶縁膜１８上に、気相成長法としてマグネトロ
ンスパッタ法によりＳｉＮX 第二のゲート絶縁膜２０を
積層する（図２（Ｂ））。
【００１９】エッチングマスク１４を残存させたまま、
第二のゲート絶縁膜２０を積層するので、第二のゲート
絶縁膜２０はエミッタ１６の先端部分に対応する領域に
は積層しない。従って第二のゲート絶縁膜２０を利用し
て、エミッタ１６の先端部分に対応する領域の第一のゲ
ート絶縁膜１８を選択的にエッチング除去できる。しか
もマグネトロンスパッタ法によれば、第二のゲート絶縁
膜２０の形成材料となるＳｉＮX ターゲット材料を、プ
ラズマでスパッタリングするので、気化したターゲット
材料がエッチングマスク１４下側のエミッタ１６先端近
傍まで良く廻り込む。従って第二のゲート絶縁膜２０を
エミッタ１６先端の極く近傍まで積層させることができ
るので、この第二のゲート絶縁膜２０上にゲート電極を
形成することにより、ゲート電極とエミッタ１６の先端
との間の離間距離を短くすることができる。
第二のゲート絶縁膜２０を積層するので、第二のゲート
絶縁膜２０はエミッタ１６の先端部分に対応する領域に
は積層しない。従って第二のゲート絶縁膜２０を利用し
て、エミッタ１６の先端部分に対応する領域の第一のゲ
ート絶縁膜１８を選択的にエッチング除去できる。しか
もマグネトロンスパッタ法によれば、第二のゲート絶縁
膜２０の形成材料となるＳｉＮX ターゲット材料を、プ
ラズマでスパッタリングするので、気化したターゲット
材料がエッチングマスク１４下側のエミッタ１６先端近
傍まで良く廻り込む。従って第二のゲート絶縁膜２０を
エミッタ１６先端の極く近傍まで積層させることができ
るので、この第二のゲート絶縁膜２０上にゲート電極を
形成することにより、ゲート電極とエミッタ１６の先端
との間の離間距離を短くすることができる。
【００２０】さらにエッチングマスク１４を残存させた
まま第二のゲート絶縁膜２０を積層しているので、第二
のゲート絶縁膜２０の膜厚はエミッタ先端の近傍領域で
は薄くそれ以外の領域では厚くなる。エミッタ先端近傍
領域において第二のゲート絶縁膜２０の膜厚が薄い点
は、ゲート電極とエミッタ先端との間の離間距離を短縮
するのに役立つ。
まま第二のゲート絶縁膜２０を積層しているので、第二
のゲート絶縁膜２０の膜厚はエミッタ先端の近傍領域で
は薄くそれ以外の領域では厚くなる。エミッタ先端近傍
領域において第二のゲート絶縁膜２０の膜厚が薄い点
は、ゲート電極とエミッタ先端との間の離間距離を短縮
するのに役立つ。
【００２１】［（１−Ｅ）：第二のゲート絶縁膜を介し
エミッタ先端部分に対応する領域の第一のゲート絶縁膜
をエッチングして、エミッタ先端部分を露出させる工程
の説明］次にこの実施例では、第二のゲート絶縁膜２０
を介し第一のゲート絶縁膜１８をエッチングする（図２
（Ｃ））。エッチャントにバッファードＨＦ水溶液を用
いたウエットエッチングにより、第二のゲート絶縁膜２
０を実質的にエッチングせずに、第一のゲート絶縁膜１
８を選択的にエッチングすれば良い。
エミッタ先端部分に対応する領域の第一のゲート絶縁膜
をエッチングして、エミッタ先端部分を露出させる工程
の説明］次にこの実施例では、第二のゲート絶縁膜２０
を介し第一のゲート絶縁膜１８をエッチングする（図２
（Ｃ））。エッチャントにバッファードＨＦ水溶液を用
いたウエットエッチングにより、第二のゲート絶縁膜２
０を実質的にエッチングせずに、第一のゲート絶縁膜１
８を選択的にエッチングすれば良い。
【００２２】第二のゲート絶縁膜２０はエミッタ１６の
先端部分に対応する領域を露出するように第一のゲート
絶縁膜１８上に積層しているので、エミッタ先端部分に
対応する領域の第一のゲート絶縁膜１８を選択的にエッ
チング除去して残りの領域の第一のゲート絶縁膜１８を
残存させることができる。この第一のゲート絶縁膜１８
の除去により、エミッタ１６の先端部分を露出させると
共にエッチングマスク１４を除去できる（リフトオフで
きる）。
先端部分に対応する領域を露出するように第一のゲート
絶縁膜１８上に積層しているので、エミッタ先端部分に
対応する領域の第一のゲート絶縁膜１８を選択的にエッ
チング除去して残りの領域の第一のゲート絶縁膜１８を
残存させることができる。この第一のゲート絶縁膜１８
の除去により、エミッタ１６の先端部分を露出させると
共にエッチングマスク１４を除去できる（リフトオフで
きる）。
【００２３】［（１−Ｆ）：露出させたエミッタ先端部
分の表面を熱酸化して熱酸化膜を形成し、熱酸化膜の形
成及びエッチング除去をｎ回（ｎは自然数）行なうと共
に、第ｎ回目の熱酸化膜の形成を終えたら第二のゲート
絶縁膜上に電極材料を積層し、然る後、第ｎ回目の熱酸
化膜のエッチング除去を行なってゲート電極を形成する
工程の説明］次にこの実施例では、露出させたエミッタ
先端部分の表面を熱酸化して、厚さ０．１μｍ程度のＳ
ｉＯX 熱酸化膜２２を形成する（図３（Ａ））。熱酸化
膜２２の形成によりエミッタ先端をさらに先鋭化するこ
とができる。
分の表面を熱酸化して熱酸化膜を形成し、熱酸化膜の形
成及びエッチング除去をｎ回（ｎは自然数）行なうと共
に、第ｎ回目の熱酸化膜の形成を終えたら第二のゲート
絶縁膜上に電極材料を積層し、然る後、第ｎ回目の熱酸
化膜のエッチング除去を行なってゲート電極を形成する
工程の説明］次にこの実施例では、露出させたエミッタ
先端部分の表面を熱酸化して、厚さ０．１μｍ程度のＳ
ｉＯX 熱酸化膜２２を形成する（図３（Ａ））。熱酸化
膜２２の形成によりエミッタ先端をさらに先鋭化するこ
とができる。
【００２４】熱酸化膜２２の形成及びエッチング除去を
行なう回数は全部でｎ回であり、ｎを複数としても良い
が、ここではｎを１とする。従って第１回目の熱酸化膜
２２を形成し終えたら、次に熱酸化膜２２上に、厚さ
０．２μｍ程度のＭｏ電極材料２４を積層する（図３
（Ｂ））。電極材料２４の積層は、ＥＢ（Ｅｌｅｃｔｒ
ｏｎ Ｂｅａｍ）蒸着法により、行なえば良い。この
際、熱酸化膜２２上にも電極材料２４が積層される。
行なう回数は全部でｎ回であり、ｎを複数としても良い
が、ここではｎを１とする。従って第１回目の熱酸化膜
２２を形成し終えたら、次に熱酸化膜２２上に、厚さ
０．２μｍ程度のＭｏ電極材料２４を積層する（図３
（Ｂ））。電極材料２４の積層は、ＥＢ（Ｅｌｅｃｔｒ
ｏｎ Ｂｅａｍ）蒸着法により、行なえば良い。この
際、熱酸化膜２２上にも電極材料２４が積層される。
【００２５】然る後、第１回目の熱酸化膜２２のエッチ
ング除去を行なって、ゲート電極２６を形成し、電界放
射電子源を完成する（図３（Ｃ））。第１回目の熱酸化
膜２２のエッチング除去により、エミッタ先端部分を露
出させると共に第１回目の熱酸化膜２２上の電極材料２
４を除去できる（リフトオフできる）。エッチャントに
ＢＨＦ水溶液を用いたウエットエッチングにより、熱酸
化膜２２のエッチング除去を行なえば良い。
ング除去を行なって、ゲート電極２６を形成し、電界放
射電子源を完成する（図３（Ｃ））。第１回目の熱酸化
膜２２のエッチング除去により、エミッタ先端部分を露
出させると共に第１回目の熱酸化膜２２上の電極材料２
４を除去できる（リフトオフできる）。エッチャントに
ＢＨＦ水溶液を用いたウエットエッチングにより、熱酸
化膜２２のエッチング除去を行なえば良い。
【００２６】上述の（１−Ｅ）の工程においてエミッタ
先端部分に対応する領域の第一のゲート絶縁膜１８をエ
ッチング除去した際に、エミッタ先端部分の近傍領域に
おいて第二のゲート絶縁膜２０とエミッタ１６との間に
介在する第一のゲート絶縁膜１８もエッチング除去さ
れ、その除去箇所に空隙を生じる。この空隙により、第
二のゲート絶縁膜２０とエミッタ先端部分との間に段差
が形成されるので、第二のゲート絶縁膜２０上に積層し
た電極材料２４と熱酸化膜２２上に積層した電極材料２
４との間に段切れを生じ、従って熱酸化膜２２上の電極
材料２４のリフトオフを容易に行なえる。
先端部分に対応する領域の第一のゲート絶縁膜１８をエ
ッチング除去した際に、エミッタ先端部分の近傍領域に
おいて第二のゲート絶縁膜２０とエミッタ１６との間に
介在する第一のゲート絶縁膜１８もエッチング除去さ
れ、その除去箇所に空隙を生じる。この空隙により、第
二のゲート絶縁膜２０とエミッタ先端部分との間に段差
が形成されるので、第二のゲート絶縁膜２０上に積層し
た電極材料２４と熱酸化膜２２上に積層した電極材料２
４との間に段切れを生じ、従って熱酸化膜２２上の電極
材料２４のリフトオフを容易に行なえる。
【００２７】図３（Ｃ）に示す電界放射電子源を動作さ
せるに当っては、この電子源を真空中に保持する。そし
て下地１０を短絡し、ゲート電極２６に正の電圧を印加
することにより、トンネリング現象に基づいて、電子
を、エミッタ１６から真空中に放出することができる。
せるに当っては、この電子源を真空中に保持する。そし
て下地１０を短絡し、ゲート電極２６に正の電圧を印加
することにより、トンネリング現象に基づいて、電子
を、エミッタ１６から真空中に放出することができる。
【００２８】この実施例によれば、第一のゲート絶縁膜
１８及び熱酸化膜２２の形成によりすなわちエミッタ先
端の熱酸化を２回行なうことにより、エミッタ先端を先
鋭化しているので、従来エミッタ先端の曲率半径が数十
ｎｍであったのに対して、この実施例ではエミッタ先端
の曲率半径を数ｎｍ程度まで先鋭化できる。このように
エミッタ先端を一層先鋭化することにより、従来よりも
低いゲート電圧で電子を放射させることができる。
１８及び熱酸化膜２２の形成によりすなわちエミッタ先
端の熱酸化を２回行なうことにより、エミッタ先端を先
鋭化しているので、従来エミッタ先端の曲率半径が数十
ｎｍであったのに対して、この実施例ではエミッタ先端
の曲率半径を数ｎｍ程度まで先鋭化できる。このように
エミッタ先端を一層先鋭化することにより、従来よりも
低いゲート電圧で電子を放射させることができる。
【００２９】またエッチングマスク１４を残存させたま
まスパッタリング法でＳｉＮＸ 第二のゲート絶縁膜２
０を成膜しているので、第二のゲート絶縁膜２０をエミ
ッタ先端の極めて近傍の領域まで積層させることができ
る。この第二のゲート絶縁膜２０のエッジがエミッタ先
端を取り囲む領域の径が、ゲート電極２６の内径となる
ので、ゲート電極２６とエミッタ先端との間の離間距離
を短縮できる。ゲート電極２６とエミッタ先端との間の
離間距離を短縮した分だけ、低いゲート電圧で電子を放
射させることができ、従って電界放射電子源の消費電力
を低減できる。
まスパッタリング法でＳｉＮＸ 第二のゲート絶縁膜２
０を成膜しているので、第二のゲート絶縁膜２０をエミ
ッタ先端の極めて近傍の領域まで積層させることができ
る。この第二のゲート絶縁膜２０のエッジがエミッタ先
端を取り囲む領域の径が、ゲート電極２６の内径となる
ので、ゲート電極２６とエミッタ先端との間の離間距離
を短縮できる。ゲート電極２６とエミッタ先端との間の
離間距離を短縮した分だけ、低いゲート電圧で電子を放
射させることができ、従って電界放射電子源の消費電力
を低減できる。
【００３０】図４〜図５は第二発明の一実施例の説明に
供する製造工程図であって、電界放射電子源の主要工程
の様子を段階的に示す断面図である。
供する製造工程図であって、電界放射電子源の主要工程
の様子を段階的に示す断面図である。
【００３１】［（２−Ａ）：下地上にエッチングマスク
を形成する工程の説明］この実施例では、下地２８は
（１００）ｎ型Ｓｉウエハであって、その（１００）下
地面２８ａに、厚さ０．２μｍ程度のＳｉＯ2 マスク材
料３０を積層する（図４（Ａ））。マスク材料３０の積
層は、熱酸化法により、行なえば良い。
を形成する工程の説明］この実施例では、下地２８は
（１００）ｎ型Ｓｉウエハであって、その（１００）下
地面２８ａに、厚さ０．２μｍ程度のＳｉＯ2 マスク材
料３０を積層する（図４（Ａ））。マスク材料３０の積
層は、熱酸化法により、行なえば良い。
【００３２】然る後、フォトリソグラフィー及びエッチ
ング技術により、マスク材料３０をエッチングしてＳｉ
Ｏ2 エッチングマスク３２を形成する（図４（Ｂ））。
エッチングマスク３２の平面形状を円形状とし、その直
径を２μｍ程度とする。マスク材料３０のエッチング
は、エッチャントにＨＦを用いたウエットエッチングに
より、行なえば良い。
ング技術により、マスク材料３０をエッチングしてＳｉ
Ｏ2 エッチングマスク３２を形成する（図４（Ｂ））。
エッチングマスク３２の平面形状を円形状とし、その直
径を２μｍ程度とする。マスク材料３０のエッチング
は、エッチャントにＨＦを用いたウエットエッチングに
より、行なえば良い。
【００３３】［（２−Ｂ）：エッチングマスクを介し下
地をエッチングして錐状のエミッタを形成する工程の説
明］次にこの実施例では、ＫＯＨをエッチャントに用い
たウエットエッチングにより、エッチングマスク３２を
介し下地２８をエッチングして、Ｓｉから成るエミッタ
３４を形成する（図４（Ｃ））。エミッタ３４は下地２
８からエッチングマスク３２へ向けて先細りとなる錐状
の突起である。エッチングマスク３２がエミッタ３４か
ら剥れ落ちない範囲でエッチングを行なって、エミッタ
３４の先端をなるべく鋭利にする。
地をエッチングして錐状のエミッタを形成する工程の説
明］次にこの実施例では、ＫＯＨをエッチャントに用い
たウエットエッチングにより、エッチングマスク３２を
介し下地２８をエッチングして、Ｓｉから成るエミッタ
３４を形成する（図４（Ｃ））。エミッタ３４は下地２
８からエッチングマスク３２へ向けて先細りとなる錐状
の突起である。エッチングマスク３２がエミッタ３４か
ら剥れ落ちない範囲でエッチングを行なって、エミッタ
３４の先端をなるべく鋭利にする。
【００３４】ウエットエッチングの代わりに、反応性イ
オンエッチングによるドライエッチングでも良い。
オンエッチングによるドライエッチングでも良い。
【００３５】［（２−Ｃ）：エミッタを含む下地上に、
ゲート絶縁膜を形成する工程の説明］次にこの実施例で
は、エミッタ３４を含む下地２８の表面を熱酸化して、
下地２８上に、厚さ０．４μｍ程度のＳｉＯ2 ゲート絶
縁膜３６を形成する（図５（Ａ））。このゲート絶縁膜
３６の形成により、エミッタ３４の先端を鋭くすること
（エミッタ３４の先鋭化を行なこと）ができる。
ゲート絶縁膜を形成する工程の説明］次にこの実施例で
は、エミッタ３４を含む下地２８の表面を熱酸化して、
下地２８上に、厚さ０．４μｍ程度のＳｉＯ2 ゲート絶
縁膜３６を形成する（図５（Ａ））。このゲート絶縁膜
３６の形成により、エミッタ３４の先端を鋭くすること
（エミッタ３４の先鋭化を行なこと）ができる。
【００３６】［（２−Ｄ）：エッチングマスクを残存さ
せたまま、ゲート絶縁膜上に、プラズマＣＶＤ法により
金属電極材料を積層して、ゲート電極を形成する工程の
説明］次にこの実施例では、ゲート絶縁膜３６上に、プ
ラズマＣＶＤ（Chemical Vapor Deposition ）法により
ｐｏｌｙＳｉ金属電極材料３８を積層し、この金属電極
材料３８から成るゲート電極を得る（図５（Ｂ））。こ
の際、エッチングマスク３２を残存させたまま金属電極
材料３８を積層するので、エミッタ先端に対応する領域
に金属電極材料３８は積層しない。しかもプラズマＣＶ
Ｄ法によりｐｏｌｙＳｉ金属電極材料３８を積層するの
で、ｐｏｌｙＳｉ金属電極材料３８は、エッチングマス
ク３２の下側のエミッタ先端に極めて近い領域まで廻り
込まむように、積層し、従ってゲート電極とエミッタ先
端との間の離間距離を短縮できる。
せたまま、ゲート絶縁膜上に、プラズマＣＶＤ法により
金属電極材料を積層して、ゲート電極を形成する工程の
説明］次にこの実施例では、ゲート絶縁膜３６上に、プ
ラズマＣＶＤ（Chemical Vapor Deposition ）法により
ｐｏｌｙＳｉ金属電極材料３８を積層し、この金属電極
材料３８から成るゲート電極を得る（図５（Ｂ））。こ
の際、エッチングマスク３２を残存させたまま金属電極
材料３８を積層するので、エミッタ先端に対応する領域
に金属電極材料３８は積層しない。しかもプラズマＣＶ
Ｄ法によりｐｏｌｙＳｉ金属電極材料３８を積層するの
で、ｐｏｌｙＳｉ金属電極材料３８は、エッチングマス
ク３２の下側のエミッタ先端に極めて近い領域まで廻り
込まむように、積層し、従ってゲート電極とエミッタ先
端との間の離間距離を短縮できる。
【００３７】ｐｏｌｙＳｉ金属電極材料３８の積層方法
としては、この出願人に係る特願平２−１６０５７２号
に開示されている技術を利用できる。すなわち原料ガス
を四弗化シラン（ＳｉＦ4 ）、シラン（ＳｉＨ4 ）、水
素（Ｈ2 ）とし、次に示すガス流量比（１）及び（２）
の下で、これらＳｉＦ4 、ＳｉＨ4 及びＨ2 の混合ガス
をゲート絶縁膜３６上に供給して、プラズマＣＶＤ法に
より、ｐｏｌｙＳｉ金属電極材料３８を積層する。
（１）四弗化シランとシランとのガス流量比（四弗化シ
ランのガス流量／シランのガス流量）をＳｉＦ4 ／Ｓｉ
Ｈ4 と表した時、ＳｉＦ4 ／ＳｉＨ4 ＞５とし、かつ、
（２）水素と四弗化シランとのガス流量比（水素のガス
流量／四弗化シランのガス流量）をＨ2 ／ＳｉＦ4 と表
した時、２０＞Ｈ2 ／ＳｉＦ4 ＞１とする。
としては、この出願人に係る特願平２−１６０５７２号
に開示されている技術を利用できる。すなわち原料ガス
を四弗化シラン（ＳｉＦ4 ）、シラン（ＳｉＨ4 ）、水
素（Ｈ2 ）とし、次に示すガス流量比（１）及び（２）
の下で、これらＳｉＦ4 、ＳｉＨ4 及びＨ2 の混合ガス
をゲート絶縁膜３６上に供給して、プラズマＣＶＤ法に
より、ｐｏｌｙＳｉ金属電極材料３８を積層する。
（１）四弗化シランとシランとのガス流量比（四弗化シ
ランのガス流量／シランのガス流量）をＳｉＦ4 ／Ｓｉ
Ｈ4 と表した時、ＳｉＦ4 ／ＳｉＨ4 ＞５とし、かつ、
（２）水素と四弗化シランとのガス流量比（水素のガス
流量／四弗化シランのガス流量）をＨ2 ／ＳｉＦ4 と表
した時、２０＞Ｈ2 ／ＳｉＦ4 ＞１とする。
【００３８】この積層の際、好ましくは、（３）高周波
（ＲＦ）パワー密度を、０．５Ｗ／ｃｍ2 より小さく
０．０５Ｗ／ｃｍ2 より大きくし、かつ、（４）成膜室
内におけるＳｉＦ4 、ＳｉＨ4 及びＨ2 の混合ガスの全
圧を０．５〜３．０Ｔｏｒｒの範囲内の値とし、かつ、
（５）下地２８の温度を２５０〜３５０℃の範囲内の値
とするのが良い。条件（４）については良質のｐｏｌｙ
Ｓｉ金属電極材料３８を形成するため、成膜室内におけ
るＳｉＦ4 、ＳｉＨ4 及びＨ2 の混合ガスの全圧を０．
８〜１．２Ｔｏｒｒの範囲内の値とするのが、より好ま
しい。
（ＲＦ）パワー密度を、０．５Ｗ／ｃｍ2 より小さく
０．０５Ｗ／ｃｍ2 より大きくし、かつ、（４）成膜室
内におけるＳｉＦ4 、ＳｉＨ4 及びＨ2 の混合ガスの全
圧を０．５〜３．０Ｔｏｒｒの範囲内の値とし、かつ、
（５）下地２８の温度を２５０〜３５０℃の範囲内の値
とするのが良い。条件（４）については良質のｐｏｌｙ
Ｓｉ金属電極材料３８を形成するため、成膜室内におけ
るＳｉＦ4 、ＳｉＨ4 及びＨ2 の混合ガスの全圧を０．
８〜１．２Ｔｏｒｒの範囲内の値とするのが、より好ま
しい。
【００３９】ここでは一例として、ＳｉＦ4 のガス流量
を１０ＳＣＣＭ、ＳｉＨ4 のガス流量を０．１ＳＣＣ
Ｍ、Ｈ2 のガス流量を８０ＳＣＣＭ、高周波パワーを１
０Ｗ、基板温度を３００℃として、厚さ０．３μｍ程度
にｐｏｌｙＳｉ電極材料３８を積層する。ｐｏｌｙＳｉ
膜の低抵抗化を図るために、ＳｉＦ4 、ＳｉＨ4 及びＨ
2 の混合ガスとともにドーパント例えばホスフィン（Ｐ
Ｈ3 ）をゲート絶縁膜３６上に供給して、ｎ+ −ｐｏｌ
ｙＳｉ金属電極材料３８を積層するのが好ましい。
を１０ＳＣＣＭ、ＳｉＨ4 のガス流量を０．１ＳＣＣ
Ｍ、Ｈ2 のガス流量を８０ＳＣＣＭ、高周波パワーを１
０Ｗ、基板温度を３００℃として、厚さ０．３μｍ程度
にｐｏｌｙＳｉ電極材料３８を積層する。ｐｏｌｙＳｉ
膜の低抵抗化を図るために、ＳｉＦ4 、ＳｉＨ4 及びＨ
2 の混合ガスとともにドーパント例えばホスフィン（Ｐ
Ｈ3 ）をゲート絶縁膜３６上に供給して、ｎ+ −ｐｏｌ
ｙＳｉ金属電極材料３８を積層するのが好ましい。
【００４０】ｐｏｌｙＳｉ金属電極材料３８を積層し終
えたら、次にエミッタ先端に対応する領域のゲート絶縁
膜３６をエッチング除去し、これによりエミッタ先端を
露出させると共にエッチングマスク３２を除去し、電界
放射電子源を完成する（図５（Ｃ））。ゲート絶縁膜３
６のエッチングは、エッチャントにＨＦ水溶液を用いた
ウエットエッチングにより行なえば良い。
えたら、次にエミッタ先端に対応する領域のゲート絶縁
膜３６をエッチング除去し、これによりエミッタ先端を
露出させると共にエッチングマスク３２を除去し、電界
放射電子源を完成する（図５（Ｃ））。ゲート絶縁膜３
６のエッチングは、エッチャントにＨＦ水溶液を用いた
ウエットエッチングにより行なえば良い。
【００４１】この実施例によれば、上述のようにプラズ
マＣＶＤ法によりｐｏｌｙＳｉ金属電極材料３８を積層
するので、ｐｏｌｙＳｉ電極材料３８をエミッタ先端の
極めて近傍まで積層させることができ、これがためゲー
ト電極とエミッタ先端との離間距離を短くすることがで
きる。ゲート電極及びエミッタ先端間の距離を短くする
ことにより、ゲート電圧を低減できる。
マＣＶＤ法によりｐｏｌｙＳｉ金属電極材料３８を積層
するので、ｐｏｌｙＳｉ電極材料３８をエミッタ先端の
極めて近傍まで積層させることができ、これがためゲー
ト電極とエミッタ先端との離間距離を短くすることがで
きる。ゲート電極及びエミッタ先端間の距離を短くする
ことにより、ゲート電圧を低減できる。
【００４２】またｐｏｌｙＳｉ金属電極材料３８の形成
に用いる混合ガスとして、この実施例では、ＳｉＦ4 、
ＳｉＨ4 及びＨ2 の混合ガスを用いたが、このほか、Ｓ
ｉＦ4 及びＳｉＨ4 の混合ガス、ＳｉＦ2 Ｈ2 及びＳｉ
Ｈ4 の混合ガス、ＳｉＦ4 及びＨ2 の混合ガスそのほか
の弗化シランを少なくとも含んだシラン系混合ガスを用
いることができる。
に用いる混合ガスとして、この実施例では、ＳｉＦ4 、
ＳｉＨ4 及びＨ2 の混合ガスを用いたが、このほか、Ｓ
ｉＦ4 及びＳｉＨ4 の混合ガス、ＳｉＦ2 Ｈ2 及びＳｉ
Ｈ4 の混合ガス、ＳｉＦ4 及びＨ2 の混合ガスそのほか
の弗化シランを少なくとも含んだシラン系混合ガスを用
いることができる。
【００４３】この発明は上述した実施例にのみ限定され
るものではなく、従って各構成成分の寸法、形状、形成
材料及びそのほかの条件を任意好適に変更できる。
るものではなく、従って各構成成分の寸法、形状、形成
材料及びそのほかの条件を任意好適に変更できる。
【００４４】例えば上述した第二発明の実施例では、プ
ラズマＣＶＤ法によりｐｏｌｙＳｉ金属電極材料を積層
してｐｏｌｙＳｉゲート電極を形成するようにしたが、
このほかプラズマＣＶＤ法によりＷ或はＡｌ金属電極材
料を積層してＷ或はＡｌゲート電極を形成するようにし
ても良い。
ラズマＣＶＤ法によりｐｏｌｙＳｉ金属電極材料を積層
してｐｏｌｙＳｉゲート電極を形成するようにしたが、
このほかプラズマＣＶＤ法によりＷ或はＡｌ金属電極材
料を積層してＷ或はＡｌゲート電極を形成するようにし
ても良い。
【００４５】
【発明の効果】上述した説明からも明らかなように、第
一発明の電界放射電子源の製造方法によれば、エッチン
グマスクを残存させたまま、第一のゲート絶縁膜上に、
気相成長法により第二のゲート絶縁膜を積層するので、
この第二のゲート絶縁膜を利用して、エミッタ先端部分
に対応する領域の第一のゲート絶縁膜を選択的にエッチ
ング除去でき、従ってエミッタ先端部分を露出させるこ
とができる。
一発明の電界放射電子源の製造方法によれば、エッチン
グマスクを残存させたまま、第一のゲート絶縁膜上に、
気相成長法により第二のゲート絶縁膜を積層するので、
この第二のゲート絶縁膜を利用して、エミッタ先端部分
に対応する領域の第一のゲート絶縁膜を選択的にエッチ
ング除去でき、従ってエミッタ先端部分を露出させるこ
とができる。
【００４６】そして露出させたエミッタ先端部分の表面
を熱酸化してエミッタ先端部分に熱酸化膜を形成するの
で、この熱酸化膜の形成及びエッチング除去をｎ回行な
うことにより、エミッタ先端をより一層先鋭にすること
ができ、これがためゲート電圧を低減できる。
を熱酸化してエミッタ先端部分に熱酸化膜を形成するの
で、この熱酸化膜の形成及びエッチング除去をｎ回行な
うことにより、エミッタ先端をより一層先鋭にすること
ができ、これがためゲート電圧を低減できる。
【００４７】また第ｎ回目の熱酸化膜の形成を終えたら
第二のゲート絶縁膜上に電極材料を積層し、然る後、第
ｎ回目の熱酸化膜のエッチング除去を行なうので、エミ
ッタ先端部分に対応する領域の電極材料を第ｎ回目の熱
酸化膜と共に除去でき、従ってエミッタ先端部分を露出
させることができ、従ってゲート電極を形成する際のエ
ミッタ先端の露出を容易に行なえる。
第二のゲート絶縁膜上に電極材料を積層し、然る後、第
ｎ回目の熱酸化膜のエッチング除去を行なうので、エミ
ッタ先端部分に対応する領域の電極材料を第ｎ回目の熱
酸化膜と共に除去でき、従ってエミッタ先端部分を露出
させることができ、従ってゲート電極を形成する際のエ
ミッタ先端の露出を容易に行なえる。
【００４８】さらに第二発明によれば、エッチングマス
クを残存させたまま、ゲート絶縁膜上に、プラズマＣＶ
Ｄ法により金属電極材料を積層するので、エミッタ先端
は露出させるようにしながら、エミッタ先端に極めて近
い領域まで金属電極材料を積層させることができる。従
ってこのように積層した金属電極材料によりゲート電極
を形成することにより、ゲート電極とエミッタ先端との
間の離間距離を短縮できるので、ゲート電圧を低減でき
る。
クを残存させたまま、ゲート絶縁膜上に、プラズマＣＶ
Ｄ法により金属電極材料を積層するので、エミッタ先端
は露出させるようにしながら、エミッタ先端に極めて近
い領域まで金属電極材料を積層させることができる。従
ってこのように積層した金属電極材料によりゲート電極
を形成することにより、ゲート電極とエミッタ先端との
間の離間距離を短縮できるので、ゲート電圧を低減でき
る。
【図１】（Ａ）〜（Ｃ）は第一発明の実施例の説明に供
する製造工程図である。
する製造工程図である。
【図２】（Ａ）〜（Ｃ）は第一発明の実施例の説明に供
する製造工程図である。
する製造工程図である。
【図３】（Ａ）〜（Ｃ）は第一発明の実施例の説明に供
する製造工程図である。
する製造工程図である。
【図４】（Ａ）〜（Ｃ）は第二発明の実施例の説明に供
する製造工程図である。
する製造工程図である。
【図５】（Ａ）〜（Ｃ）は第二発明の実施例の説明に供
する製造工程図である。
する製造工程図である。
１０、２８：下地 １４、３２：エッチングマスク １６、３４：エミッタ １８：第一のゲート絶縁膜 ２０：第二のゲート絶縁膜 ２２：熱酸化膜 ２６：ゲート電極 ３６：ゲート絶縁膜 ３８：金属電極材料（ゲート電極）
Claims (6)
- 【請求項１】 下地上にエッチングマスクを形成する工
程と、 エッチングマスクを介し下地をエッチングして錐状のエ
ミッタを形成する工程と、 エミッタを含む下地の表面を熱酸化して、第一のゲート
絶縁膜を形成する工程と、 エッチングマスクを残存させたまま、第一のゲート絶縁
膜上に、気相成長法により第二のゲート絶縁膜を積層す
る工程と、 第二のゲート絶縁膜を介しエミッタ先端部分に対応する
領域の第一のゲート絶縁膜をエッチングして、エミッタ
先端部分を露出させる工程と、 露出させたエミッタ先端部分の表面を熱酸化して熱酸化
膜を形成し、該熱酸化膜の形成及びエッチング除去をｎ
回（ｎは自然数）行なうと共に、第ｎ回目の熱酸化膜の
形成を終えたら第二のゲート絶縁膜上に電極材料を積層
し、然る後、第ｎ回目の熱酸化膜のエッチング除去を行
なってゲート電極を形成する工程とを含んで成ることを
特徴とする電界放射電子源の製造方法。 - 【請求項２】 請求項１記載の電界放射電子源の製造方
法において、第二のゲート絶縁膜としてＳｉＮX 膜を、
スパッタ法により積層することを特徴とする電界放射電
子源の製造方法。 - 【請求項３】 請求項１記載の電界放射電子源の製造方
法において、熱酸化膜の形成及びエッチング除去を１回
行なうことを特徴とする電界放射電子源の製造方法。 - 【請求項４】 下地上にエッチングマスクを形成する工
程と、 エッチングマスクを介し下地をエッチングして錐状のエ
ミッタを形成する工程と、 エミッタを含む下地上に、ゲート絶縁膜を形成する工程
と、 エッチングマスクを残存させたまま、ゲート絶縁膜上
に、プラズマＣＶＤ法により金属電極材料を積層して、
ゲート電極を形成する工程とを含んで成ることを特徴と
する電界放射電子源の製造方法。 - 【請求項５】 請求項４記載の電界放射電子源の製造方
法において、金属電極材料をｐｏｌｙＳｉとしたことを
特徴とする電界放射電子源の製造方法。 - 【請求項６】 請求項４記載の電界放射電子源の製造方
法において、弗化シランを含んだシラン系混合ガスを用
いたプラズマＣＶＤ法により、ｐｏｌｙＳｉ金属電極材
料を積層することを特徴とする電界放射電子源の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19652094A JPH0864124A (ja) | 1994-08-22 | 1994-08-22 | 電界放射電子源の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19652094A JPH0864124A (ja) | 1994-08-22 | 1994-08-22 | 電界放射電子源の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0864124A true JPH0864124A (ja) | 1996-03-08 |
Family
ID=16359110
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19652094A Withdrawn JPH0864124A (ja) | 1994-08-22 | 1994-08-22 | 電界放射電子源の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0864124A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100577860B1 (ko) * | 2004-12-30 | 2006-05-10 | 학교법인 성균관대학 | 삼극관 전계방출소자의 하부기판 및 그 제조방법 |
-
1994
- 1994-08-22 JP JP19652094A patent/JPH0864124A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100577860B1 (ko) * | 2004-12-30 | 2006-05-10 | 학교법인 성균관대학 | 삼극관 전계방출소자의 하부기판 및 그 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5057047A (en) | Low capacitance field emitter array and method of manufacture therefor | |
| US5150192A (en) | Field emitter array | |
| US5844252A (en) | Field emission devices having diamond field emitter, methods for making same, and methods for fabricating porous diamond | |
| WO1991003066A1 (en) | Self-aligned gate process for fabricating field emitter arrays | |
| JPH0595140A (ja) | ドープされた半導体材料から成る導電性先端の製造方法 | |
| JPH05152640A (ja) | 冷陰極エミツタ素子 | |
| US5793155A (en) | Microelectronic vacuum triode structure and method of fabrication | |
| US8159119B2 (en) | Vacuum channel transistor and manufacturing method thereof | |
| JPH0850850A (ja) | 電界放出型電子放出素子およびその製造方法 | |
| KR19990038696A (ko) | 전계 방출 소자의 캐소드 팁 제조 방법 | |
| JPH0594762A (ja) | 電界放出型電子源及びその製造方法 | |
| US5607335A (en) | Fabrication of electron-emitting structures using charged-particle tracks and removal of emitter material | |
| JPH0864124A (ja) | 電界放射電子源の製造方法 | |
| US6045425A (en) | Process for manufacturing arrays of field emission tips | |
| CN113675057B (zh) | 一种自对准石墨烯场发射栅极结构及其制备方法 | |
| JP2946706B2 (ja) | 電界電子放出素子 | |
| WO2023223640A1 (ja) | 電子源及び当該電子源の製造方法 | |
| JP3622406B2 (ja) | 冷電子放出素子及びその製造方法 | |
| US6664721B1 (en) | Gated electron field emitter having an interlayer | |
| JP3135131B2 (ja) | 電子放出素子 | |
| JP3144128B2 (ja) | 微構造体およびその製造方法 | |
| KR100289066B1 (ko) | 전도성박막증착공정을이용한원추형전계방출소자의제조방법 | |
| JP2737675B2 (ja) | 縦型微小冷陰極の製造方法 | |
| JP3826539B2 (ja) | 冷電子放出素子の製造方法 | |
| KR100934228B1 (ko) | 진공 채널 트랜지스터 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20011106 |