JPH04274124A - 微小真空素子 - Google Patents
微小真空素子Info
- Publication number
- JPH04274124A JPH04274124A JP3642091A JP3642091A JPH04274124A JP H04274124 A JPH04274124 A JP H04274124A JP 3642091 A JP3642091 A JP 3642091A JP 3642091 A JP3642091 A JP 3642091A JP H04274124 A JPH04274124 A JP H04274124A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- grid
- silicon nitride
- active region
- anode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 26
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 26
- 238000005530 etching Methods 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 6
- 238000000034 method Methods 0.000 abstract description 10
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 238000009413 insulation Methods 0.000 abstract description 3
- 238000000926 separation method Methods 0.000 abstract 1
- 230000006641 stabilisation Effects 0.000 abstract 1
- 238000011105 stabilization Methods 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910007277 Si3 N4 Inorganic materials 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、微小真空素子の構造に
関するものであり、特にグリッドとアノードとを絶縁す
る絶縁膜に改良を施した微小真空素子に関するものであ
る。
関するものであり、特にグリッドとアノードとを絶縁す
る絶縁膜に改良を施した微小真空素子に関するものであ
る。
【０００２】
【従来の技術】近年、微細加工技術の進歩は顕著であり
、この技術を用いて固体素子に加工される微小真空素子
は、大いに注目を集めている。この微小真空素子は、真
空中を電流が流れるため、電子速度が極めて速く、熱や
放射線に対して強いという利点がある。また、製造技術
に適合性があるためシリコン基板上に半導体素子との集
積化が容易である。
、この技術を用いて固体素子に加工される微小真空素子
は、大いに注目を集めている。この微小真空素子は、真
空中を電流が流れるため、電子速度が極めて速く、熱や
放射線に対して強いという利点がある。また、製造技術
に適合性があるためシリコン基板上に半導体素子との集
積化が容易である。
【０００３】図３に、微小真空素子の従来例の側面断面
図を示す。ここで、１はカソード、３はグリッド、５は
アノードであり、以下のようなプロセスに従って、微小
真空素子を作成する。
図を示す。ここで、１はカソード、３はグリッド、５は
アノードであり、以下のようなプロセスに従って、微小
真空素子を作成する。
【０００４】（１）まず、半導体基板であるシリコン基
板（Ｓｉ）を有機溶剤系のエッチャントで異方性エッチ
ングを行い、先端を尖らせて基板上に尖状のカソード１
を形成する。 （２）次に、ＣＶＤ法によってカソード１の上方に第１
の絶縁膜２（ＳｉＯ２ ）を堆積させ、この第１の絶縁
膜２によってカソード１を覆う。 （３）更に第１の絶縁膜２全面にドープされたポリシリ
コンを堆積させ、パターニングしてグリッド３を形成す
る。 （４）再びＣＶＤ法によってグリッド３の上方に第２の
絶縁膜４（ＳｉＯ２）を堆積させ、この第２の絶縁膜４
によってグリッド３を覆う。 （５）そして第２の絶縁膜４全面にドープされたポリシ
リコンを堆積させ、パターニングしてアノード５を形成
する。 （６）最後にフォトリソを行い、レジストをマスクとし
てウェットエッチングによってカソード１上の第１の絶
縁膜２及び第２の絶縁膜４の一部にエッチングを行い、
活性領域６を形成する。この活性領域６内は真空状態に
保たれ、カソード１より放出される電子が移動するよう
になっている。
板（Ｓｉ）を有機溶剤系のエッチャントで異方性エッチ
ングを行い、先端を尖らせて基板上に尖状のカソード１
を形成する。 （２）次に、ＣＶＤ法によってカソード１の上方に第１
の絶縁膜２（ＳｉＯ２ ）を堆積させ、この第１の絶縁
膜２によってカソード１を覆う。 （３）更に第１の絶縁膜２全面にドープされたポリシリ
コンを堆積させ、パターニングしてグリッド３を形成す
る。 （４）再びＣＶＤ法によってグリッド３の上方に第２の
絶縁膜４（ＳｉＯ２）を堆積させ、この第２の絶縁膜４
によってグリッド３を覆う。 （５）そして第２の絶縁膜４全面にドープされたポリシ
リコンを堆積させ、パターニングしてアノード５を形成
する。 （６）最後にフォトリソを行い、レジストをマスクとし
てウェットエッチングによってカソード１上の第１の絶
縁膜２及び第２の絶縁膜４の一部にエッチングを行い、
活性領域６を形成する。この活性領域６内は真空状態に
保たれ、カソード１より放出される電子が移動するよう
になっている。
【０００５】以上のようなプロセスから作成される微小
真空素子では、活性領域６を真空状態に保ち、カソード
１及びアノード５間に電圧を印加することによって、カ
ソード１より活性領域６内に電子を放出させて電流を流
す。この電流はグリット３に印加する電圧によってコン
トロールすることができる。
真空素子では、活性領域６を真空状態に保ち、カソード
１及びアノード５間に電圧を印加することによって、カ
ソード１より活性領域６内に電子を放出させて電流を流
す。この電流はグリット３に印加する電圧によってコン
トロールすることができる。
【０００６】この様な微小真空素子は、真空状態である
活性領域６内を電子が速やかに移動する為、過酷な環境
下でも優れた性能を発揮できる超高速の素子となる。な
お、グリッド３及びアノード５にポリシリコンを用いた
理由は、酸化絶縁膜である第１及び第２の絶縁膜２，４
上に容易に形成することができる為である。
活性領域６内を電子が速やかに移動する為、過酷な環境
下でも優れた性能を発揮できる超高速の素子となる。な
お、グリッド３及びアノード５にポリシリコンを用いた
理由は、酸化絶縁膜である第１及び第２の絶縁膜２，４
上に容易に形成することができる為である。
【０００７】
【発明が解決しようとする課題】しかしながら、上記の
従来例には、次のような問題点が指摘されていた。すな
わち、活性領域６を形成する際に、第２の絶縁膜４に対
してウェットエッチングを用いているが、このエッチン
グの制御性に問題があった。
従来例には、次のような問題点が指摘されていた。すな
わち、活性領域６を形成する際に、第２の絶縁膜４に対
してウェットエッチングを用いているが、このエッチン
グの制御性に問題があった。
【０００８】図２は微小真空素子の平面図であるが、こ
の図中、アノード５側（矢印で示す）からエッチャント
を侵入させることによって、活性領域６を形成させてい
る。ところが、アノード５から活性領域６を形成したい
カソード１の上部までは、数十ミクロン以上離れている
。その為、等方的なウェットエッチングでは、かなりの
広範囲に渡って第２の絶縁膜４をエッチングしなくては
ならない。つまり、よほどうまくエッチングを制御しな
い限り、第２の絶縁膜４は必要以上にエッチングされて
、オーバーエッチとなる。その結果、グリッド３とアノ
ード５とが接触するという不良が起き、微小真空素子は
正常に動作しなくなる可能性がある。
の図中、アノード５側（矢印で示す）からエッチャント
を侵入させることによって、活性領域６を形成させてい
る。ところが、アノード５から活性領域６を形成したい
カソード１の上部までは、数十ミクロン以上離れている
。その為、等方的なウェットエッチングでは、かなりの
広範囲に渡って第２の絶縁膜４をエッチングしなくては
ならない。つまり、よほどうまくエッチングを制御しな
い限り、第２の絶縁膜４は必要以上にエッチングされて
、オーバーエッチとなる。その結果、グリッド３とアノ
ード５とが接触するという不良が起き、微小真空素子は
正常に動作しなくなる可能性がある。
【０００９】また、エッチングの制御性が低い為、作業
にかかる時間も必然的に長くなる。その為、作業性が低
いばかりでなく、マスクとして使用するレジストが剥離
する等の危険性が高かった。
にかかる時間も必然的に長くなる。その為、作業性が低
いばかりでなく、マスクとして使用するレジストが剥離
する等の危険性が高かった。
【００１０】本発明は、以上の様な従来技術の欠点を解
決するために提案されたものであり、その目的は、作成
プロセスの安定化及び安全化が図られ、優れた絶縁性を
発揮できる信頼性の高い微小真空素子を提供することで
ある。
決するために提案されたものであり、その目的は、作成
プロセスの安定化及び安全化が図られ、優れた絶縁性を
発揮できる信頼性の高い微小真空素子を提供することで
ある。
【００１１】
【課題を解決するための手段】以上の課題を解消する為
に、本発明の微小真空素子は、半導体基板上面に尖状に
形成されたカソードと、カソード周囲に形成された第１
の絶縁膜と、第１の絶縁膜上に形成され、カソード上方
周囲に形成されたグリッドと、グリッド上に形成された
第１の窒化シリコン膜と、第１の窒化シリコン膜上に形
成された第２の絶縁膜と、第２の絶縁膜上に形成された
第２の窒化シリコン膜と、カソード上方に形成された第
１の絶縁膜及び第２の絶縁膜の一部をエッチングして形
成される活性領域と、活性領域を上方から覆うように第
２の窒化シリコン膜上に形成されたアノードと、より成
ることを特徴とするものである。
に、本発明の微小真空素子は、半導体基板上面に尖状に
形成されたカソードと、カソード周囲に形成された第１
の絶縁膜と、第１の絶縁膜上に形成され、カソード上方
周囲に形成されたグリッドと、グリッド上に形成された
第１の窒化シリコン膜と、第１の窒化シリコン膜上に形
成された第２の絶縁膜と、第２の絶縁膜上に形成された
第２の窒化シリコン膜と、カソード上方に形成された第
１の絶縁膜及び第２の絶縁膜の一部をエッチングして形
成される活性領域と、活性領域を上方から覆うように第
２の窒化シリコン膜上に形成されたアノードと、より成
ることを特徴とするものである。
【００１２】
【作用】上記の様な構成を有する本発明において、第２
の絶縁膜は第１及び第２の窒化シリコン膜によって上下
から挟まれて、実質的に３層構造を有している。つまり
、活性領域の形成工程で、第１及び第２の絶縁膜に対し
て多少ラフにエッチングを行っても、グリッドとアノー
ドとの間隙には、窒化シリコン膜が２重に存在している
。従って、オーバーエッチが発生しても、グリッドとア
ノードとの接触といった不良が発生することがない。
の絶縁膜は第１及び第２の窒化シリコン膜によって上下
から挟まれて、実質的に３層構造を有している。つまり
、活性領域の形成工程で、第１及び第２の絶縁膜に対し
て多少ラフにエッチングを行っても、グリッドとアノー
ドとの間隙には、窒化シリコン膜が２重に存在している
。従って、オーバーエッチが発生しても、グリッドとア
ノードとの接触といった不良が発生することがない。
【００１３】また、活性領域の形成に際して、第２の窒
化シリコン膜をマスクとして行うことができる。従って
、エッチングが長時間行われても、マスクの剥離等の不
具合が生じることがない。
化シリコン膜をマスクとして行うことができる。従って
、エッチングが長時間行われても、マスクの剥離等の不
具合が生じることがない。
【００１４】
【実施例】以下、本発明の微小真空素子の一実施例を図
１及び図２に基づいて具体的に説明する。
１及び図２に基づいて具体的に説明する。
【００１５】図１は本実施例の側面断面図である。ここ
で従来技術と同様、１はカソード、３はグリッド、５は
アノードであり、次のようなプロセスに従い、微小真空
素子を作成する。
で従来技術と同様、１はカソード、３はグリッド、５は
アノードであり、次のようなプロセスに従い、微小真空
素子を作成する。
【００１６】（１）まず、グリッド３の堆積工程までは
、従来技術と同様である為、説明は省略する。 （２）グリッド３が形成された後、このグリッド３の全
面に、第１の窒化シリコン膜（Ｓｉ３ Ｎ４ ）７を堆
積させる。 （３）カソード１上方のグリッド３と第１の窒化シリコ
ン膜７とを除去する。 （４）ＣＶＤ法によって第２の絶縁膜４を堆積させる。 （５）第２の絶縁膜４全面に第２の窒化シリコン膜（Ｓ
ｉ３ Ｎ４）８を堆積させる。その後、前述のグリッド
３を除去した部分よりも広い範囲で、カソード１上方の
第２の絶縁膜４及び第２の窒化シリコン膜８を除去する
。 この時、図２に示すような活性領域６を形成するための
ための活性領域形成用パターン９も同時に作っておく。 （６）第２の窒化シリコン膜８上にドープしたポリシリ
コンを堆積させて、パターニングしてアノード５を形成
する。 （７）最後に第２の窒化シリコン膜８をマスクとして、
アノード５側から活性領域形成用パターン９にエッチャ
ントを侵入させ、ウェットエッチングにより第１及び第
２の絶縁膜２，４をエッチングして、活性領域６を形成
する。
、従来技術と同様である為、説明は省略する。 （２）グリッド３が形成された後、このグリッド３の全
面に、第１の窒化シリコン膜（Ｓｉ３ Ｎ４ ）７を堆
積させる。 （３）カソード１上方のグリッド３と第１の窒化シリコ
ン膜７とを除去する。 （４）ＣＶＤ法によって第２の絶縁膜４を堆積させる。 （５）第２の絶縁膜４全面に第２の窒化シリコン膜（Ｓ
ｉ３ Ｎ４）８を堆積させる。その後、前述のグリッド
３を除去した部分よりも広い範囲で、カソード１上方の
第２の絶縁膜４及び第２の窒化シリコン膜８を除去する
。 この時、図２に示すような活性領域６を形成するための
ための活性領域形成用パターン９も同時に作っておく。 （６）第２の窒化シリコン膜８上にドープしたポリシリ
コンを堆積させて、パターニングしてアノード５を形成
する。 （７）最後に第２の窒化シリコン膜８をマスクとして、
アノード５側から活性領域形成用パターン９にエッチャ
ントを侵入させ、ウェットエッチングにより第１及び第
２の絶縁膜２，４をエッチングして、活性領域６を形成
する。
【００１７】以上のように作成される微小真空素子にお
いては、グリッド３とアノード５との間隙に、窒化シリ
コン膜７，８が２重に存在している。従って、微小真空
素子の作成プロセスにおける活性領域６の形成工程で、
第１及び第２の絶縁膜２，４に対してラフにエッチング
を行い、オーバーエッチが起こったとしても、グリッド
３とアノード５とがショートするといった事故の発生は
防止される。
いては、グリッド３とアノード５との間隙に、窒化シリ
コン膜７，８が２重に存在している。従って、微小真空
素子の作成プロセスにおける活性領域６の形成工程で、
第１及び第２の絶縁膜２，４に対してラフにエッチング
を行い、オーバーエッチが起こったとしても、グリッド
３とアノード５とがショートするといった事故の発生は
防止される。
【００１８】また、活性領域６の形成に際して、第１及
び第２の絶縁膜２，４へのエッチングは、第２の窒化シ
リコン膜８をマスクとして行うことができる。従って、
エッチングが長時間行われても、マスクの剥離等の不具
合が生じることがない。
び第２の絶縁膜２，４へのエッチングは、第２の窒化シ
リコン膜８をマスクとして行うことができる。従って、
エッチングが長時間行われても、マスクの剥離等の不具
合が生じることがない。
【００１９】以上のように本実施例では、第２の絶縁膜
４が第１及び第２の窒化シリコン膜７，８によって挟ま
れた３層構造をとっている為、優れた絶縁性を発揮でき
ると共に、活性領域６の形成工程作業が容易になり、作
成プロセスにおける安定化及び安全化が大幅に向上する
。しかも、グリッド３とアノード５との接触による素子
の不良が発生しない為、高い信頼性を獲得できる。
４が第１及び第２の窒化シリコン膜７，８によって挟ま
れた３層構造をとっている為、優れた絶縁性を発揮でき
ると共に、活性領域６の形成工程作業が容易になり、作
成プロセスにおける安定化及び安全化が大幅に向上する
。しかも、グリッド３とアノード５との接触による素子
の不良が発生しない為、高い信頼性を獲得できる。
【００２０】なお、本発明は上述した実施例に限定され
るものではなく、各部材の形状や寸法及び材質は適宜変
更可能であり、例えば、グリッド３やアノード５の電極
材料してはポリシリコンではなく、単結晶シリコンを用
いることも可能である。
るものではなく、各部材の形状や寸法及び材質は適宜変
更可能であり、例えば、グリッド３やアノード５の電極
材料してはポリシリコンではなく、単結晶シリコンを用
いることも可能である。
【００２１】
【発明の効果】以上述べた通り、本発明の微小真空素子
によれば、第２の絶縁膜を第１及び第２の窒化シリコン
膜にて挟み込むという極めて簡単な構成によって、作成
プロセスの安定化及び安全化を図ると同時に、絶縁性の
向上に貢献することができる。
によれば、第２の絶縁膜を第１及び第２の窒化シリコン
膜にて挟み込むという極めて簡単な構成によって、作成
プロセスの安定化及び安全化を図ると同時に、絶縁性の
向上に貢献することができる。
【図１】本発明の微小真空素子の一実施例を示す側面断
面図。
面図。
【図２】図１にて示した本実施例の平面図。
【図３】微小真空素子の従来例を示す側面断面図。
【図４】図３にて示した従来例の平面図。
１ カソード
２ 第１の絶縁膜
３ グリッド
４ 第２の絶縁膜
５ アノード
６ 活性領域
７ 第１の窒化シリコン膜
８ 第２の窒化シリコン膜
９ 活性領域形成用パターン
Claims (1)
- 【請求項１】 半導体基板と、該半導体基板の上面に
尖状に形成されたカソードと、該カソード周囲の前記半
導体基板上に形成された第１の絶縁膜と、該第１の絶縁
膜上に形成され、上記カソード上方周囲に形成されたグ
リッドと、 該グリッド上に形成された第１の窒化シ
リコン膜と、該第１の窒化シリコン膜上に形成された第
２の絶縁膜と、該第２の絶縁膜上に形成された第２の窒
化シリコン膜と、前記カソード上方に形成された上記第
１の絶縁膜及び第２の絶縁膜の一部をエッチングして形
成された活性領域と、該活性領域を上方から覆うように
前記第２の窒化シリコン膜上に形成されたアノードと、
より成ることを特徴とする微小真空素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3642091A JPH04274124A (ja) | 1991-03-01 | 1991-03-01 | 微小真空素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3642091A JPH04274124A (ja) | 1991-03-01 | 1991-03-01 | 微小真空素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04274124A true JPH04274124A (ja) | 1992-09-30 |
Family
ID=12469338
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3642091A Pending JPH04274124A (ja) | 1991-03-01 | 1991-03-01 | 微小真空素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04274124A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0757620A (ja) * | 1993-07-26 | 1995-03-03 | Samsung Display Devices Co Ltd | マイクロチップ、電界放出アレー、及びこれらの製造方法 |
| JP2011508403A (ja) * | 2007-12-28 | 2011-03-10 | セレックス システミ インテグラティ エッセ． ピ． ア． | 高周波三極管型電界放出デバイスおよびその製造プロセス |
-
1991
- 1991-03-01 JP JP3642091A patent/JPH04274124A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0757620A (ja) * | 1993-07-26 | 1995-03-03 | Samsung Display Devices Co Ltd | マイクロチップ、電界放出アレー、及びこれらの製造方法 |
| JP2896308B2 (ja) * | 1993-07-26 | 1999-05-31 | 三星電管株式會社 | 電界放出アレー及びその製造方法、及びマイクロチップの製造方法 |
| JP2011508403A (ja) * | 2007-12-28 | 2011-03-10 | セレックス システミ インテグラティ エッセ． ピ． ア． | 高周波三極管型電界放出デバイスおよびその製造プロセス |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3315995B2 (ja) | ドープされた半導体材料から成る導電性尖端の製造方法 | |
| JP3255960B2 (ja) | 冷陰極エミッタ素子 | |
| JPH06231675A (ja) | シリコン電界放出エミッタ及びその製造方法 | |
| JP2001267622A (ja) | 半導体デバイスおよびその製造方法 | |
| US5793155A (en) | Microelectronic vacuum triode structure and method of fabrication | |
| KR100315841B1 (ko) | 큰 종횡비를 갖는 홀을 제조하는 공정 | |
| KR19990024672A (ko) | 절연층상에 형성된 실리콘(ｓｏｉ)기판상의 전계방출어레이(ｆｅａ)제조방법 | |
| JPH04274124A (ja) | 微小真空素子 | |
| JPS61214446A (ja) | 半導体装置の製造方法 | |
| JPH0231464A (ja) | 半導体装置 | |
| JP3897071B2 (ja) | 半導体装置の製造方法 | |
| JPH09246536A (ja) | 半導体素子 | |
| EP0066675B1 (en) | Processes for the fabrication of field effect transistors | |
| WO2004075231A1 (en) | Method of forming a small gap and its application to the fabrication of a lateral fed | |
| JPH09237567A (ja) | 冷陰極素子及びその製造方法 | |
| JPS6323669B2 (ja) | ||
| WO2021214866A1 (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| JP3144128B2 (ja) | 微構造体およびその製造方法 | |
| KR100499622B1 (ko) | 반도체소자의셀투사형마스크제조방법 | |
| KR20110054970A (ko) | 실리콘 카바이드 전자소자 제작을 위한 이온주입 마스크 제작 방법 | |
| KR100785862B1 (ko) | 다마신법을 이용한 게이트 전극 및 측벽 스페이서 형성방법 | |
| RU96103426A (ru) | Источник электронов и способ его изготовления | |
| JPS5810855B2 (ja) | タソウハイセンコウゾウノセイホウ | |
| JPH08115653A (ja) | 冷陰極およびその製造方法 | |
| JPS63296277A (ja) | 半導体集積回路装置 |