KR20110054970A - 실리콘 카바이드 전자소자 제작을 위한 이온주입 마스크 제작 방법 - Google Patents

실리콘 카바이드 전자소자 제작을 위한 이온주입 마스크 제작 방법 Download PDF

Info

Publication number
KR20110054970A
KR20110054970A KR1020090111806A KR20090111806A KR20110054970A KR 20110054970 A KR20110054970 A KR 20110054970A KR 1020090111806 A KR1020090111806 A KR 1020090111806A KR 20090111806 A KR20090111806 A KR 20090111806A KR 20110054970 A KR20110054970 A KR 20110054970A
Authority
KR
South Korea
Prior art keywords
ion implantation
implantation mask
silicon carbide
etch stop
stop layer
Prior art date
Application number
KR1020090111806A
Other languages
English (en)
Inventor
주성재
강인호
욱 방
김상철
김남균
Original Assignee
한국전기연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전기연구원 filed Critical 한국전기연구원
Priority to KR1020090111806A priority Critical patent/KR20110054970A/ko
Publication of KR20110054970A publication Critical patent/KR20110054970A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 실리콘 카바이드 전자소자를 제작하기 위한 고온 이온주입 공정을 실시할 때 이온주입에 필요한 이온주입 마스크를 제작하기 위한 방법에 관한 것으로, 실리콘 카바이드 기판 위에 건식식각이 가능한 이온주입 마스크 금속막을 형성하는 제 1단계, 상기 이온주입 마스크 금속막 상부에 제2식각방지층을 형성하고 소정의 패턴을 형성하는 제 2단계, 그리고, 상기 제2식각방지층을 마스크로 하여 상기 이온주입 마스크 금속막을 건식식각하여 패터닝하는 제 3단계를 포함하여 이루어지는 것을 특징으로 하는 실리콘 카바이드 전자소자 제작을 위한 이온주입 마스크 제작 방법을 기술적 요지로 한다. 이에 따라 리프트-오프 방법 대신 건식식각 기술을 사용하므로 기존의 기술에 비해 이온주입 마스크 패턴의 최소선폭이 훨씬 작아지고, 이온주입 마스크의 모양이 직사각형에 가까워지므로 이온주입에 대한 마스킹 효과가 훨씬 우수한 금속 이온주입 마스크를 형성할 수 있는 이점이 있다.
실리콘 카바이드 전자소자 이온주입 마스크 건식식각

Description

실리콘 카바이드 전자소자 제작을 위한 이온주입 마스크 제작 방법{Fabrication method of ion implant mask for silicon carbide electronic devices}
본 발명은 실리콘 카바이드 전자소자를 제작할 때 반드시 거쳐야 하는 공정인 고온 이온주입 공정에 관한 내용이며, 좀 더 상세하게는 이온주입 마스크의 형성방법에 관한 것으로, 기존의 기술에 비해 주입되는 이온에 대한 마스킹 효율이 더 우수하면서, 이와 동시에 훨씬 미세한 선폭으로 가공할 수 있는 실리콘 카바이드 전자소자 제작을 위한 이온주입 마스크 제작 방법에 관한 것이다.
실리콘 카바이드는 실리콘에 비해 3배 가량 넓은 밴드갭 에너지와, 구리보다 우수한 열전도도, 실리콘보다 10배 가량 높은 절연파괴전압 등의 우수한 물성으로 인해 고전압·대전류 전력반도체 소자 및 가혹환경에서 신뢰성있게 동작할 것이 요구되는 센서, 검출기, 액츄에이터 등의 각종 전자소자에 넓은 활용이 기대되는 물질이다.
이와 같이 실리콘 카바이드 전자소자를 만들기 위해서는 전류가 잘 통할 수 있는 구조를 형성해야 하며, 이를 위해 실리콘 카바이드를 비롯한 반도체물질에서 는 적절한 도판트(dopant)를 이온주입하여 n형 또는 p형의 전도성을 갖는 영역을 형성한 후 이 위에 각종 금속 및 금속화합물로 구성된 전극을 형성하게 된다. 그런데 실리콘 카바이드의 경우에는 이온주입 후 생성되는 격자손상(lattice damage)을 최소화하기 위해 M.V. Rao가 2003년에 Solid State Electronics Vol. 47, pp. 213-222에 출판된 논문에서 언급하였듯이 이온주입공정 진행시 실리콘 카바이드 기판의 온도를 500 ~ 1000 oC로 올려서 진행한다.
따라서 실리콘 카바이드의 경우에는 일반적으로 실리콘 전자소자 제작시 사용하는 이온주입 마스크인 포토레지스트를 사용할 수 없으며, 통상적으로 금(Au) 등의 비교적 녹는점이 낮은 금속을 증발법(evaporation) 등의 박막증착방법으로 형성하여 사용한다. 또한 일반적인 반도체공정인 (포토리소그라피 + 습식 또는 건식식각) 방법보다는 리프트-오프(lift-off) 방법을 사용하는 경우가 많은데, 이것은 포토레지스트로 원하는 패턴의 역상을 먼저 실리콘 카바이드 기판 위에 형성한 후 금 등의 녹는점이 낮은 금속을 증발법 등으로 증착하고, 뒤이어 포토레지스트를 제거하면서 포토레지스트 위의 금속을 한꺼번에 같이 제거하는 방법이다. 리프트-오프 방법을 이용한 이온주입 마스크 형성순서를 도 1a에서 도 1e까지 도시하였다.
제1단계 : 도 1a와 같이 실리콘 카바이드 기판(1)을 준비하고, 그 상부에 도 1b와 같이 포토레지스트 패턴(5)을 형성한다. 이 때 포토레지스트 패턴(5)은 우리가 최종적으로 원하는 이온주입 마스크 패턴의 역상이 되어야 한다.
제2단계 : 도 1c와 같이 글루 레이어(11)를 실리콘 카바이드 기판(1) 및 포 토레지스트 패턴(5) 위에 형성한다. 상기 글루 레이어(11)의 목적은 실리콘 카바이드 기판(1)과 이온주입 마스크층 물질과의 접착력 향상을 위한 것이며, 예를 들어 이온주입 마스크층 물질이 금이라면 대개 티타늄(Ti)과 같은 금속을 글루 레이어(11)로서 사용하는 경우가 많다. 상기 글루 레이어(11)의 두께는 통상적으로 수십 nm 정도로 비교적 얇게 형성하는 것이 일반적이다.
제3단계 : 도 1d와 같이 이온주입 마스크 금속막(21)을 형성한다. 일반적으로 녹는점이 비교적 낮은 금 등의 금속을 사용하며, 두께는 주입될 이온의 에너지와 주입깊이(projected range)를 고려하여 결정한다. 예를 들어 알루미늄 이온을 200 KeV의 에너지로 주입하는 경우라면, 금으로 이루어진 이온주입 마스크 금속막(21)의 두께는 700 ~ 800nm 정도가 되어야 한다. 제 3단계에서 중요한 점은 포토레지스트(5)의 두께보다 이온주입 마스크 금속막(21)의 두께가 얇아야 한다는 것이며, 만약 그렇지 못할 경우 후속 4단계에서 리프트-오프가 실패할 수 있다.
제4단계 : 도 1e와 같이 포토레지스트 패턴(5)을 제거함으로써 포토레지스트 상단에 형성되어 있던 이온주입 마스크 금속막(21) 및 글루 레이어(11)를 한꺼번에 제거한다. 최종적으로 실리콘 카바이드 기판(1) 위의 우리가 원하는 부위에 글루레이어(11) 및 이온주입 마스크 금속막(21)으로 구성된 이온주입 마스크가 남게 된다.
상기에서 설명한 종래의 기술은 리프트-오프 방법을 사용하기 위해 증착의 방향성(directionality)이 강한 증발법 등의 방법을 사용하는 것이 핵심이다. 리프트-오프 방법은 그 특성상 미세한 패턴의 형성에는 부적합하나, 실리콘 카바이드의 주요 응용처가 전력반도체 등 패턴 선폭이 비교적 미세하지 않은 응용분야이므로 이러한 분야에 사용하기에는 큰 문제가 없는 기술이라고 할 수 있다.
이와 같이 리프트-오프 방법의 장점은 공정이 간단하고, 식각이 어려운 금속의 경우에도 용이하게 패턴을 형성할 수 있다는 점이나, 단점은 미세한 패턴의 형성이 어렵다는 점과, 형성되는 패턴에 결함(defect)이 빈번하게 발생한다는 점이다. 리프트-오프 기술을 사용한 종래의 기술은 이온주입 마스크의 선폭이 예컨대 1㎛ 이하로 미세해질 경우 도 2에서 도시한 바와 같이 마스크층의 단면이 마름모꼴, 또는 심할 경우 삼각형 모양으로 형성되는 문제가 있다. 도 3은 선폭이 약 0.5㎛인 패턴을 금(Au)의 증발법과 리프트-오프 방법으로 형성한 전자현미경 사진이며, 이온주입 마스크의 단면이 직사각형이 아니라 삼각형의 모양을 가지고 있음을 볼 수 있다. 이와 같은 단면을 갖고 있는 이온주입 마스크는 주입되는 이온을 효과적으로 저지하기 어렵다.
리프트-오프 기술을 사용하지 않고 전통적인 (포토리소그라피 + 습식 또는 건식식각) 방법을 사용할 경우, 마스크 물질로 예를 들어 실리콘 산화막(SiO2)이나 실리콘 질화막(Si3N4)을 사용하는 방법을 생각할 수 있으나, 이러한 물질들은 금속에 비해 이온을 차단하는 저지력(stopping power)이 약하기 때문에, 예를 들어 금을 사용할 경우 700nm면 충분하지만 실리콘 산화막을 사용할 경우에는 1.5㎛이상의 두께가 필요해진다. 이렇게 마스크층의 두께가 증가하면 습식식각을 사용할 경우 미세한 패터닝이 어렵기 때문에 부득이하게 건식식각을 사용할 수밖에 없으나, 두 꺼운 실리콘 산화막 또는 실리콘 질화막을 수직에 가까운 각도로 건식식각하는 기술은 난이도가 높은 공정에 속한다.
본 발명은 상기 문제점을 해결하기 위한 것으로, 이온주입 마스크를 형성함에 있어서 기존의 기술에 비해 주입되는 이온에 대한 마스킹 효율이 더 우수하면서, 이와 동시에 훨씬 미세한 선폭으로 가공할 수 있는 방법을 제시하는 것을 그 목적으로 한다.
상기 목적 달성을 위해 본 발명은, 실리콘 카바이드 전자소자를 제작하기 위한 고온 이온주입 공정을 실시할 때 이온주입에 필요한 이온주입 마스크를 제작하기 위한 방법에 있어서, 실리콘 카바이드 기판 위에 건식식각이 가능한 이온주입 마스크 금속막을 형성하는 제 1단계, 상기 이온주입 마스크 금속막 상부에 제2식각방지층을 형성하고 소정의 패턴을 형성하는 제 2단계, 그리고, 상기 제2식각방지층을 마스크로 하여 상기 이온주입 마스크 금속막을 건식식각하여 패터닝하는 제 3단계를 포함하여 이루어지는 것을 특징으로 하는 실리콘 카바이드 전자소자 제작을 위한 이온주입 마스크 제작 방법을 기술적 요지로 한다.
또한, 상기 제1단계 전에 상기 실리콘 카바이드 기판 위에 접착력 증가 및 식각방지(etch-stop) 역할을 위한 제1식각방지층을 형성하는 과정이 더 포함되고, 상기 제 3단계 이후에 상기 제1식각방지층을 상기 제2식각방지층 및 이온주입 마스크 금속막 패턴을 마스크로 하여 식각하여 패터닝하는 과정이 더 포함되는 것이 바람직하다.
또한, 상기 제 1단계의 이온주입 마스크 금속막의 재질이 텅스텐(W), 티타늄-텅스텐 합금(TiW), 티타늄(Ti), 질화 티타늄(TiN), 몰리브덴(Mo) 중에서 하나 또는 둘 이상의 조합으로 형성되는 것이 바람직하다.
또한, 상기 제3단계에서 이온주입 마스크 금속막을 소정의 패턴으로 형성하기 위해 플라즈마 건식식각 공정을 사용하는 것이 바람직하다.
또한, 상기 제2식각방지층의 재질이 니켈을 사용하는 것이 바람직하다.
본 발명은 리프트-오프 방법 대신 건식식각 기술을 사용하므로 기존의 기술에 비해 이온주입 마스크 패턴의 최소선폭이 훨씬 작아지고, 이온주입 마스크의 모양이 직사각형에 가까워지므로 이온주입에 대한 마스킹 효과가 훨씬 우수한 금속 이온주입 마스크를 형성할 수 있는 효과가 있다.
본 발명은 실리콘 카바이드 전자소자를 제작하기 위한 고온 이온주입 공정을 실시할 때 이온주입에 필요한 이온주입 마스크를 제작하기 위한 방법에 관한 것으로, 실리콘 카바이드 전자소자 제작을 위한 고온 이온주입 마스크를 형성하기 위해 리프트-오프 공정이 아니라 (포토리소그라피 + 건식식각) 방법을 사용하며, 이를 위해 건식식각이 가능한 내열성 금속, 예를 들어 텅스텐(W), 티타늄-텅스텐 합금(TiW), 티타늄(Ti), 질화 티타늄(TiN), 몰리브덴(Mo) 등의 금속 중에서 하나 또는 둘 이상의 조합하여 이온주입 마스크 금속막을 형성하며, 상기 이온주입 마스크 금속막의 상부 또는 상부 및 하부에 건식식각 공정을 위한 식각방지층을 구비하여, 이온주입 마스크를 제작하는 것이다.
앞에서 설명한 바와 같이 실리콘 반도체 소자에서는 이온주입 마스크를 거의 대부분 포토레지스트로 형성하며, 특별한 경우 실리콘 산화막이나 실리콘 질화막을 필요에 따라 사용하는 정도이다. 그러나 실리콘 카바이드는 고온 이온주입 공정을 사용하므로 포토레지스트를 사용할 수 없는 상황이며, 주입되는 이온에 대한 저지력이 높은 금속막을 사용하는 것이 유리하다. 또한 실리콘 카바이드 전자소자는 주로 전력반도체로 이용되는 관계로 실리콘 전자소자와 같은 미세한 패턴이 아직까지는 필요하지 않으므로, 상술한 바와 같이 리프트-오프 공정을 사용해도 아직까지는 패터닝에 별다른 어려움이 없었다. 그러나 전력반도체도 점차 고집적화 되어가는 추세이므로, 기존의 리프트-오프 공정을 더 이상 사용하기 어려울 것으로 예상된다. 이에 따라 미세 패터닝이 가능한 (포토리소그라피 + 건식식각) 방법을 사용할 수밖에 없는 상황으로 진행하고 있으며, 이를 위해서는 내열성과 건식식각성을 가진 적절한 마스킹 물질이 먼저 선택되어야 한다.
상기의 내용에 대한 이해를 돕기 위해 실시예를 통하여 구체적으로 설명한다.
실시예
도 4a와 같이 실리콘 카바이드 기판(1)을 준비하고, 그 위에 필요에 따라 제1식각방지층(12)을 형성한다. 제1식각방지층(12)의 역할은 첫째로 이온주입 마스크 금속막(22)을 건식식각할 때 하부의 실리콘 카바이드 기판(1)이 식각되지 않도록 방지하는 역할과, 둘째로 이온주입 마스크 금속막(22)과 실리콘 카바이드 기판(1) 의 접착력이 좋지 않을 경우 이를 보완하는 것이다. 상기 두 가지 역할이 요구되지 않을 경우에는 제1식각방지층(12)은 형성할 필요가 없다. 제1식각방지층(12)의 재질은 이온주입 마스크 금속막(22)을 식각하기 위한 플라즈마 건식식각 공정에 대해 식각이 되지 않거나 또는 현저하게 식각속도가 낮은 재질의 물질을 사용하는 것이 바람직하다.
상기 제1식각방지층(12)의 두께는 이온주입 마스크 금속막(22)의 건식식각 공정에서 제1식각방지층의 식각속도가 0에 가까운 경우에는 예를 들어 수십 nm 정도로 매우 얇아도 전혀 문제가 없으나, 그렇지 않을 경우에는 이온주입 마스크 금속막(22)의 적절한 오버에치(overetch) 시간을 고려하여 최소 두께 이상으로 형성해야 문제가 없다.
다음으로, 도 4c와 같이 건식식각 가능한 내열성 이온주입 마스크 금속막(22)을 형성한다. 상기 이온주입 마스크 금속막(22)의 재질은 앞에서 언급한 바와 같이 예를 들어 텅스텐(W), 티타늄-텅스텐 합금(TiW), 티타늄(Ti), 질화 티타늄(TiN), 몰리브덴(Mo) 중에서 하나 또는 둘 이상의 조합으로 형성하는 것이 바람직하며, 두께는 주입될 이온의 에너지와 주입깊이(projected range)를 고려하여 결정한다. 상기 건식식각 가능한 내열성 이온주입 마스크 금속막(22)이 갖추어야 할 조건은 녹는점이 이온주입공정의 최고온도인 약 1000oC보다 높아야 하며, 또한 플라즈마를 이용한 건식식각이 용이해야 한다는 것이다. 예를 들어 텅스텐과 몰리브덴의 경우에는 불소(F)를 함유한 CF4, SF6 등의 기체를 이용한 플라즈마 건식식각이 용이하다는 사실이 잘 알려져 있다. 또한 티타늄 및 질화티타늄의 경우에는 Cl2, CHCl3, CF4 등의 기체를 이용하며, 티타늄-텅스텐 합금의 경우에는 대표적으로 사용하는 조성이 10% 티타늄-90% 텅스텐인데, CF4 또는 SF6에 산소를 혼합한 기체를 많이 사용한다. 이외에도 다른 금속이 있을 수 있으며, 더 이상의 상술은 생략한다.
다음으로, 도 4d와 같이 제2식각방지층(32)을 형성하고, 도 4e와 같이 소정의 패턴을 형성한다. 제2식각방지층(32)은 이온주입 마스크 금속막(22)을 원하는 패턴으로 식각하기 위한 목적으로 형성하는 것이다. 상기 제2식각방지층(32)은 이온주입 마스크 금속막(22)을 식각하는 건식식각 공정조건에 대해 식각속도가 현저하게 낮은 물질을 사용하게 되는데, 공정조건에 따라 여러 물질들, 예를 들어 포토레지스트, 실리콘 산화막, 실리콘 질화막, 금속막 등을 사용할 수 있다. 예를 들어 이온주입 마스크 금속막(22)이 텅스텐 또는 몰리브덴일 경우 앞에서 언급한 바와 같이 불소(F)를 함유한 CF4, SF6 등의 기체를 이용하여 플라즈마 건식식각을 수행하는데, 이런 경우에는 상기 건식식각 공정조건에 대해 식각이 거의 되지 않는 니켈을 사용하는 것이 바람직하다.
다음으로, 상기 제2식각방지층(32)을 마스크로 하여 이온주입 마스크 금속막(22)을 도 4f와 같이 건식식각한다. 상기에서 언급한 바와 같이 이온주입 마스크 금속막(22)의 재질에 따라 상이한 원료기체와 공정조건을 사용하여 건식식각을 수행한다. 제1식각방지층(12)이 있는 경우에는 이온주입 마스크 금속막(22)이 모두 식각되면 더 이상의 건식식각이 진행되지 않으며, 제1식각방지층이 없는 경우에는 건식식각의 공정시간에 따라 실리콘 카바이드 기판(1)까지 식각될 수 있다.
그리고, 상기 제1식각방지층(12)이 있는 경우, 이것을 제거하기 위한 별도 공정을 수행한다. 예를 들어 이온주입 마스크 금속막(22)이 텅스텐이나 몰리브덴일 경우 제1식각방지층(12)은 니켈을 사용하는 것이 일반적으로 바람직한데, 이 경우에는 시중에서 판매하는 니켈 식각액을 사용하여 손쉽게 습식식각을 진행할 수 있다. 상기 제1식각방지층(12)의 두께는 일반적으로 수십 nm 정도로 매우 얇으므로 식각 공정시간은 매우 짧게 이루어진다.
상술한 바와 같이, 본 발명은 리프트-오프 방법 대신 건식식각 기술을 사용하므로 기존의 기술에 비해 이온주입 마스크 패턴의 최소선폭이 훨씬 작아지고, 이온주입 마스크의 모양이 직사각형에 가까워지므로 이온주입에 대한 마스킹 효과가 훨씬 우수한 금속 이온주입 마스크를 형성할 수 있게 된다.
도 1a ~ 도 1e - 증발법(evaporation)과 리프트-오프(lift-off) 공정을 이용하여 이온주입 마스크를 형성하는 기존 기술의 개념을 순서대로 보여주는 개념도.
도 2 - 이온주입 마스크의 선폭(linewidth)이 좁을 경우 도 1a부터 도 1e의 기존 기술에 의하면 마름모꼴 또는 삼각형의 단면을 갖는 이온주입 마스크가 형성됨을 나타낸 도.
도 3 - 이온주입 마스크의 선폭(linewidth)이 좁을 경우 기존 기술에 의하면 삼각형의 단면을 갖는 이온주입 마스크가 형성됨을 보여주는 실제 전자현미경 사진을 나타낸 도.
도 4a ~ 도 4g - 본 발명에 따른 실리콘 카바이드 전자소자 제작을 위한 이온주입 마스크 제작 방법에 대한 개념도.
도 5 - 본 발명에서 제시하는 방법에 의해 형성한 텅스텐 이온주입 마스크의 전자현미경 사진을 나탄낸 도.
<도면에 사용된 주요부호에 대한 설명>
1: 실리콘 카바이드 기판 5: 포토레지스트
11: 글루 레이어(glue layer) 12: 제 1 식각방지층
21: 이온주입 마스크 금속막
22: 건식식각 가능한 내열성 이온주입 마스크 금속막
32: 제2식각방지층

Claims (5)

  1. 실리콘 카바이드 전자소자를 제작하기 위한 고온 이온주입 공정을 실시할 때 이온주입에 필요한 이온주입 마스크를 제작하기 위한 방법에 있어서,
    실리콘 카바이드 기판 위에 건식식각이 가능한 이온주입 마스크 금속막을 형성하는 제 1단계,
    상기 이온주입 마스크 금속막 상부에 제2식각방지층을 형성하고 소정의 패턴을 형성하는 제 2단계,
    그리고, 상기 제2식각방지층을 마스크로 하여 상기 이온주입 마스크 금속막을 건식식각하여 패터닝하는 제 3단계를 포함하여 이루어지는 것을 특징으로 하는 실리콘 카바이드 전자소자 제작을 위한 이온주입 마스크 제작 방법.
  2. 제 1항에 있어서, 상기 제1단계 전에 상기 실리콘 카바이드 기판 위에 접착력 증가 및 식각방지(etch-stop) 역할을 위한 제1식각방지층을 형성하는 과정이 더 포함되고, 상기 제 3단계 이후에 상기 제1식각방지층을 상기 제2식각방지층 및 이온주입 마스크 금속막 패턴을 마스크로 하여 식각하여 패터닝하는 과정이 더 포함되는 것을 특징으로 하는 실리콘 카바이드 전자소자 제작을 위한 이온주입 마스크 제작 방법.
  3. 제 1항에 있어서, 상기 제 1단계의 이온주입 마스크 금속막의 재질이 텅스 텐(W), 티타늄-텅스텐 합금(TiW), 티타늄(Ti), 질화 티타늄(TiN), 몰리브덴(Mo) 중에서 하나 또는 둘 이상의 조합으로 형성됨을 특징으로 하는 실리콘 카바이드 전자소자 제작을 위한 이온주입 마스크 제작 방법.
  4. 제 1항에 있어서, 상기 제3단계에서 이온주입 마스크 금속막을 소정의 패턴으로 형성하기 위해 플라즈마 건식식각 공정을 사용함을 특징으로 하는 실리콘 카바이드 전자소자 제작을 위한 이온주입 마스크 제작 방법.
  5. 제 1항에 있어서, 상기 제2식각방지층의 재질이 니켈임을 특징으로 하는 실리콘 카바이드 전자소자 제작을 위한 이온주입 마스크 제작 방법.
KR1020090111806A 2009-11-19 2009-11-19 실리콘 카바이드 전자소자 제작을 위한 이온주입 마스크 제작 방법 KR20110054970A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090111806A KR20110054970A (ko) 2009-11-19 2009-11-19 실리콘 카바이드 전자소자 제작을 위한 이온주입 마스크 제작 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090111806A KR20110054970A (ko) 2009-11-19 2009-11-19 실리콘 카바이드 전자소자 제작을 위한 이온주입 마스크 제작 방법

Publications (1)

Publication Number Publication Date
KR20110054970A true KR20110054970A (ko) 2011-05-25

Family

ID=44364071

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090111806A KR20110054970A (ko) 2009-11-19 2009-11-19 실리콘 카바이드 전자소자 제작을 위한 이온주입 마스크 제작 방법

Country Status (1)

Country Link
KR (1) KR20110054970A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103193507A (zh) * 2013-04-22 2013-07-10 江苏大学 一种提高金属对SiC陶瓷润湿性的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103193507A (zh) * 2013-04-22 2013-07-10 江苏大学 一种提高金属对SiC陶瓷润湿性的方法
CN103193507B (zh) * 2013-04-22 2014-10-29 江苏大学 一种提高金属对SiC陶瓷润湿性的方法

Similar Documents

Publication Publication Date Title
TWI287875B (en) A method for forming a semiconductor device and an integrated circuit
US4790903A (en) Intermittent etching process
EP0075085B1 (en) Method of fabricating a conductive metal silicide structure
CN101558475A (zh) 半导体器件的制造方法
JPH07335674A (ja) Ｉｉｉ−ｖ族半導体ゲート構造およびその製造方法
JP2007208076A (ja) 炭化珪素半導体基板のドライエッチング方法
CN109728096B (zh) 基于氧化铝材料内嵌纳米晶的铁电场效应晶体管及制备方法
JP5352954B2 (ja) 電極膜／炭化珪素構造体
CN106449773B (zh) GaN基肖特基二极管结构及其制作方法
JP2010192491A (ja) ＳｉＣ半導体装置及びその製造方法
CN107919396A (zh) 基于WO3/Al2O3双层栅介质的零栅源间距金刚石场效应晶体管及制作方法
CN104851788B (zh) 一种砷化镓基晶体管的t型栅的制作方法
CN108538871A (zh) 接触孔的形成方法及图像传感器
CN111048471B (zh) n沟道和p沟道增强型GaN器件集成结构的制备方法
KR20110054970A (ko) 실리콘 카바이드 전자소자 제작을 위한 이온주입 마스크 제작 방법
WO2019137093A1 (zh) 一种SiC基DI-MOSFET的制备方法及SiC基DI-MOSFET
JP3164208B2 (ja) 単一電子素子の製造方法
CN112466930B (zh) 一种二维半导体材料的金属接触结构及其制备方法
CN111128746B (zh) 肖特基二极管及其制备方法
JP2009259996A (ja) 半導体装置およびその製造方法
JP2007311495A (ja) 半導体装置の製造方法
KR101596113B1 (ko) 갈륨함유 질화물 반도체 소자의 저항성 금속 접촉 및 이의 제조 방법
TWI798676B (zh) 氮化鎵高電子移動率電晶體
JPH04274124A (ja) 微小真空素子
JP5311792B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application