JPH06204283A - 半導体用ボンドパッド - Google Patents

半導体用ボンドパッド

Info

Publication number
JPH06204283A
JPH06204283A JP5254999A JP25499993A JPH06204283A JP H06204283 A JPH06204283 A JP H06204283A JP 5254999 A JP5254999 A JP 5254999A JP 25499993 A JP25499993 A JP 25499993A JP H06204283 A JPH06204283 A JP H06204283A
Authority
JP
Japan
Prior art keywords
bond pad
layer
opening
semiconductor
conductive material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5254999A
Other languages
English (en)
Inventor
Dorothy A Heim
エイ ハイム ドロシー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LSI Corp
Original Assignee
LSI Logic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LSI Logic Corp filed Critical LSI Logic Corp
Publication of JPH06204283A publication Critical patent/JPH06204283A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04073—Bonding areas specifically adapted for connectors of different types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05095—Disposition of the additional element of a plurality of vias at the periphery of the internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】 ボンディング工程のパラメーターについての
選択幅を狭くすることなく、ボンドパッドの持上がりを
減少させることができる半導体デバイス用の改良された
ボンドパッドを提供することを課題とする。 【構成】 下方ボンドパッド２０８と、上方ボンドパッ
ド２１４と、下方ボンドパッド２０８および上方ボンド
パッド２１４の間に配置した絶縁部材２１０と、絶縁部
材２１０を貫通して形成するとともに、上方ボンドパッ
ド２１４から下方ボンドパッド２０８まで延び、下方ボ
ンドパッド２０８の周辺領域２３０のみに並ぶ少なくと
もひとつの開口部２１２と、開口部２１２を満たすとと
もに、上方ボンドパッド２１４を下方ボンドパッド２０
８に電気的に接続する導電材料２１６と、を有すること
を特徴とする。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は集積回路（ＩＣ）デバイ
ス（半導体ダイ）への接続部の形成に関し、特にダイ上
の「ボンドパッド」に関するものである。
【０００２】
【従来の技術】集積回路デバイスは、回路要素、ゲート
などを形成する各種の拡散領域および重なり合う複数の
層を有する半導体ダイからなっている。一般的には、ダ
イ上に形成した下から２番目の層は、導電性ラインによ
るパターンを有する導電金属層（「Ｍ」）である。二層
以上の金属層（「Ｍ１」、「Ｍ２」など）は、層間の誘
電体（ＩＬＤ）による誘電層によって互いにこれを分離
する。以下の説明のために、導電層「Ｍ１」層および
「Ｍ２」層というふたつの導電層があると仮定する。Ｉ
ＬＤ層はＭ１層の上層にあり、Ｍ２層はＩＬＤ層の上層
にある。一般的に最上層のパッシベーション層は、Ｍ２
層の上層にこれを配置する。このパッシベーション層を
通して形成した開口部によりＭ２層の領域を露出する。
これら露出した領域を「ボンドサイト」と呼ぶ。ダイへ
の接続、つまりここからダイ上にある回路への接続は、
この露出領域を用いて行われる。たとえば、ボンドワイ
ヤーをボンドサイトに直接接合し、あるいは金製のバン
プをボンドサイト上に形成することによってダイへの自
動テープによるボンディングを行う。あるいは、金製の
ボールを露出領域上に形成することによってダイを基板
にフリップチップボンディングを行う。こうした接続技
術は公知である。
【０００３】図６および図７は、従来の「複合ボンドパ
ッド」１００の構造を示す断面図であって、一般的に
は、こうしたボンドパッド１００の複数個をあるダイ上
に配置する。部分的に製造した段階の半導体ダイ１０２
は、各種の拡散領域およびデポジション領域（図示せ
ず）を有しており、上方表面１０３を有する。絶縁材料
（たとえば二酸化シリコン）による絶縁酸化物層１０４
を上方表面１０３の上層に形成する。「バリヤー金属」
によるパターン化した金属層１０６を絶縁酸化物層１０
４の上層に形成する。「第１の」金属（「Ｍ１」）によ
るパターン化した導電層１０８を、バリヤー金属層１０
６の上層に形成するとともに、ダイに含まれる回路要素
（図示せず）に接続する（図示せず）。層間誘電体
（「ＩＬＤ」たとえば二酸化シリコン）による誘電体層
１１０を第１の金属層１０８の上層に形成するととも
に、この誘電体層１１０を通して下層のＭ１層（第１の
金属層１０８）の上方表面（図１参照）まで延びる開口
部１１２を形成する。「第２の」金属（Ｍ２）によるパ
ターン化した導電層１１４を誘電体層１１０の上層に形
成する。この導電層１１４の一部分１１６は、開口部１
１２を満たす導電性の「プラグ」を形成する。最上層の
「パッシベーション」層１１８（たとえばボロフォスフ
ォシリケートガラスあるいはＢＰＳＧ）をＭ２層（導電
層１１４）およびＩＬＤ層（誘電体層１１０）の上層に
形成する。このパッシベーション層１１８に開口部１２
０を形成し、図示のように、この開口部１２０をパッシ
ベーション層１１８を通してＭ２層の上方表面まで延長
する。したがって、Ｍ２層の上方表面における開口部１
２０の領域部分を露出させた状態とすることになる。こ
の開口部１２０の領域は、「接続領域」（「ボンドサイ
ト」）と呼ばれる。ボンドワイヤーなど適宜の手段によ
ってダイに外部からの接続を行うのは、この接続領域で
ある。これにかわって、金製のバンプ（図示せず）ある
いは金製のボール（図示せず）を開口部１２０の領域部
分の上層に形成することにより、ダイへの自動テープに
よるボンディング（ＴＡＢ）あるいはフリップチップボ
ンディングを行うことができる。
【０００４】全体として、導電層１１４と、導電層１１
４の一部分１１６と、パターン化した導電層１０８とに
より「複合ボンドパッド」１００を構成している。以下
の説明のために、点線１１５より上方の導電層１１４の
部分は、これを「上方ボンドパッド」と呼び、この上方
ボンドパッドの下層に位置しているパターン化した導電
層１０８の部分はこれを「下方ボンドパッド」と呼ぶ。
ボンドパッドの下層部（すなわちＭ１層の下層部）にあ
るバリヤー金属層（バリヤー金属によるパターン化した
金属層１０６）は選択的なものであって、このバリヤー
金属層は、ダイの下層部からＭ１層への「逃げてゆく」
核種（Ｍ１層と向き合っている汚染物質）の拡散に対す
る保護を行う。
【０００５】とくに図７に示すように、当該（複合）ボ
ンドパッド１００は一般的に正方形状であり（図ではや
や長方形状に描かれている）、１００×１００μｍ（ミ
クロン）の大きさを有している。さらに、上方ボンドパ
ッドは「プラグ」（導電層１１４の一部分１１６）より
大きくこれを形成することができる。たとえば、上方ボ
ンドパッドが１００μｍの幅であれば、このプラグは幅
８０〜９０μｍでよい。明らかなように、上方ボンドパ
ッドの外方の周辺領域（たとえば、上方ボンドパッドの
最外方の１０％）は、ＩＬＤ（誘電体層１１０）の上層
に位置する。
【０００６】実際には、下方ボンドパッド１０８は、Ｍ
１層の導電性ラインのある定義された部分（やや長方形
上に描かれている）である。
【０００７】さらに実際には、複数個の複合ボンドパッ
ド１００をダイ上の上方表面に配置し、ダイへの複数個
の入出力（Ｉ／Ｏ）接続部を形成する。
【０００８】上述したように、開口部１２０による接続
領域は最終的には、ボンドワイヤーなどを用いて、ある
いは金製のバンプ／ボールの機構により、外部機器に接
続する。こうした各種の工程は一般的には、ボンドパッ
ドにとくに接続領域に、機械的あるいは熱的なエネルギ
ーの少なくともいずれか一方を直接負荷する。観察され
ているところでは、これらのボンディング工程により、
ボンドパッドが多層金属層（たとえば、バリヤー金属に
よるパターン化した金属層１０６）および酸化物（たと
えば、絶縁酸化物層１０４）の下層から層剥離する（持
ち上がる）原因となる。
【０００９】こうしたボンドパッド持上がりの問題は、
アルミニウムワイヤーボンド、金製のボールボンディン
グ、金製のバンプボンディング、およびその他のすべて
の異なる種類のボンディング技術において発生するもの
である。また、チタニウム（Ｔｉ）、窒化チタニウム
（ＴｉＮ）、チタニウムタングステン（ＴｉＷ）などの
バリヤー金属（バリヤー金属によるパターン化した金属
層１０６）による層をボンドパッドの下層に用いた場合
に、当該ボンドパッド持上がりの問題はさらに悪化され
るものである。ボンドパッドの持上がりは、非常に好ま
しいものではなく、組立て（パッケージング）生産性、
およびデバイスの信頼性の両方において潜在的な諸問題
をかかえることになる。
【００１０】過去においては、上述のようなボンドパッ
ド持上がりを軽減する努力はなされてきており、これら
努力はつぎの諸点に向けられていた。すなわち、（１）
ボンドパッドへの機械的衝撃あるいは熱的衝撃の少なく
ともいずれか一方を最小とするようにボンディング工程
のパラメーターを調整すること、および（２）バリヤー
金属層の材料およびデポジション技術を最適なものとす
ること、である。こうした努力は、部分的な成功しかお
さめなかったし、ボンディング工程に好ましからざる制
約（すなわち、工程のパラメーターについての狭い選択
幅（ｗｉｎｄｏｗ））を負荷することになった。
【００１１】
【発明が解決しようとする課題】本発明は以上のような
諸問題にかんがみなされたもので、改良された集積回路
デバイスを提供することを課題とする。
【００１２】また、本発明のさらなる目的は、半導体デ
バイス用の改良されたボンドパッドを提供することを課
題とする。
【００１３】さらに、本発明の目的は、ボンディング工
程のパラメーターについての選択幅を狭くすることな
く、ボンドパッドの持上がりを減少させることである。
【００１４】
【課題を解決するための手段】すなわち本発明は、上方
表面を有する下方ボンドパッドと、下方表面を有する上
方ボンドパッドと、これら下方ボンドパッドおよび上方
ボンドパッドの間に配置した絶縁部材と、この絶縁部材
を貫通して形成するとともに、上記上方ボンドパッドか
ら下方ボンドパッドまで延び、この下方ボンドパッドの
周辺領域のみに並ぶ少なくともひとつの開口部と、この
少なくともひとつの開口部を満たすとともに、上記上方
ボンドパッドを上記下方ボンドパッドに電気的に接続す
る導電材料と、を有することを特徴とする半導体用ボン
ドパッドである。
【００１５】本発明においては、複合ボンドパッドが上
方ボンドパッドと、下方ボンドパッドと、上方ボンドパ
ッドおよび下方ボンドパッドの間の絶縁部材とを有す
る。少なくともひとつの開口部を上記絶縁部材を通して
形成し、この開口部を下方ボンドパッドから上方ボンド
パッドまで延長させる。この少なくともひとつの開口部
は下方ボンドパッドの周辺領域に並んでいる。導電材料
がこの少なくともひとつの開口部を満たし、上方ボンド
パッドと下方ボンドパッドとを電気的に接続する。
【００１６】本発明の一実施例において、上記少なくと
もひとつの開口部は、これを複数個の通路としてある。
それぞれの通路は、その断面の大きさが約１ミクロンで
ある。これらの通路は、下方ボンドパッドの周辺領域の
まわりにおいて少なくともひとつの「列」（列）内に延
びている。この通路によってふたつ以上の列を形成した
場合には、ひとつの列の通路を他の隣接する列の通路か
ら好ましくは互いにずらして（ｏｆｆｓｅｔ）形成す
る。
【００１７】本発明の他の実施例において、上記少なく
ともひとつの開口部は、これを周辺領域のまわりに延び
るリング状の開口部としてある。このリング状の開口部
は、好ましくは、下方ボンドパッドの最小断面の大きさ
よりもわずかに小さな直径を有する。
【００１８】本発明のさらに他の実施例においては、上
記少なくともひとつの開口部は、これをひとつ以上の細
長いスリット状の開口部としてある。細長いスリット状
の開口部がふたつの場合には、下方ボンドパッドにより
定義される領域と向かい合ってこれらを配置する。
【００１９】本発明の他の目的、特徴および効果につい
ては、以下の説明によりこれを明らかにする。
【００２０】
【作用】本発明による半導体用ボンドパッドにおいて
は、ボンディング工程において発生するボンドパッドの
持上がりの問題が、上方ボンドパッドと、下方ボンドパ
ッドと、上方ボンドパッドおよび下方ボンドパッドの間
の絶縁材料とを設けることにより軽減されている。少な
くともひとつの開口部を絶縁材料を通して形成し、この
開口部を下方ボンドパッドから上方ボンドパッドまで延
長する。この少なくともひとつの開口部は下方ボンドパ
ッドの周辺領域に並んでいる。導電材料がこの少なくと
もひとつの開口部を満たし、上方ボンドパッドと下方ボ
ンドパッドとを電気的に接続している。一実施例におい
ては、少なくともひとつの開口部が複数個の導電性の通
路である。他の実施例においては、少なくともひとつの
開口部が周辺領域のまわりを延びるリング状の開口部で
ある。さらに、他の実施例においては、少なくともひと
つの開口部がふたつ以上の細長いスリット状の開口部で
ある。
【００２１】
【実施例】図６および図７は、従来のボンドパッドの構
造を示し、その構造についてはすでに説明した。とくに
ボンドパッドの持上がりの問題については、Ｍ２層（導
電層１１４）とＭ１層（パターン化した導電層１０８）
との間の大きなプラグ（導電層１１４の一部分１１６）
を用いることについて説明した。
【００２２】本発明においては、Ｍ２層とＭ１層との間
の接続は、ボンドパッドの小さな周辺部分（バンド）の
まわりのみにおいてこれを行うものである。
【００２３】図１および図２は、本発明の複合ボンドパ
ッド２００の構造を示す。部分的に製造した段階の半導
体ダイ２０２は、各種の拡散領域およびデポジション領
域（図示せず）を有しており、上方表面２０３を有す
る。絶縁材料（たとえば二酸化シリコン）による絶縁酸
化物層２０４を上方表面２０３の上層に形成する。「バ
リヤー金属」によるパターン化した金属層２０６を絶縁
酸化物層２０４の上層に形成する。「第１の」金属
（「Ｍ１」）によるパターン化した導電層２０８を、バ
リヤー金属によるパターン化した金属層２０６の上層に
形成するとともに、ダイに含まれる回路要素（図示せ
ず）に接続する（図示せず）。このＭ１層（導電層２０
８）（とくに図２に現れる）により定義した領域が下方
ボンドパッドを形成する。層間誘電体（「ＩＬＤ」、た
とえば二酸化シリコン）による誘電体層２１０を第１の
金属層２０８の上層に形成するとともに、誘電体層２１
０を通して、パターン化した導電層２０８の周辺領域ま
で延びる複数個の小さな開口部２１２（通路２１２）を
形成する。「第２の」金属（Ｍ２）によるパターン化し
た導電層２１４をＩＬＤ２１０（誘電体層２１０）の上
層に形成する。パターン化した導電層２１４の一部分２
１６は、開口部２１２を満たす。そのかわりに、タング
ステンなどの金属を選択的にデポジションすることによ
り開口部２１２を満たすこともできる。誘電体層２１０
の上層にあるパターン化した導電層２１４の部分が、上
方ボンドパッドである。最上層の「パッシベーション」
層２１８（たとえばボロフォスフォシリケートガラスあ
るいはＢＰＳＧ）をＭ２層（金属層２０８）およびＩＬ
Ｄ層（誘電体層２１０）の上層に形成する。パッシベー
ション層２１８に開口部２２０を形成し、図示のように
この開口部２２０をパッシベーション層２１８を通して
Ｍ２層の上方表面まで延長する。したがって、Ｍ２層の
上方表面の開口部２２０の領域部分を露出させた状態と
することになる。この開口部２２０の領域は、「接続領
域」（「ボンドサイト」）と呼ばれる。従来技術と同様
に、ボンドワイヤーなど適宜の手段によってダイに外部
からの接続を行うのは、この接続領域（開口部２２０）
である。これにかわって、金製のバンプ（図示せず）あ
るいは金製のボール（図示せず）を開口部２２０の領域
部分の上層に形成することにより、ダイへの自動テープ
によるボンディング（ＴＡＢ）あるいはフリップチップ
ボンディングを行うことができる。
【００２４】全体として、導電層２１４による上方ボン
ドパッドと、導電層２０８による下方ボンドパッドと、
上方ボンドパッドおよび下方ボンドパッドの間のＩＬＤ
層２１０と、開口部２１２を満たしている導電材料とが
「複合ボンドパッド」２００を構成している。ボンドパ
ッドの下層（すなわち、Ｍ１層の下層）にバリヤー金属
層（バリヤー金属によるパターン化した金属層２０６）
を用いることは選択的である。
【００２５】とくに図２に示すように、当該複合ボンド
パッド２００は一般的に正方形状であり（図ではやや長
方形状に描かれている）、１００×１００μｍ（ミクロ
ン）の大きさを有している。下方ボンドパッド２０８の
周辺領域２３０（図２において影をつけて示してある部
分）に注目すると、この周辺領域２３０は下方ボンドパ
ッド２０８として定義されたＭ１層の領域の周辺から下
方ボンドパッド２０８の中心部に向かって約１０％（た
とえば１０μｍ）未満に延びている。好ましくは、周辺
領域２３０は、接続領域２２０の全く外部にこれを配置
する。たとえば下方ボンドパッド２０８が差し渡し１０
０μｍであれば、周辺領域２３０は下方ボンドパッド２
０８の周辺のまわりに約１０μｍだけのバンドを形成す
ることができる。
【００２６】図２に示すように、通路２１２は、周辺領
域２３０内において下方ボンドパッドの周辺のまわりに
延びる導電材料を満たした一部分２１６による通路の単
一な列（「ストリング」）としてこれを示してある。円
筒状（断面円形）として示してあるが、これらの通路は
正方形など（この場合には正方形状の柱状部材となる）
適当な断面を有することもできる。満たした通路２１６
は好ましくは１．０〜１．５μｍのオーダーであり、好
ましくは互いに約２．０〜３．０μｍの間隔をあけてあ
る。
【００２７】とくに図１に示すように、ボンドパッドの
周辺に、単一の大きなプラグ（図６の開口部１１２）よ
りも複数個の小さな開口部２１２を用いることにより、
上方ボンドパッドと下方ボンドパッドとの間の間隔は、
実質的に完全に（すなわち、９０％以上）ＩＬＤ酸化物
層２１０により満たされる。
【００２８】従来技術におけると同様に、複数個の複合
ボンドパッド２００をダイ上の表面に配置することによ
り、ダイへの複数個の入出力（Ｉ／Ｏ）接続を行う。
【００２９】上述のような「金属−ＩＬＤ−金属」とい
う構造を、所定回数だけ繰り返すことにより、多層のメ
タライゼーション構造を形成することが可能である。か
くして、本発明の複合ボンドパッドは金属のいくつかの
レベル相互間の接続に用いることができる。
【００３０】従来技術におけると同様に、開口部２２０
による接続領域は最終的には、ボンドワイヤーなどを用
いて、あるいは金製のバンプ／ボールの機構により、外
部機器に接続する。こうした各種の工程は一般的には、
ボンドパッドにとくに接続領域に、機械的あるいは熱的
なエネルギーの少なくともいずれか一方を直接負荷す
る。本発明による複合ボンドパッドの「金属−ＩＬＤ−
金属」（すなわち、上方ボンドパッド２１４−誘電体層
２１０−下方ボンドパッド２０８）構造は、従来の、と
くにバリヤー金属（バリヤー金属によるパターン化した
金属層１０６、あるいはバリヤー金属によるパターン化
した金属層２０６）を採用したときの「金属−金属−金
属」（すなわち、上方ボンドパッド１１４、上方ボンド
パッド１１４の一部分１１６、下方ボンドパッド１０
８）の複合ボンドパッド構造よりもボンドパッド持ち上
がる傾向が実質的により少ない。本発明の複合ボンドパ
ッド構造は、組立て（パッケージング）生産性およびデ
バイスの信頼性においてともに、改良した望ましい構造
を提供することとなる。
【００３１】図３は、本発明の第二の実施例を示す。導
電材料により満たされた通路によるふたつの列（ストリ
ング）を周辺領域３３０（周辺領域２３０と同様）のま
わりのすべてに配置する。周辺領域の内方端部は、接続
領域３２０（開口部２２０と同様）よりも内方には延び
ていない。この例では、通路は断面正方形状であり、ひ
とつの列３１０における通路は、隣接する列３１２によ
る通路からオフセットされている（ずらされている）。
【００３２】図４は、本発明の第三の実施例を示す。リ
ング状のスリット（ＩＬＤを通したスリット、図示せ
ず）を、導電材料３１６により満たすことにより、周辺
領域３３０のまわりに連続状のリングを形成してある。
【００３３】図５は、本発明の第四の実施例を示す。ふ
たつの細長いスリット（ＩＬＤを通したスリット、図示
せず）を、周辺領域３３０の反対側の端部において導電
材料３１７、３１７’により満たしてある。
【００３４】
【発明の効果】以上のように本発明によれば、上方ボン
ドパッドと、下方ボンドパッドと、これらの間の絶縁材
料とを設けることによってボンドパッドの持上がりの問
題を軽減することができる。
【図面の簡単な説明】
【図１】本発明によるボンドパッド２００の第一の実施
例の断面図である。
【図２】同、図１のボンドパッド２００の平面図であ
る。
【図３】本発明によるボンドパッドの第二の実施例の平
面図である。
【図４】本発明によるボンドパッドの第三の実施例の平
面図である。
【図５】本発明によるボンドパッドの第四の実施例の平
面図である。
【図６】従来の複合ボンドパッド１００の構造を示す断
面図である。
【図７】同、図６の複合ボンドパッド１００の構造を示
す平面図である。
【符号の説明】
１００ 複合ボンドパッド １０２ 部分的に製造した段階の半導体ダイ １０３ 上方表面 １０４ 絶縁酸化物層 １０６ バリヤー金属によるパターン化した金属層 １０８ パターン化した導電層（下方ボンドパッド） １１０ 誘電体層（ＩＬＤ層） １１２ 開口部 １１４ 導電層（上方ボンドパッド） １１５ 点線 １１６ 導電層１１４の一部分 １１８ パッシベーション層 １２０ 開口部 ２００ 複合ボンドパッド ２０２ 部分的に製造した段階の半導体ダイ ２０３ 上方表面 ２０４ 絶縁酸化物層 ２０６ バリヤー金属によるパターン化した金属層 ２０８ パターン化した導電層（下方ボンドパッド） ２１０ 誘電体層（ＩＬＤ層） ２１２ 開口部 ２１４ パターン化した導電層（上方ボンドパッド） ２１６ パターン化した導電層２１４の一部分 ２１８ パッシベーション層 ２２０ 開口部 ２３０ 周辺領域 ３１０ 列 ３１２ 隣接する列 ３１６ 導電材料 ３１７、３１７’ 導電材料 ３２０ 接続領域 ３３０ 周辺領域

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】 上方表面を有する下方ボンドパッドと、 下方表面を有する上方ボンドパッドと、 これら下方ボンドパッドおよび上方ボンドパッドの間に
    配置した絶縁部材と、 この絶縁部材を貫通して形成するとともに、前記上方ボ
    ンドパッドから下方ボンドパッドまで延び、この下方ボ
    ンドパッドの周辺領域のみに並ぶ少なくともひとつの開
    口部と、 この少なくともひとつの開口部を満たすとともに、前記
    上方ボンドパッドを前記下方ボンドパッドに電気的に接
    続する導電材料と、 を有することを特徴とする半導体用ボンドパッド。
  2. 【請求項２】 前記少なくともひとつの開口部は、これ
    を複数個の通路としたことを特徴とする請求項１記載の
    半導体用ボンドパッド。
  3. 【請求項３】 前記それぞれの通路は、その断面の大き
    さが約１ミクロン（μｍ）であることを特徴とする請求
    項２記載の半導体用ボンドパッド。
  4. 【請求項４】 前記複数個の通路は、前記周辺領域のま
    わりの少なくともひとつの「列」（ｓｔｒｉｎｇ）内を
    延びることを特徴とする請求項２記載の半導体用ボンド
    パッド。
  5. 【請求項５】 前記複数個の通路は、前記周辺領域のま
    わりのふたつ以上の「列」内を延びることを特徴とする
    請求項４記載の半導体用ボンドパッド。
  6. 【請求項６】 前記通路のふたつ以上の列は、そのひと
    つの列の通路が、他の隣接する列の通路からずれる（ｏ
    ｆｆｓｅｔ）ようにこれを配置したことを特徴とする請
    求項５記載の半導体用ボンドパッド。
  7. 【請求項７】 前記少なくともひとつの開口部は、これ
    を前記周辺領域のまわりに延びるリング状の開口部とし
    たことを特徴とする請求項２記載の半導体用ボンドパッ
    ド。
  8. 【請求項８】 前記少なくともひとつの開口部は、これ
    をふたつ以上の細長いスリット状の開口部としたことを
    特徴とする請求項２記載の半導体用ボンドパッド。
  9. 【請求項９】 ふたつの細長いスリット状の開口部を形
    成し、 このふたつの細長いスリット状の開口部の一方は、他の
    一方に対してこれを前記下方ボンドパッドの反対側の端
    部に配置したことを特徴とする請求項８記載の半導体用
    ボンドパッド。
  10. 【請求項１０】 前記下方ボンドパッドの下層にバリヤ
    ー金属層をさらに形成したことを特徴とする請求項７記
    載の半導体用ボンドパッド。
  11. 【請求項１１】 前記バリヤー金属層は、チタニウム、
    窒化チタニウム、およびタングステンチタニウムの中か
    らこれを選択することを特徴とする請求項１０記載の半
    導体用ボンドパッド。
  12. 【請求項１２】 前記少なくともひとつの開口部の全面
    積は、これを前記下方ボンドパッドの前記上方表面の面
    積の１０％より少なくしたことを特徴とする請求項１記
    載の半導体用ボンドパッド。
  13. 【請求項１３】 導電ワイヤーにより接続した、前記請
    求項２による複数個の複合ボンドパッドからなる集積回
    路用のメタライゼーション構造。
  14. 【請求項１４】 三層の金属層を有するとともに、それ
    ぞれの層をひとつ以上の前記複合ボンドパッドにより電
    気的に隣の層に接続したことを特徴とする請求項１３記
    載の集積回路用のメタライゼーション構造。
  15. 【請求項１５】 前記導電材料および前記上方ボンドパ
    ッドを同時にデポジションさせる工程から形成したこと
    を特徴とする請求項２記載の半導体用ボンドパッド。
  16. 【請求項１６】 前記開口部内の前記導電材料について
    選択的にデポジションを行う工程から形成したことを特
    徴とする請求項２記載の半導体用ボンドパッド。
  17. 【請求項１７】 前記導電材料は、これをタングステン
    としたことを特徴とする請求項１６記載の半導体用ボン
    ドパッド。
  18. 【請求項１８】 上方表面を有する下方ボンドパッドを
    形成し、 この下方ボンドパッドの該上方表面の上層に絶縁部材層
    を形成し、 この絶縁部材層を貫通して形成するとともに、前記下方
    ボンドパッドの上方表面まで延び、前記下方ボンドパッ
    ドの周辺領域の上層に位置する少なくともひとつの開口
    部を形成し、 この開口部を導電材料により満たし、 前記絶縁材料層の上層に上方ボンドパッドを形成し、こ
    の上方ボンドパッドを前記導電材料および前記下方ボン
    ドパッドに電気的に接続することを特徴とする複合ボン
    ドパッドの形成方法。
  19. 【請求項１９】 前記上方ボンドパッドおよび前記導電
    材料について、単一のステップによりデポジションを行
    うことを特徴とする請求項１８記載の複合ボンドパッド
    の形成方法。
  20. 【請求項２０】 前記導電材料について、前記開口部内
    で選択的にデポジションを行うことを特徴とする請求項
    １８記載の複合ボンドパッドの形成方法。
JP5254999A 1992-09-18 1993-09-17 半導体用ボンドパッド Withdrawn JPH06204283A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/947,854 1992-09-18
US07/947,854 US5248903A (en) 1992-09-18 1992-09-18 Composite bond pads for semiconductor devices

Publications (1)

Publication Number Publication Date
JPH06204283A true JPH06204283A (ja) 1994-07-22

Family

ID=25486889

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5254999A Withdrawn JPH06204283A (ja) 1992-09-18 1993-09-17 半導体用ボンドパッド

Country Status (2)

Country Link
US (2) US5248903A (ja)
JP (1) JPH06204283A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002231753A (ja) * 2001-01-26 2002-08-16 Samsung Electronics Co Ltd 半導体素子のボンディングパッド及びその製造方法
KR100367737B1 (ko) * 2000-02-18 2003-01-10 주식회사 하이닉스반도체 반도체 장치의 패드 형성방법
US6650002B1 (en) 1997-04-24 2003-11-18 Sharp Kabushiki Kaishi Semiconductor device having active element connected to an electrode metal pad via a barrier metal layer and interlayer insulating film
JP2007157857A (ja) * 2005-12-02 2007-06-21 Matsushita Electric Ind Co Ltd 半導体装置
JP2007194663A (ja) * 1998-12-28 2007-08-02 Samsung Electronics Co Ltd 半導体素子のボンディングパッド構造
US7391114B2 (en) 2004-02-05 2008-06-24 Matsushita Electric Industrial Co., Ltd. Electrode pad section for external connection
KR100849640B1 (ko) * 2005-09-16 2008-08-01 가부시키가이샤 리코 반도체 장치
US8164195B2 (en) 2008-10-10 2012-04-24 Hynix Semiconductor, Inc. Pad structure of semiconductor integrated circuit apparatus
JP2016111060A (ja) * 2014-12-02 2016-06-20 ローム株式会社 半導体装置および半導体装置の製造方法

Families Citing this family (85)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5404047A (en) * 1992-07-17 1995-04-04 Lsi Logic Corporation Semiconductor die having a high density array of composite bond pads
US5309025A (en) * 1992-07-27 1994-05-03 Sgs-Thomson Microelectronics, Inc. Semiconductor bond pad structure and method
EP0646959B1 (en) * 1993-09-30 2001-08-16 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno Metallization and bonding process for manufacturing power semiconductor devices
US5508228A (en) * 1994-02-14 1996-04-16 Microelectronics And Computer Technology Corporation Compliant electrically connective bumps for an adhesive flip chip integrated circuit device and methods for forming same
KR100261935B1 (ko) 1994-04-18 2000-07-15 더블유. 브리얀 퍼네이 전자다이 자동배치 방법 및 장치
US5393697A (en) * 1994-05-06 1995-02-28 Industrial Technology Research Institute Composite bump structure and methods of fabrication
JP3432284B2 (ja) * 1994-07-04 2003-08-04 三菱電機株式会社 半導体装置
US6465743B1 (en) * 1994-12-05 2002-10-15 Motorola, Inc. Multi-strand substrate for ball-grid array assemblies and method
JPH08213422A (ja) * 1995-02-07 1996-08-20 Mitsubishi Electric Corp 半導体装置およびそのボンディングパッド構造
JPH08293523A (ja) * 1995-02-21 1996-11-05 Seiko Epson Corp 半導体装置およびその製造方法
US5686762A (en) * 1995-12-21 1997-11-11 Micron Technology, Inc. Semiconductor device with improved bond pads
US6072236A (en) 1996-03-07 2000-06-06 Micron Technology, Inc. Micromachined chip scale package
US5682065A (en) * 1996-03-12 1997-10-28 Micron Technology, Inc. Hermetic chip and method of manufacture
US5723906A (en) * 1996-06-07 1998-03-03 Hewlett-Packard Company High-density wirebond chip interconnect for multi-chip modules
US5700735A (en) * 1996-08-22 1997-12-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming bond pad structure for the via plug process
US5776798A (en) * 1996-09-04 1998-07-07 Motorola, Inc. Semiconductor package and method thereof
US6097098A (en) * 1997-02-14 2000-08-01 Micron Technology, Inc. Die interconnections using intermediate connection elements secured to the die face
KR100230428B1 (ko) * 1997-06-24 1999-11-15 윤종용 다층 도전성 패드를 구비하는 반도체장치 및 그 제조방법
TW331662B (en) * 1997-09-15 1998-05-11 Winbond Electronics Corp Anti-peeling IC bonding pad structure
TW332336B (en) * 1997-09-15 1998-05-21 Winbond Electruction Company Anti-peeling bonding pad structure
JPH11121458A (ja) 1997-10-21 1999-04-30 Nec Kyushu Ltd 半導体装置
KR100267105B1 (ko) * 1997-12-09 2000-11-01 윤종용 다층패드를구비한반도체소자및그제조방법
US6140665A (en) * 1997-12-22 2000-10-31 Micron Technology, Inc. Integrated circuit probe pad metal level
JP4651815B2 (ja) * 1998-01-23 2011-03-16 ローム株式会社 ダマシン配線および半導体装置
TW411602B (en) * 1998-02-07 2000-11-11 Winbond Electronics Corp Semiconductor manufacturing process and its structure which can prevent bonding pad fall-off due to the plug process
US5986343A (en) * 1998-05-04 1999-11-16 Lucent Technologies Inc. Bond pad design for integrated circuits
US6163074A (en) * 1998-06-24 2000-12-19 Samsung Electronics Co., Ltd. Integrated circuit bonding pads including intermediate closed conductive layers having spaced apart insulating islands therein
US6552438B2 (en) * 1998-06-24 2003-04-22 Samsung Electronics Co. Integrated circuit bonding pads including conductive layers with arrays of unaligned spaced apart insulating islands therein and methods of forming same
JP3898350B2 (ja) * 1998-08-06 2007-03-28 富士通株式会社 半導体装置
KR100505614B1 (ko) * 1998-08-17 2005-09-26 삼성전자주식회사 다층 패드 구조를 갖는 반도체 장치 및 그 제조방법
JP2974022B1 (ja) * 1998-10-01 1999-11-08 ヤマハ株式会社 半導体装置のボンディングパッド構造
US6187680B1 (en) 1998-10-07 2001-02-13 International Business Machines Corporation Method/structure for creating aluminum wirebound pad on copper BEOL
US6084312A (en) * 1998-10-30 2000-07-04 Samsung Electronics Co., Ltd. Semiconductor devices having double pad structure
US6020647A (en) * 1998-12-18 2000-02-01 Vlsi Technology, Inc. Composite metallization structures for improved post bonding reliability
US6191481B1 (en) 1998-12-18 2001-02-20 Philips Electronics North America Corp. Electromigration impeding composite metallization lines and methods for making the same
US6329670B1 (en) 1999-04-06 2001-12-11 Micron Technology, Inc. Conductive material for integrated circuit fabrication
US6028367A (en) * 1999-05-07 2000-02-22 Taiwan Semiconductor Manufacturing Company, Ltd. Bonds pads equipped with heat dissipating rings and method for forming
US6387734B1 (en) * 1999-06-11 2002-05-14 Fujikura Ltd. Semiconductor package, semiconductor device, electronic device and production method for semiconductor package
US6635939B2 (en) 1999-08-24 2003-10-21 Micron Technology, Inc. Boron incorporated diffusion barrier material
US6803302B2 (en) 1999-11-22 2004-10-12 Freescale Semiconductor, Inc. Method for forming a semiconductor device having a mechanically robust pad interface
EP1154477A1 (de) * 2000-05-11 2001-11-14 Infineon Technologies AG Kontaktanschluss eines Halbleiterbauelements
JP3434793B2 (ja) * 2000-09-29 2003-08-11 Ｎｅｃエレクトロニクス株式会社 半導体装置とその製造方法
US6426555B1 (en) 2000-11-16 2002-07-30 Industrial Technology Research Institute Bonding pad and method for manufacturing it
US6727593B2 (en) * 2001-03-01 2004-04-27 Kabushiki Kaisha Toshiba Semiconductor device with improved bonding
KR100400047B1 (ko) * 2001-11-19 2003-09-29 삼성전자주식회사 반도체 소자의 본딩패드 구조 및 그 형성방법
US6566758B1 (en) * 2001-11-27 2003-05-20 Sun Microsystems, Inc. Current crowding reduction technique for flip chip package technology
DE10159797A1 (de) * 2001-12-05 2003-03-13 Infineon Technologies Ag Verfahren zur Ausbildung einer Kontaktfläche auf einem Halbleiter-Chip sowie Halbleiter-Chip
US6897563B2 (en) * 2001-12-28 2005-05-24 Sun Microsystems, Inc. Current crowding reduction technique using selective current injection
US6650010B2 (en) * 2002-02-15 2003-11-18 International Business Machines Corporation Unique feature design enabling structural integrity for advanced low K semiconductor chips
KR100448344B1 (ko) * 2002-10-22 2004-09-13 삼성전자주식회사 웨이퍼 레벨 칩 스케일 패키지 제조 방법
TWI220565B (en) * 2003-02-26 2004-08-21 Realtek Semiconductor Corp Structure of IC bond pad and its formation method
US6864578B2 (en) * 2003-04-03 2005-03-08 International Business Machines Corporation Internally reinforced bond pads
DE10337569B4 (de) * 2003-08-14 2008-12-11 Infineon Technologies Ag Integrierte Anschlussanordnung und Herstellungsverfahren
US6960836B2 (en) * 2003-09-30 2005-11-01 Agere Systems, Inc. Reinforced bond pad
US7057296B2 (en) * 2003-10-29 2006-06-06 Taiwan Semiconductor Manufacturing Co., Ltd. Bonding pad structure
JP4850392B2 (ja) * 2004-02-17 2012-01-11 三洋電機株式会社 半導体装置の製造方法
US7632749B1 (en) * 2004-04-13 2009-12-15 Spansion Llc Semiconductor device having a pad metal layer and a lower metal layer that are electrically coupled, whereas apertures are formed in the lower metal layer below a center area of the pad metal layer
US7242102B2 (en) * 2004-07-08 2007-07-10 Spansion Llc Bond pad structure for copper metallization having increased reliability and method for fabricating same
JP4443379B2 (ja) * 2004-10-26 2010-03-31 三洋電機株式会社 半導体装置の製造方法
TWI303864B (en) * 2004-10-26 2008-12-01 Sanyo Electric Co Semiconductor device and method for making the same
JP4873517B2 (ja) * 2004-10-28 2012-02-08 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
US20060113667A1 (en) * 2004-11-30 2006-06-01 Chok Chia Bond pad structure for gold wire bonding to copper low K dielectric silicon devices
JP4517843B2 (ja) * 2004-12-10 2010-08-04 エルピーダメモリ株式会社 半導体装置
US7394159B2 (en) * 2005-02-23 2008-07-01 Intel Corporation Delamination reduction between vias and conductive pads
US7485967B2 (en) * 2005-03-10 2009-02-03 Sanyo Electric Co., Ltd. Semiconductor device with via hole for electric connection
US8319343B2 (en) * 2005-09-21 2012-11-27 Agere Systems Llc Routing under bond pad for the replacement of an interconnect layer
US7952206B2 (en) * 2005-09-27 2011-05-31 Agere Systems Inc. Solder bump structure for flip chip semiconductor devices and method of manufacture therefore
US8552560B2 (en) * 2005-11-18 2013-10-08 Lsi Corporation Alternate pad structures/passivation inegration schemes to reduce or eliminate IMC cracking in post wire bonded dies during Cu/Low-K BEOL processing
US20070212867A1 (en) * 2006-03-07 2007-09-13 Taiwan Semiconductor Manufacturing Co., Ltd. Method and structure for improving bonding reliability in bond pads
TWI367551B (en) * 2006-07-07 2012-07-01 Via Tech Inc Bonding pad structure and bonding pad structure for electronic device and integrated circuit
JP5208936B2 (ja) * 2006-08-01 2013-06-12 フリースケール セミコンダクター インコーポレイテッド チップ製造および設計における改良のための方法および装置
US7888257B2 (en) * 2007-10-10 2011-02-15 Agere Systems Inc. Integrated circuit package including wire bonds
KR101360815B1 (ko) * 2007-10-31 2014-02-11 에이저 시스템즈 엘엘시 반도체 디바이스를 위한 본드 패드 지지 구조체
US9859235B2 (en) * 2009-01-26 2018-01-02 Taiwan Semiconductor Manufacturing Company, Ltd. Underbump metallization structure
US20100301467A1 (en) * 2009-05-26 2010-12-02 Albert Wu Wirebond structures
FR2948815B1 (fr) * 2009-07-31 2012-02-03 E2V Semiconductors Structure de plots de connexion pour composant electronique
CN102013403B (zh) * 2009-09-04 2013-01-30 中芯国际集成电路制造(上海)有限公司 晶圆级芯片尺寸封装结构及其制造方法
US8884432B2 (en) 2011-06-08 2014-11-11 Tessera, Inc. Substrate and assembly thereof with dielectric removal for increased post height
US8508043B2 (en) 2011-11-16 2013-08-13 International Business Machines Corporation Metal pad structure for thickness enhancement of polymer used in electrical interconnection of semiconductor die to semiconductor chip package substrate with solder bump
JP6027452B2 (ja) * 2013-02-01 2016-11-16 エスアイアイ・セミコンダクタ株式会社 半導体装置
JP6164103B2 (ja) * 2014-01-27 2017-07-19 富士通株式会社 半導体モジュール
CN105097741A (zh) * 2014-05-05 2015-11-25 中芯国际集成电路制造(上海)有限公司 焊盘结构及其制作方法
US9859234B2 (en) 2015-08-06 2018-01-02 Invensas Corporation Methods and structures to repair device warpage
CN112015299B (zh) * 2020-08-27 2023-11-28 合肥鑫晟光电科技有限公司 触控基板和触控装置
JP2022079335A (ja) * 2020-11-16 2022-05-26 株式会社村田製作所 受動部品

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2428373C2 (de) * 1974-06-12 1982-05-27 Siemens AG, 1000 Berlin und 8000 München Verfahren zum Herstellen von weichlötbaren Anschlußkontakten auf einer Halbleiteranordnung
JPS59213145A (ja) * 1983-05-18 1984-12-03 Toshiba Corp 半導体装置及びその製造方法
US4843453A (en) * 1985-05-10 1989-06-27 Texas Instruments Incorporated Metal contacts and interconnections for VLSI devices
US4965218A (en) * 1985-10-21 1990-10-23 Itt Corporation Self-aligned gate realignment employing planarizing overetch
US4742023A (en) * 1986-08-28 1988-05-03 Fujitsu Limited Method for producing a semiconductor device
US4924294A (en) * 1989-03-01 1990-05-08 The Boeing Company Structure and method for selectively producing a conductive region on a substrate
US5169802A (en) * 1991-06-17 1992-12-08 Hewlett-Packard Company Internal bridging contact
US5166096A (en) * 1991-10-29 1992-11-24 International Business Machines Corporation Process for fabricating self-aligned contact studs for semiconductor structures

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6650002B1 (en) 1997-04-24 2003-11-18 Sharp Kabushiki Kaishi Semiconductor device having active element connected to an electrode metal pad via a barrier metal layer and interlayer insulating film
JP2007194663A (ja) * 1998-12-28 2007-08-02 Samsung Electronics Co Ltd 半導体素子のボンディングパッド構造
KR100367737B1 (ko) * 2000-02-18 2003-01-10 주식회사 하이닉스반도체 반도체 장치의 패드 형성방법
JP2002231753A (ja) * 2001-01-26 2002-08-16 Samsung Electronics Co Ltd 半導体素子のボンディングパッド及びその製造方法
US7391114B2 (en) 2004-02-05 2008-06-24 Matsushita Electric Industrial Co., Ltd. Electrode pad section for external connection
KR100849640B1 (ko) * 2005-09-16 2008-08-01 가부시키가이샤 리코 반도체 장치
JP2007157857A (ja) * 2005-12-02 2007-06-21 Matsushita Electric Ind Co Ltd 半導体装置
JP4646789B2 (ja) * 2005-12-02 2011-03-09 パナソニック株式会社 半導体装置
US8164195B2 (en) 2008-10-10 2012-04-24 Hynix Semiconductor, Inc. Pad structure of semiconductor integrated circuit apparatus
JP2016111060A (ja) * 2014-12-02 2016-06-20 ローム株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
US5284797A (en) 1994-02-08
US5248903A (en) 1993-09-28

Similar Documents

Publication Publication Date Title
JPH06204283A (ja) 半導体用ボンドパッド
US7462942B2 (en) Die pillar structures and a method of their formation
US6560862B1 (en) Modified pad for copper/low-k
US4948754A (en) Method for making a semiconductor device
US7521812B2 (en) Method of wire bonding over active area of a semiconductor circuit
US4723197A (en) Bonding pad interconnection structure
US6118180A (en) Semiconductor die metal layout for flip chip packaging
US7323406B2 (en) Elevated bond-pad structure for high-density flip-clip packaging and a method of fabricating the structures
US6847124B2 (en) Semiconductor device and fabrication method thereof
US5707894A (en) Bonding pad structure and method thereof
US9786601B2 (en) Semiconductor device having wires
US6573170B2 (en) Process for multilayer wiring connections and bonding pad adhesion to dielectric in a semiconductor integrated circuit device
US8115315B2 (en) Semiconductor chips having redistributed power/ground lines directly connected to power/ground lines of internal circuits and methods of fabricating the same
US7019400B2 (en) Semiconductor device having multilayer interconnection structure and method for manufacturing the device
US6570243B1 (en) Dummy interconnects for suppressing thermally generated stress cracks
EP3361502B1 (en) Semiconductor package with rigid under bump metallurgy (ubm) stack
JP2004179538A (ja) 半導体装置及びその製造方法
TWI335650B (en) Bonding pad structure and method for forming thereof
US6768199B2 (en) Flip chip type semiconductor device and method of fabricating the same
US10892290B2 (en) Interconnect layer contact and method for improved packaged integrated circuit reliability
CN107689356A (zh) 具有减薄的衬底的封装件
CN102148204A (zh) 凸点焊盘结构的多方向设计
CN110071089A (zh) 用于半导体封装件的凸块结构及其制造方法
US20080237870A1 (en) Semiconductor device
US6459154B2 (en) Bonding pad structure of a semiconductor device and method of fabricating the same

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20001128