JPH06204235A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH06204235A JPH06204235A JP35870292A JP35870292A JPH06204235A JP H06204235 A JPH06204235 A JP H06204235A JP 35870292 A JP35870292 A JP 35870292A JP 35870292 A JP35870292 A JP 35870292A JP H06204235 A JPH06204235 A JP H06204235A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- region
- semiconductor
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 51
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 239000012535 impurity Substances 0.000 claims abstract description 29
- 238000005530 etching Methods 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 239000004020 conductor Substances 0.000 claims description 2
- 230000002708 enhancing effect Effects 0.000 abstract 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 49
- 229920005591 polysilicon Polymers 0.000 description 49
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 28
- 229910052814 silicon oxide Inorganic materials 0.000 description 28
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 9
- 229910052796 boron Inorganic materials 0.000 description 9
- 238000000034 method Methods 0.000 description 8
- 239000000758 substrate Substances 0.000 description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 238000004151 rapid thermal annealing Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/6625—Lateral transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
- H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66606—Lateral single gate silicon transistors with final source and drain contacts formation strictly before final or dummy gate formation, e.g. contact first technology
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 半導体装置を構成する半導体領域の微細化を
図り、かつトランジスタ特性を向上して高速化を可能と
する。 【構成】 例えば、縦型npnバイポーラトランジスタ
を形成する際には、n型の半導体層103上に第1の絶
縁膜104、第1の導電膜105及び第2の絶縁膜10
6を順に積層し、その一部に開口部118を形成する。
また、第1の絶縁膜104をエッチングしてアンダーカ
ット部を形成し、このアンダーカット部に半導体膜11
2を残すようにする。そして、開口部内にp型の不純物
を導入してベース領域109を形成し、かつ開口部内の
側壁部に絶縁膜107を形成し、これを利用してp型ベ
ース領域109にn型の不純物を導入してn型エミッタ
領域111を形成する。その後に、アンダーカット部の
半導体膜112から半導体層103にp型の不純物を拡
散させてp型の外部ベース領域108を形成する。
図り、かつトランジスタ特性を向上して高速化を可能と
する。 【構成】 例えば、縦型npnバイポーラトランジスタ
を形成する際には、n型の半導体層103上に第1の絶
縁膜104、第1の導電膜105及び第2の絶縁膜10
6を順に積層し、その一部に開口部118を形成する。
また、第1の絶縁膜104をエッチングしてアンダーカ
ット部を形成し、このアンダーカット部に半導体膜11
2を残すようにする。そして、開口部内にp型の不純物
を導入してベース領域109を形成し、かつ開口部内の
側壁部に絶縁膜107を形成し、これを利用してp型ベ
ース領域109にn型の不純物を導入してn型エミッタ
領域111を形成する。その後に、アンダーカット部の
半導体膜112から半導体層103にp型の不純物を拡
散させてp型の外部ベース領域108を形成する。
Description
【0001】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に不純物領域の微細化を図り、この不純物領域
で構成されるバイポーラ型トランジスタ及びMISFE
T(絶縁ゲート型電界効果トランジスタ)の製造方法に
関する。
関し、特に不純物領域の微細化を図り、この不純物領域
で構成されるバイポーラ型トランジスタ及びMISFE
T(絶縁ゲート型電界効果トランジスタ)の製造方法に
関する。
【0002】
【従来の技術】従来のこの種のトランジスタの製造方法
の一つとして、特開平2−144922号公報に記載さ
れたものがある。この製造方法はバイポーラトランジス
タの製造方法に関するものであり、その製造工程図を図
6(a)〜(d)に示す。先ず、図6(a)のように、
n- 型エピタキシャル層201の表面を選択的に酸化し
て素子分離用のシリコン酸化膜202を形成するととも
に、このシリコン酸化膜202で画成される素子領域を
熱酸化して、厚さ 400〜 600Å程度のシリコン酸化膜2
03を形成する。この上に、厚さ2500〜3500Åのポリシ
リコン膜204を形成し、p型不純物を導入する。更
に、この上にシリコン酸化膜205を2000〜3000Å形成
する。
の一つとして、特開平2−144922号公報に記載さ
れたものがある。この製造方法はバイポーラトランジス
タの製造方法に関するものであり、その製造工程図を図
6(a)〜(d)に示す。先ず、図6(a)のように、
n- 型エピタキシャル層201の表面を選択的に酸化し
て素子分離用のシリコン酸化膜202を形成するととも
に、このシリコン酸化膜202で画成される素子領域を
熱酸化して、厚さ 400〜 600Å程度のシリコン酸化膜2
03を形成する。この上に、厚さ2500〜3500Åのポリシ
リコン膜204を形成し、p型不純物を導入する。更
に、この上にシリコン酸化膜205を2000〜3000Å形成
する。
【0003】次いで、図6(b)のように、バイポーラ
トランジスタのベース領域及びエミッタ領域形成予定部
分のシリコン酸化膜205及びポリシリコン膜204を
異方性エッチングにより除去し、エミッタ開口部212
をあけシリコン酸化膜203を露出させる。次に、希フ
ッ酸によりシリコン酸化膜203の露出部及びポリシリ
コン膜204の端部の下側をエッチング除去し、幅約10
00Åのアンダーカット部を形成する。そして、アンダー
カット部を埋め込むように膜厚 200〜 300Å程度のポリ
シリコン膜206を形成する。次に、図6(c)のよう
に、熱酸化を行いポリシリコン膜206をアンダーカッ
ト部のみを残してシリコン酸化膜207に変換する。こ
れと同時にポリシリコン膜204中のボロンをポリシリ
コン膜206を通してエピタキシャル層201に拡散
し、外部ベース領域208を形成する。
トランジスタのベース領域及びエミッタ領域形成予定部
分のシリコン酸化膜205及びポリシリコン膜204を
異方性エッチングにより除去し、エミッタ開口部212
をあけシリコン酸化膜203を露出させる。次に、希フ
ッ酸によりシリコン酸化膜203の露出部及びポリシリ
コン膜204の端部の下側をエッチング除去し、幅約10
00Åのアンダーカット部を形成する。そして、アンダー
カット部を埋め込むように膜厚 200〜 300Å程度のポリ
シリコン膜206を形成する。次に、図6(c)のよう
に、熱酸化を行いポリシリコン膜206をアンダーカッ
ト部のみを残してシリコン酸化膜207に変換する。こ
れと同時にポリシリコン膜204中のボロンをポリシリ
コン膜206を通してエピタキシャル層201に拡散
し、外部ベース領域208を形成する。
【0004】次に、図6(d)のように、シリコン酸化
膜207を異方性エッチングし、エミッタ開口部212
の内側壁部にのみ側壁207として残す。そして、p型
不純物をn- 型エピタキシャル層201に導入してp型
化し、ベース領域209を形成する。また、リン又はヒ
素等のn型不純物を含むポリシリコン膜でエミッタ電極
210を形成し、このエミッタ電極210よりn型不純
物をベース領域209中へ拡散してエミッタ領域211
を形成する。
膜207を異方性エッチングし、エミッタ開口部212
の内側壁部にのみ側壁207として残す。そして、p型
不純物をn- 型エピタキシャル層201に導入してp型
化し、ベース領域209を形成する。また、リン又はヒ
素等のn型不純物を含むポリシリコン膜でエミッタ電極
210を形成し、このエミッタ電極210よりn型不純
物をベース領域209中へ拡散してエミッタ領域211
を形成する。
【0005】
【発明が解決しようとする課題】この従来の製造方法で
はポリシリコン膜206の熱酸化時に、ポリシリコン膜
204中のボロンが過度にn- 型エピタキシャル層20
1中に拡散し、外部ベース領域208が大きくなる。こ
れにより外部ベース領域208乃至はバイポーラトラン
ジスタ全体の寸法が大きくなり、その微細化が困難にな
るとともに、ベース・エミッタ間耐圧の低下や、ベース
・コレクタ間寄生容量の増大をもたらし、高速動作を行
うトランジスタを得ることが困難であるという問題があ
る。また、ポリシリコン膜206を熱酸化してシリコン
酸化膜207に変換する際に体積が膨張するため、アン
ダーカット部に応力を生じ、この近傍のn- 型エピタキ
シャル層201に欠陥を生じさせ、この領域に形成され
る外部ベース領域208やベース領域209におけるリ
ーク電流を発生させ、トランジスタ特性の劣化を生じる
という問題もある。本発明の目的は、微細化を図るとと
もに、トランジスタ特性の劣化を防止した半導体装置の
製造方法を提供することにある。
はポリシリコン膜206の熱酸化時に、ポリシリコン膜
204中のボロンが過度にn- 型エピタキシャル層20
1中に拡散し、外部ベース領域208が大きくなる。こ
れにより外部ベース領域208乃至はバイポーラトラン
ジスタ全体の寸法が大きくなり、その微細化が困難にな
るとともに、ベース・エミッタ間耐圧の低下や、ベース
・コレクタ間寄生容量の増大をもたらし、高速動作を行
うトランジスタを得ることが困難であるという問題があ
る。また、ポリシリコン膜206を熱酸化してシリコン
酸化膜207に変換する際に体積が膨張するため、アン
ダーカット部に応力を生じ、この近傍のn- 型エピタキ
シャル層201に欠陥を生じさせ、この領域に形成され
る外部ベース領域208やベース領域209におけるリ
ーク電流を発生させ、トランジスタ特性の劣化を生じる
という問題もある。本発明の目的は、微細化を図るとと
もに、トランジスタ特性の劣化を防止した半導体装置の
製造方法を提供することにある。
【0006】
【課題を解決するための手段】本発明は、先ず、第1導
電型の半導体層上に第1の絶縁膜、第1の導電膜及び第
2の絶縁膜を順に積層する工程と、素子形成予定領域の
第2の絶縁膜及び第1の導電膜に開口部を形成して第1
の絶縁膜を露出させる工程と、第1の絶縁膜をエッチン
グし、開口部内及びこの開口部周囲の第1の導電膜の下
部を除去してアンダーカット部を形成する工程と、アン
ダーカット部を埋設する半導体膜を全面に形成する工程
と、この半導体膜をアンダーカット部に埋設された部分
を残してエッチング除去する工程とを前段階の工程とし
て含んでいる。そして、縦型バイポーラトランジスタを
形成する際には、前記前段階工程の後に、開口部内に露
呈された半導体層の表面に第2導電型の不純物を導入し
てベース領域を形成する工程と、開口部内の側壁部に絶
縁膜を形成する工程と、この絶縁膜で囲われた領域のベ
ース領域に第1導電型の不純物を導入してエミッタ領域
を形成する工程と、アンダーカット部の半導体膜から半
導体層に第2導電型の不純物を拡散させて外部ベース領
域を形成する工程とを含んでいる。また、MISFET
を形成する際には、前記前段階工程の後に、開口部内の
側壁部に絶縁膜を形成する工程と、この絶縁膜で囲まれ
た領域内で露呈された半導体層の表面に絶縁膜を形成す
る工程と、この絶縁膜上に導体膜を形成する工程と、ア
ンダーカット部の半導体膜から半導体層に第2導電型の
不純物を拡散させてソース・ドレイン領域を形成する工
程とを含んでいる。更に、横型バイポーラトランジスタ
を形成する際には、前記前段階工程の後に、開口部内の
側壁部に絶縁膜を形成する工程と、この絶縁膜で囲われ
た領域の第1の半導体領域に第1導電型の不純物を導入
してベース領域を形成する工程と、アンダーカット部の
半導体膜から半導体層に第2導電型の不純物を拡散させ
てエミッタ領域及びコレクタ領域を形成する工程とを含
んでいる。
電型の半導体層上に第1の絶縁膜、第1の導電膜及び第
2の絶縁膜を順に積層する工程と、素子形成予定領域の
第2の絶縁膜及び第1の導電膜に開口部を形成して第1
の絶縁膜を露出させる工程と、第1の絶縁膜をエッチン
グし、開口部内及びこの開口部周囲の第1の導電膜の下
部を除去してアンダーカット部を形成する工程と、アン
ダーカット部を埋設する半導体膜を全面に形成する工程
と、この半導体膜をアンダーカット部に埋設された部分
を残してエッチング除去する工程とを前段階の工程とし
て含んでいる。そして、縦型バイポーラトランジスタを
形成する際には、前記前段階工程の後に、開口部内に露
呈された半導体層の表面に第2導電型の不純物を導入し
てベース領域を形成する工程と、開口部内の側壁部に絶
縁膜を形成する工程と、この絶縁膜で囲われた領域のベ
ース領域に第1導電型の不純物を導入してエミッタ領域
を形成する工程と、アンダーカット部の半導体膜から半
導体層に第2導電型の不純物を拡散させて外部ベース領
域を形成する工程とを含んでいる。また、MISFET
を形成する際には、前記前段階工程の後に、開口部内の
側壁部に絶縁膜を形成する工程と、この絶縁膜で囲まれ
た領域内で露呈された半導体層の表面に絶縁膜を形成す
る工程と、この絶縁膜上に導体膜を形成する工程と、ア
ンダーカット部の半導体膜から半導体層に第2導電型の
不純物を拡散させてソース・ドレイン領域を形成する工
程とを含んでいる。更に、横型バイポーラトランジスタ
を形成する際には、前記前段階工程の後に、開口部内の
側壁部に絶縁膜を形成する工程と、この絶縁膜で囲われ
た領域の第1の半導体領域に第1導電型の不純物を導入
してベース領域を形成する工程と、アンダーカット部の
半導体膜から半導体層に第2導電型の不純物を拡散させ
てエミッタ領域及びコレクタ領域を形成する工程とを含
んでいる。
【0007】
【実施例】次に、本発明について図面を参照して説明す
る。図1は本発明の第1実施例を示す図であり、本発明
方法により形成された縦型npnバイポーラトランジス
タを示している。同図(a)は平面図、同図(b)はそ
のA−A線断面図である。また、図2(a)〜(f)は
その製造方法を工程順に示す断面図である。以下、第1
実施例を製造工程順に説明する。図2(a)において、
p型シリコン基板101上の所要領域にn型不純物を選
択的に拡散してn+ 型埋込領域102を形成し、更に、
この上に厚さ 0.6μm,比抵抗1Ωcmのn- 型エピタ
キシャル層103を形成する。次に、このエピタキシャ
ル層103の表面には、トランジスタを形成しない部分
に素子分離用として厚さ 0.1〜 1.5μm程度のシリコン
酸化膜113を選択的に形成する。次に、厚さ20〜 100
nm程度、好ましくは40〜60nmの厚さのシリコン酸化
膜104を前記シリコン酸化膜113で囲まれた領域の
エピタキシャル層103の表面に形成する。そして、全
面に厚さ 0.1〜0.4μm程度のp型ポリシリコン膜10
5と、厚さ0.15〜 0.4μm程度の窒化シリコン等の絶縁
膜106を順次形成する。
る。図1は本発明の第1実施例を示す図であり、本発明
方法により形成された縦型npnバイポーラトランジス
タを示している。同図(a)は平面図、同図(b)はそ
のA−A線断面図である。また、図2(a)〜(f)は
その製造方法を工程順に示す断面図である。以下、第1
実施例を製造工程順に説明する。図2(a)において、
p型シリコン基板101上の所要領域にn型不純物を選
択的に拡散してn+ 型埋込領域102を形成し、更に、
この上に厚さ 0.6μm,比抵抗1Ωcmのn- 型エピタ
キシャル層103を形成する。次に、このエピタキシャ
ル層103の表面には、トランジスタを形成しない部分
に素子分離用として厚さ 0.1〜 1.5μm程度のシリコン
酸化膜113を選択的に形成する。次に、厚さ20〜 100
nm程度、好ましくは40〜60nmの厚さのシリコン酸化
膜104を前記シリコン酸化膜113で囲まれた領域の
エピタキシャル層103の表面に形成する。そして、全
面に厚さ 0.1〜0.4μm程度のp型ポリシリコン膜10
5と、厚さ0.15〜 0.4μm程度の窒化シリコン等の絶縁
膜106を順次形成する。
【0008】次に、図2(b)のように、フォトリソグ
ラフィ技術を用いてトランジスタ形成領域の絶縁膜10
6及びp型ポリシリコン膜105を異方性エッチング
し、ここにシリコン酸化膜104の露出した開口部11
8を形成する。更に、図2(c)のように、希フッ酸に
よりシリコン酸化膜104の露出部及び開口118の周
囲 0.1μm程度までエッチングし、ここにシリコン酸化
膜104の端部が、直上のp型ポリシリコン膜105よ
りも後退された状態のアンダーカットを形成する。その
上で、図2(d)のように、シリコン酸化膜104の2
分の1以上の厚さのポリシリコン膜112をアンダーカ
ット部を埋設するように全面に形成する。
ラフィ技術を用いてトランジスタ形成領域の絶縁膜10
6及びp型ポリシリコン膜105を異方性エッチング
し、ここにシリコン酸化膜104の露出した開口部11
8を形成する。更に、図2(c)のように、希フッ酸に
よりシリコン酸化膜104の露出部及び開口118の周
囲 0.1μm程度までエッチングし、ここにシリコン酸化
膜104の端部が、直上のp型ポリシリコン膜105よ
りも後退された状態のアンダーカットを形成する。その
上で、図2(d)のように、シリコン酸化膜104の2
分の1以上の厚さのポリシリコン膜112をアンダーカ
ット部を埋設するように全面に形成する。
【0009】次に、図2(e)のように、下地のn- 型
エピタキシャル層103に損傷を与えぬような例えばC
F4 の低エネルギーラジカルエッチングによりアンダー
カット部にのみポリシリコン膜112が残されるように
エッチング処理を行う。次に、図2(f)のように、開
口部118にボロンを例えばエネルギー 10KeV,ド
ーズ量2×1013cm-2でイオン注入してn- 型エピタ
キシャル層103にベース領域109を形成する。或い
は、このベース領域109形成は、ボロン含有量5mol
%厚さ 0.1μmのBSG膜を形成後に、RTA(ラピッ
ドサーマルアニール)法を用いて1000℃,20秒の条件
により行ってもよい。その後、全面に絶縁膜107を形
成し、かつこの絶縁膜107を異方性エッチングし、開
口部118の内側面に側壁107を残す。
エピタキシャル層103に損傷を与えぬような例えばC
F4 の低エネルギーラジカルエッチングによりアンダー
カット部にのみポリシリコン膜112が残されるように
エッチング処理を行う。次に、図2(f)のように、開
口部118にボロンを例えばエネルギー 10KeV,ド
ーズ量2×1013cm-2でイオン注入してn- 型エピタ
キシャル層103にベース領域109を形成する。或い
は、このベース領域109形成は、ボロン含有量5mol
%厚さ 0.1μmのBSG膜を形成後に、RTA(ラピッ
ドサーマルアニール)法を用いて1000℃,20秒の条件
により行ってもよい。その後、全面に絶縁膜107を形
成し、かつこの絶縁膜107を異方性エッチングし、開
口部118の内側面に側壁107を残す。
【0010】しかる後に、図1に示したように、全面に
n型ポリシリコン膜110を形成し、かつ少なくとも開
口118内に残されるようにこれをパターニングし、10
00℃〜1050℃程度のRTA処理により前記ベース領域1
09内にn型のエミッタ領域111を形成する。また、
これと同時にp型ポリシリコン膜105中のボロンをポ
リシリコン112を通じてn- エピタキシャル層103
に拡散させ、前記ベース領域109につながる外部ベー
ス領域108を形成する。これにより縦型npnバイポ
ーラトランジスタを得る。
n型ポリシリコン膜110を形成し、かつ少なくとも開
口118内に残されるようにこれをパターニングし、10
00℃〜1050℃程度のRTA処理により前記ベース領域1
09内にn型のエミッタ領域111を形成する。また、
これと同時にp型ポリシリコン膜105中のボロンをポ
リシリコン112を通じてn- エピタキシャル層103
に拡散させ、前記ベース領域109につながる外部ベー
ス領域108を形成する。これにより縦型npnバイポ
ーラトランジスタを得る。
【0011】したがって、この製造方法によれば、外部
ベース領域108は、最終工程のn型エミッタ領域11
1を形成するときに、これと同時にp型ポリシリコン膜
105中のボロンをアンダーカット部に残されたポリシ
リコン膜112を通じてn-型エピタキシャル層103
に拡散させることになる。このため、外部ベース領域1
08の形成時、或いは形成後に過度な熱処理工程が存在
することがなく、外部ベース領域109の過度な拡散が
防止される。したがって、外部ベース領域108の横方
向の広がりを抑制してnpnバイポーラトランジスタの
微細化が可能となり、これと共にベース・エミッタ間耐
圧を改善し、かつ絶縁膜107を薄くできるためベース
領域109の引き出し長さを更に縮小でき、ベース・コ
レクタ間寄生容量を低減し、トランジスタの高速動作が
可能となる。また、ポリシリコン膜112を酸化する工
程が存在しないため、n- 型エピタキシャル層103に
ダメージを与えることはなく、リーク電流の発生等の不
具合を未然に防止する。なお、前記実施例のp型不純物
をn型に、n型不純物をp型にそれぞれ置きかえること
により、本発明を縦型pnpバイポーラトランジスタに
適用できることは言うまでもない。
ベース領域108は、最終工程のn型エミッタ領域11
1を形成するときに、これと同時にp型ポリシリコン膜
105中のボロンをアンダーカット部に残されたポリシ
リコン膜112を通じてn-型エピタキシャル層103
に拡散させることになる。このため、外部ベース領域1
08の形成時、或いは形成後に過度な熱処理工程が存在
することがなく、外部ベース領域109の過度な拡散が
防止される。したがって、外部ベース領域108の横方
向の広がりを抑制してnpnバイポーラトランジスタの
微細化が可能となり、これと共にベース・エミッタ間耐
圧を改善し、かつ絶縁膜107を薄くできるためベース
領域109の引き出し長さを更に縮小でき、ベース・コ
レクタ間寄生容量を低減し、トランジスタの高速動作が
可能となる。また、ポリシリコン膜112を酸化する工
程が存在しないため、n- 型エピタキシャル層103に
ダメージを与えることはなく、リーク電流の発生等の不
具合を未然に防止する。なお、前記実施例のp型不純物
をn型に、n型不純物をp型にそれぞれ置きかえること
により、本発明を縦型pnpバイポーラトランジスタに
適用できることは言うまでもない。
【0012】図3は本発明の第2実施例を示しており、
本発明をMISFETに適用した例である。図3におい
て、(a)はその平面図、(b)はそのB−B線断面図
である。また、図4はその製造方法の工程一部の断面図
であり、同図(a1)及び(a2)は図3(a)のC−
C線断面図、同図(b1)及び(b2)はD−D線断面
図である。先ず、図3に示すように、p型シリコン基板
101上にn- 型エピタキシャル層103を形成し、か
つその表面に素子分離用のシリコン酸化膜113を形成
し、素子領域を画成する。そして、この素子領域にシリ
コン酸化膜104を形成した上で、全面にp型ポリシリ
コン膜105、絶縁膜106を形成し、かつ開口部11
8を形成する。ここで、開口部118はp型ポリシリコ
ン膜105を分割するようにp型ポリシリコン膜105
の幅よりも大きい幅に形成され、また開口部118の両
端はシリコン酸化膜113上に位置している。
本発明をMISFETに適用した例である。図3におい
て、(a)はその平面図、(b)はそのB−B線断面図
である。また、図4はその製造方法の工程一部の断面図
であり、同図(a1)及び(a2)は図3(a)のC−
C線断面図、同図(b1)及び(b2)はD−D線断面
図である。先ず、図3に示すように、p型シリコン基板
101上にn- 型エピタキシャル層103を形成し、か
つその表面に素子分離用のシリコン酸化膜113を形成
し、素子領域を画成する。そして、この素子領域にシリ
コン酸化膜104を形成した上で、全面にp型ポリシリ
コン膜105、絶縁膜106を形成し、かつ開口部11
8を形成する。ここで、開口部118はp型ポリシリコ
ン膜105を分割するようにp型ポリシリコン膜105
の幅よりも大きい幅に形成され、また開口部118の両
端はシリコン酸化膜113上に位置している。
【0013】次いで、開口部118の形成時にシリコン
酸化膜113を開口部の周囲でアンダーカットし、全面
にポリシリコン膜112を被着する。このポリシリコン
膜112の膜厚はシリコン酸化膜104の1/2以上、
シリコン酸化膜113の1/3未満とする。そして、ポ
リシリコン膜112を45%以上オーバーにエッチングす
る。このとき、開口部118両端のアンダーカットの高
さはシリコン酸化膜113と同一になる。このためポリ
シリコン膜112は図4(b1)のようにアンダーカッ
ト部の埋設は起こらないため、すべてエッチングされ図
4(b2)のようになる。また開口部118の中央部は
アンダーカットの高さはシリコン酸化膜104の高さで
あるため図4(a1)のようにポリシリコン膜112に
より完全に埋設され、エッチング後は図4(a2)のよ
うにアンダーカット部にポリシリコン膜112が残る。
これによりポリシリコン膜112は開口部118の両端
において2つに分割される。
酸化膜113を開口部の周囲でアンダーカットし、全面
にポリシリコン膜112を被着する。このポリシリコン
膜112の膜厚はシリコン酸化膜104の1/2以上、
シリコン酸化膜113の1/3未満とする。そして、ポ
リシリコン膜112を45%以上オーバーにエッチングす
る。このとき、開口部118両端のアンダーカットの高
さはシリコン酸化膜113と同一になる。このためポリ
シリコン膜112は図4(b1)のようにアンダーカッ
ト部の埋設は起こらないため、すべてエッチングされ図
4(b2)のようになる。また開口部118の中央部は
アンダーカットの高さはシリコン酸化膜104の高さで
あるため図4(a1)のようにポリシリコン膜112に
より完全に埋設され、エッチング後は図4(a2)のよ
うにアンダーカット部にポリシリコン膜112が残る。
これによりポリシリコン膜112は開口部118の両端
において2つに分割される。
【0014】次に、第1実施例と同様の手法により開口
部118内面に絶縁側壁107を形成する。そして、開
口部118内に露出しているn- 型エピタキシャル層1
03の表面を 750℃でスチーム熱酸化し、厚さ10〜20n
m程度のシリコン酸化膜114をゲート絶縁膜として形
成する。この時ポリシリコン膜105中のボロンはポリ
シリコン膜112を通じてn- 型エピタキシャル層10
3に拡散され、ソース・ドレイン領域としてのp型シリ
コン層108Aを形成する。しかる上で、例えばポリシ
リコンに不純物を高濃度に導入した導電膜115をシリ
コン酸化膜114上に形成する。これにより、図3
(b)に示したように、2つに分割されたポリシリコン
膜112を各々ソース及びドレイン電極とし、導電膜1
15をゲート電極とするPチャンネルMISFETが形
成される。
部118内面に絶縁側壁107を形成する。そして、開
口部118内に露出しているn- 型エピタキシャル層1
03の表面を 750℃でスチーム熱酸化し、厚さ10〜20n
m程度のシリコン酸化膜114をゲート絶縁膜として形
成する。この時ポリシリコン膜105中のボロンはポリ
シリコン膜112を通じてn- 型エピタキシャル層10
3に拡散され、ソース・ドレイン領域としてのp型シリ
コン層108Aを形成する。しかる上で、例えばポリシ
リコンに不純物を高濃度に導入した導電膜115をシリ
コン酸化膜114上に形成する。これにより、図3
(b)に示したように、2つに分割されたポリシリコン
膜112を各々ソース及びドレイン電極とし、導電膜1
15をゲート電極とするPチャンネルMISFETが形
成される。
【0015】この製造方法によれば、ソース・ドレイン
領域としてのp型シリコン層108Aはポリシリコン膜
105中のボロンをポリシリコン膜112を通じて拡散
させ、かつその後には熱処理工程が存在していないの
で、ソース・ドレイン領域の微細化が実現できる。ま
た、ソース・ドレイン領域の不純物濃度分布を横方向に
急峻なものにできるため、開口部118の寸法を微細化
して短ゲート長のMISFETを形成することも可能と
なり、MISFET特性の向上及び高集積化が実現でき
る。なお、ポリシリコン膜105をn型に、n型エピタ
キシャル層をp型にそれぞれ変更することによりnチャ
ンネルMISFETを製造することができるのは説明す
るまでもない。
領域としてのp型シリコン層108Aはポリシリコン膜
105中のボロンをポリシリコン膜112を通じて拡散
させ、かつその後には熱処理工程が存在していないの
で、ソース・ドレイン領域の微細化が実現できる。ま
た、ソース・ドレイン領域の不純物濃度分布を横方向に
急峻なものにできるため、開口部118の寸法を微細化
して短ゲート長のMISFETを形成することも可能と
なり、MISFET特性の向上及び高集積化が実現でき
る。なお、ポリシリコン膜105をn型に、n型エピタ
キシャル層をp型にそれぞれ変更することによりnチャ
ンネルMISFETを製造することができるのは説明す
るまでもない。
【0016】図5は本発明を横型バイポーラトランジス
タに適用した実施例であり、(a)は平面図、(b)は
そのE−E線断面図である。この実施例では、開口部1
18内に絶縁側壁107を形成までは前記第2実施例と
同じ製造工程である。その後、熱処理を行いポリシリコ
ン膜105中のボロンをポリシリコン膜112を通じ、
n- 型エピタキシャル層103に拡散し、p型シリコン
層108Bを形成する。次に、開口部118のn- 型エ
ピタキシャル層103の表面に接するようにn型ポリシ
リコン膜110を形成し、RTA処理によりn型ポリシ
リコン膜110中の不純物をn- 型エピタキシャル層1
03に導入してn+ シリコン層117を形成する。
タに適用した実施例であり、(a)は平面図、(b)は
そのE−E線断面図である。この実施例では、開口部1
18内に絶縁側壁107を形成までは前記第2実施例と
同じ製造工程である。その後、熱処理を行いポリシリコ
ン膜105中のボロンをポリシリコン膜112を通じ、
n- 型エピタキシャル層103に拡散し、p型シリコン
層108Bを形成する。次に、開口部118のn- 型エ
ピタキシャル層103の表面に接するようにn型ポリシ
リコン膜110を形成し、RTA処理によりn型ポリシ
リコン膜110中の不純物をn- 型エピタキシャル層1
03に導入してn+ シリコン層117を形成する。
【0017】これにより、2つに分割されたポリシリコ
ン膜112を各々エミッタ及びコレクタ電極とし、n型
ポリシリコン膜110をベース電極とする横型pnpバ
イポーラトランジスタを完成する。なお、ポリシリコン
膜105をn型に、n- エピタキシャル層103をp型
にそれぞれ変更することにより横型npnバイポーラト
ランジスタも作製可能である。ここで、前記第1乃至第
3実施例の各半導体装置の製造方法は、酸化膜113、
開口118の形状、シリコン酸化膜114の有無、ベー
ス領域109の有無により、縦型バイポーラトランジス
タ、MISFET、横型バイポーラトランジスタをそれ
ぞれ形成することが可能となる。そのため、これらの条
件を使い分けることにより、3種のデバイスを同一基板
上に形成することが可能である。
ン膜112を各々エミッタ及びコレクタ電極とし、n型
ポリシリコン膜110をベース電極とする横型pnpバ
イポーラトランジスタを完成する。なお、ポリシリコン
膜105をn型に、n- エピタキシャル層103をp型
にそれぞれ変更することにより横型npnバイポーラト
ランジスタも作製可能である。ここで、前記第1乃至第
3実施例の各半導体装置の製造方法は、酸化膜113、
開口118の形状、シリコン酸化膜114の有無、ベー
ス領域109の有無により、縦型バイポーラトランジス
タ、MISFET、横型バイポーラトランジスタをそれ
ぞれ形成することが可能となる。そのため、これらの条
件を使い分けることにより、3種のデバイスを同一基板
上に形成することが可能である。
【0018】
【発明の効果】以上説明したように本発明の請求項1の
半導体装置の製造方法では、外部ベース領域としての第
3の半導体領域の拡散形成後から縦型バイポーラトラン
ジスタが完成されるまでの間には熱処理が存在しないた
め、不純物の横方向の拡散が抑制されて外部ベース領域
の拡大を抑え、その微細化が実現できる。これによりエ
ミッタ・ベース間耐圧を下げずにベース・コレクタ間寄
生容量を低減して高速動作を可能とし、かつトランジス
タサイズ縮小し、これらにより高速性能向上高集積化が
可能となる。また、本発明の請求項2の半導体装置の製
造方法では、ソース・ドレイン領域としての第1の半導
体領域の横方向の拡大を小さく抑えられ、かつ横方向の
不純物プロファイルを急峻にすることができる。これに
より、開口幅を狭くして短ゲート化を可能とし、これに
よりMISFET特性向上,高集積化が可能となる。更
に、本発明の請求項3の半導体装置の製造方法では、エ
ミッタ、コレクタとしての第2の半導体領域の横方向拡
散を小さく抑えられるため、シリコン基板との寄生容量
を低減でき、これによりバイポーラトランジスタの特性
向上が可能となる。また、前記いずれの製造方法におい
ても、アンダーカット部の半導体膜を形成するための半
導体膜を熱酸化しないため、その際の膨張によるアンダ
ーカット部へのストレスが発生せず、半導体層における
結晶欠陥、リーク電流発生も防止できる効果もある。
半導体装置の製造方法では、外部ベース領域としての第
3の半導体領域の拡散形成後から縦型バイポーラトラン
ジスタが完成されるまでの間には熱処理が存在しないた
め、不純物の横方向の拡散が抑制されて外部ベース領域
の拡大を抑え、その微細化が実現できる。これによりエ
ミッタ・ベース間耐圧を下げずにベース・コレクタ間寄
生容量を低減して高速動作を可能とし、かつトランジス
タサイズ縮小し、これらにより高速性能向上高集積化が
可能となる。また、本発明の請求項2の半導体装置の製
造方法では、ソース・ドレイン領域としての第1の半導
体領域の横方向の拡大を小さく抑えられ、かつ横方向の
不純物プロファイルを急峻にすることができる。これに
より、開口幅を狭くして短ゲート化を可能とし、これに
よりMISFET特性向上,高集積化が可能となる。更
に、本発明の請求項3の半導体装置の製造方法では、エ
ミッタ、コレクタとしての第2の半導体領域の横方向拡
散を小さく抑えられるため、シリコン基板との寄生容量
を低減でき、これによりバイポーラトランジスタの特性
向上が可能となる。また、前記いずれの製造方法におい
ても、アンダーカット部の半導体膜を形成するための半
導体膜を熱酸化しないため、その際の膨張によるアンダ
ーカット部へのストレスが発生せず、半導体層における
結晶欠陥、リーク電流発生も防止できる効果もある。
【図1】本発明の第1実施例で製造された縦型バイポー
ラトランジスタの平面図とそのA−A線断面図である。
ラトランジスタの平面図とそのA−A線断面図である。
【図2】図1のバイポーラトランジスタの製造工程を示
す断面図である。
す断面図である。
【図3】本発明の第2実施例で製造されたMISFET
の平面図とそのB−B線断面図である。
の平面図とそのB−B線断面図である。
【図4】図3のFETの製造工程の一部を示し、図3の
C−C線断面図と、D−D線断面図である。
C−C線断面図と、D−D線断面図である。
【図5】本発明の第3実施例で製造された横型バイポー
ラトランジスタの平面図とそのE−E線断面図である。
ラトランジスタの平面図とそのE−E線断面図である。
【図6】従来の半導体装置の製造方法の一例を工程順に
示す断面図である。
示す断面図である。
101 p型シリコン基板 103 n- 型エピタキシャル層 105 p型ポリシリコン膜 106,107 絶縁膜 108 外部ベース領域、108A,108B p型シ
リコン層 109 ベース領域 110 n型ポリシリコン 111 エミッタ領域 112 ポリシリコン 117 n型シリコン層 118 開口部
リコン層 109 ベース領域 110 n型ポリシリコン 111 エミッタ領域 112 ポリシリコン 117 n型シリコン層 118 開口部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 29/784
Claims (3)
- 【請求項1】 第1導電型の半導体層上に第1の絶縁
膜、第1の導電膜及び第2の絶縁膜を順に積層する工程
と、素子形成予定領域の前記第2の絶縁膜及び前記第1
の導電膜に開口部を形成し、前記第1の絶縁膜を露出さ
せる工程と、前記第1の絶縁膜をエッチングし、前記開
口部内及びこの開口部周囲の前記第1の導電膜の下部を
除去してアンダーカット部を形成する工程と、前記アン
ダーカット部を埋設する半導体膜を全面に形成する工程
と、この半導体膜を前記アンダーカット部に埋設された
部分を残してエッチング除去する工程と、前記開口部内
に露呈された前記半導体層の表面に第2導電型の不純物
を導入してベース領域を形成する工程と、前記開口部内
の側壁部に絶縁膜を形成する工程と、この絶縁膜で囲わ
れた領域の前記ベース領域に第1導電型の不純物を導入
してエミッタ領域を形成する工程と、前記アンダーカッ
ト部の半導体膜から前記半導体層に第2導電型の不純物
を拡散させて外部ベース領域を形成する工程とを含むこ
とを特徴とする半導体装置の製造方法。 - 【請求項2】 第1導電型の半導体層上に第1の絶縁
膜、第1の導電膜及び第2の絶縁膜を順に積層する工程
と、素子形成予定領域の前記第2の絶縁膜及び前記第1
の導電膜に開口部を形成し、前記第1の絶縁膜を露出さ
せる工程と、前記第1の絶縁膜をエッチングし、前記開
口部内及びこの開口部周囲の前記第1の導電膜の下部を
除去してアンダーカット部を形成する工程と、前記アン
ダーカット部を埋設する半導体膜を全面に形成する工程
と、この半導体膜を前記アンダーカット部に埋設された
部分を残してエッチング除去する工程と、前記開口部内
の側壁部に絶縁膜を形成する工程と、この絶縁膜で囲ま
れた領域内で露呈された前記半導体層の表面に絶縁膜を
形成する工程と、この絶縁膜上に導体膜を形成する工程
と、前記アンダーカット部の半導体膜から前記半導体層
に第2導電型の不純物を拡散させてソース・ドレイン領
域を形成する工程とを含むことを特徴とする半導体装置
の製造方法。 - 【請求項3】 第1導電型の半導体層上に第1の絶縁
膜、第1の導電膜及び第2の絶縁膜を順に積層する工程
と、素子形成予定領域の前記第2の絶縁膜及び前記第1
の導電膜に開口部を形成し、前記第1の絶縁膜を露出さ
せる工程と、前記第1の絶縁膜をエッチングし、前記開
口部内及びこの開口部周囲の前記第1の導電膜の下部を
除去してアンダーカット部を形成する工程と、前記アン
ダーカット部を埋設する半導体膜を全面に形成する工程
と、この半導体膜を前記アンダーカット部に埋設された
部分を残してエッチング除去する工程と、前記開口部内
の側壁部に絶縁膜を形成する工程と、この絶縁膜で囲わ
れた領域の前記第1の半導体領域に第1導電型の不純物
を導入してベース領域を形成する工程と、前記アンダー
カット部の半導体膜から前記半導体層に第2導電型の不
純物を拡散させてエミッタ領域及びコレクタ領域を形成
する工程とを含むことを特徴とする半導体装置の製造方
法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35870292A JPH0793316B2 (ja) | 1992-12-28 | 1992-12-28 | 半導体装置の製造方法 |
EP19930310406 EP0606001A2 (en) | 1992-12-28 | 1993-12-22 | Process of fabrication of bipolar and field effect transistors |
KR93031749A KR970004451B1 (en) | 1992-12-28 | 1993-12-28 | Process of fabrication of bipolar and effect transistors |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35870292A JPH0793316B2 (ja) | 1992-12-28 | 1992-12-28 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06204235A true JPH06204235A (ja) | 1994-07-22 |
JPH0793316B2 JPH0793316B2 (ja) | 1995-10-09 |
Family
ID=18460676
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP35870292A Expired - Lifetime JPH0793316B2 (ja) | 1992-12-28 | 1992-12-28 | 半導体装置の製造方法 |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP0606001A2 (ja) |
JP (1) | JPH0793316B2 (ja) |
KR (1) | KR970004451B1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20210143351A (ko) | 2020-05-19 | 2021-11-29 | 주식회사 엠오피(M.O.P Co., Ltd.) | 관형 유체 혼합기 및 이의 제조방법 |
KR20230019359A (ko) | 2021-07-30 | 2023-02-08 | 주식회사 엠오피(M.O.P Co., Ltd.) | 관형 유체 혼합기 및 이의 제조방법 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69433965D1 (de) * | 1994-10-26 | 2004-09-30 | Cons Ric Microelettronica | Verfahren zur Herstellung eines lateralen PNP-Hochfrequenztransistors |
US5592017A (en) * | 1995-03-23 | 1997-01-07 | Texas Instruments Incorporated | Self-aligned double poly BJT using sige spacers as extrinsic base contacts |
FR2756100B1 (fr) * | 1996-11-19 | 1999-02-12 | Sgs Thomson Microelectronics | Transistor bipolaire a emetteur inhomogene dans un circuit integre bicmos |
FR2756103B1 (fr) * | 1996-11-19 | 1999-05-14 | Sgs Thomson Microelectronics | Fabrication de circuits integres bipolaires/cmos et d'un condensateur |
GB2327296B (en) * | 1997-07-14 | 1999-06-16 | United Microelectronics Corp | Method of making a FET |
DE19742624A1 (de) * | 1997-09-26 | 1999-04-22 | Siemens Ag | Herstellverfahren für einen vertikalen Bipolartransistor |
US6713361B2 (en) * | 2000-09-27 | 2004-03-30 | Texas Instruments Incorporated | Method of manufacturing a bipolar junction transistor including undercutting regions adjacent to the emitter region to enlarge the emitter region |
FI122301B (fi) | 2006-08-25 | 2011-11-30 | Atomia Oy | Piiri, menetelmä ja järjestely yksinkertaisen ja luotettavan hajautetun väyläarbitroinnin toteuttamiseksi |
-
1992
- 1992-12-28 JP JP35870292A patent/JPH0793316B2/ja not_active Expired - Lifetime
-
1993
- 1993-12-22 EP EP19930310406 patent/EP0606001A2/en not_active Withdrawn
- 1993-12-28 KR KR93031749A patent/KR970004451B1/ko active IP Right Grant
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20210143351A (ko) | 2020-05-19 | 2021-11-29 | 주식회사 엠오피(M.O.P Co., Ltd.) | 관형 유체 혼합기 및 이의 제조방법 |
KR20230019359A (ko) | 2021-07-30 | 2023-02-08 | 주식회사 엠오피(M.O.P Co., Ltd.) | 관형 유체 혼합기 및 이의 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
EP0606001A2 (en) | 1994-07-13 |
KR970004451B1 (en) | 1997-03-27 |
JPH0793316B2 (ja) | 1995-10-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH1070281A (ja) | 半導体装置およびその製造方法 | |
JPH06204235A (ja) | 半導体装置の製造方法 | |
JPH04348053A (ja) | 半導体装置の製造方法 | |
KR0161415B1 (ko) | BiCMOS 반도체장치 및 그 제조방법 | |
JPH04277617A (ja) | 半導体装置の製造方法 | |
JP3280734B2 (ja) | 半導体装置及びその製造方法 | |
JPH09266255A (ja) | 半導体装置の製造方法 | |
JP3061892B2 (ja) | 半導体装置の製造方法 | |
JPH05166823A (ja) | 半導体装置の製造方法 | |
JP3584866B2 (ja) | 半導体装置の製造方法 | |
JP2633374B2 (ja) | 半導体装置およびその製造方法 | |
KR100319872B1 (ko) | 신뢰성이개선된바이씨모스(BiCMOS)반도체장치의제조방법 | |
JP3168971B2 (ja) | バイポーラトランジスタの製造方法 | |
JP3241000B2 (ja) | 半導体装置 | |
JP3612193B2 (ja) | バイポーラトランジスタの製造方法 | |
KR100209228B1 (ko) | 바이폴라 접합 트랜지스터 제조방법 | |
JP2770576B2 (ja) | 半導体装置の製造方法 | |
JP2633411B2 (ja) | 半導体装置の製造方法 | |
JPH06188259A (ja) | 半導体装置の製造方法 | |
JPS63211748A (ja) | 半導体装置の製造方法 | |
JPH0629304A (ja) | 半導体装置およびその製造方法 | |
JPS63143865A (ja) | 半導体集積回路装置 | |
JPH04297037A (ja) | 半導体装置およびその製造方法 | |
JPH02152240A (ja) | 半導体装置の製造方法 | |
JPS6286753A (ja) | 半導体装置の製造方法 |