JPH06189573A - エンコーダー形モータの速度検出装置 - Google Patents
エンコーダー形モータの速度検出装置Info
- Publication number
- JPH06189573A JPH06189573A JP5169209A JP16920993A JPH06189573A JP H06189573 A JPH06189573 A JP H06189573A JP 5169209 A JP5169209 A JP 5169209A JP 16920993 A JP16920993 A JP 16920993A JP H06189573 A JPH06189573 A JP H06189573A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- encoder
- frequency division
- motor
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
- G01P3/00—Measuring linear or angular speed; Measuring differences of linear or angular speeds
- G01P3/02—Devices characterised by the use of mechanical means
- G01P3/16—Devices characterised by the use of mechanical means by using centrifugal forces of solid masses
- G01P3/22—Devices characterised by the use of mechanical means by using centrifugal forces of solid masses transferred to the indicator by electric or magnetic means
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
- G01P13/00—Indicating or recording presence, absence, or direction, of movement
- G01P13/02—Indicating direction only, e.g. by weather vane
- G01P13/04—Indicating positive or negative direction of a linear movement or clockwise or anti-clockwise direction of a rotational movement
- G01P13/045—Indicating positive or negative direction of a linear movement or clockwise or anti-clockwise direction of a rotational movement with speed indication
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P23/00—Arrangements or methods for the control of AC motors characterised by a control method other than vector control
- H02P23/16—Controlling the angular speed of one shaft
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Electric Motors In General (AREA)
- Transmission And Conversion Of Sensor Element Output (AREA)
Abstract
(57)【要約】
【目的】 サーボ制御システムに一般的に使用すること
ができるエンコーダ形モータの速度検出装置を提供する
ことにある。 【構成】 モータとモータに付着され、前記モータの駆
動速度に対して、相互９０°の位相差を有する２個のエ
ンコーダーパルス信号を発生させるエンコーダー部と内
蔵されているプログラムに従って、モータの回転速度及
び方向を制御し、設定された分周数に伴う分周制御信号
を出力する、制御及び分周数設定部と前記エンコーダー
部より出力される２個のエンコーダーパルス信号の状態
変化に伴う４逓倍パルス信号及び、アップ／ダウンカウ
ントパルス信号より、モータの正回転及び逆回転に対す
る４逓倍パルス信号を分離して出力する、４逓倍パルス
発生部と４逓倍パルス発生部より出力された４逓倍パル
ス信号をアップ及びダウンカウントし、前記制御及び分
周数設定手段より出力された、分周制御信号に従って分
周されたエンコーダーパルス信号を出力する分周回路部
にて成される。
ができるエンコーダ形モータの速度検出装置を提供する
ことにある。 【構成】 モータとモータに付着され、前記モータの駆
動速度に対して、相互９０°の位相差を有する２個のエ
ンコーダーパルス信号を発生させるエンコーダー部と内
蔵されているプログラムに従って、モータの回転速度及
び方向を制御し、設定された分周数に伴う分周制御信号
を出力する、制御及び分周数設定部と前記エンコーダー
部より出力される２個のエンコーダーパルス信号の状態
変化に伴う４逓倍パルス信号及び、アップ／ダウンカウ
ントパルス信号より、モータの正回転及び逆回転に対す
る４逓倍パルス信号を分離して出力する、４逓倍パルス
発生部と４逓倍パルス発生部より出力された４逓倍パル
ス信号をアップ及びダウンカウントし、前記制御及び分
周数設定手段より出力された、分周制御信号に従って分
周されたエンコーダーパルス信号を出力する分周回路部
にて成される。
Description
【０００１】
【産業上の利用分野】本発明は、エンコーダーが付着さ
れたモータ、又は、これと類似な回転器具の速度を検出
する装置に係わり、特に、モータの速度に従って、エン
コーダーパルスを適切に分周させることにより、モータ
の速度を正確に測定することができるようにした、エン
コーダー形モータの速度検出装置に関するものである。
れたモータ、又は、これと類似な回転器具の速度を検出
する装置に係わり、特に、モータの速度に従って、エン
コーダーパルスを適切に分周させることにより、モータ
の速度を正確に測定することができるようにした、エン
コーダー形モータの速度検出装置に関するものである。
【０００２】
【従来の技術】大部分のサーボシステムにおいては、モ
ータに付着させたエンコーダーを利用して、モータの回
転速度を検出した後、必要とする制御を遂行している。
ータに付着させたエンコーダーを利用して、モータの回
転速度を検出した後、必要とする制御を遂行している。
【０００３】エンコーダーを利用した一般的な速度検出
方式においては、周波数−電圧変換器（Ｆｒｅｑｕｅｎ
ｃｙ−Ｖｏｌｔａｇｅ Ｃｏｎｖｅｒｔｏｒ）を利用す
るとか、又は、毎サンプリング時間当たり発生される、
エンコーダーパルス数を利用する方式がある。しかし、
このような従来の速度検出方式においては、モータが低
速に回転する際に、検出誤差が大きくなる問題点があっ
た。
方式においては、周波数−電圧変換器（Ｆｒｅｑｕｅｎ
ｃｙ−Ｖｏｌｔａｇｅ Ｃｏｎｖｅｒｔｏｒ）を利用す
るとか、又は、毎サンプリング時間当たり発生される、
エンコーダーパルス数を利用する方式がある。しかし、
このような従来の速度検出方式においては、モータが低
速に回転する際に、検出誤差が大きくなる問題点があっ
た。
【０００４】前述した問題点を解決するために、近来に
はマイクロプロセッサーに使用される、高周波のクラッ
クパルスを利用して、エンコーダーパルスの周期を測定
する方法が開発されている。即ち、マイクロプロセッサ
ーに印加されるクラックを利用して、高周波パルス列を
発生させ、エンコーダーパルスの毎上昇エッジの間、又
は、毎下降エッジの間にある高周波パルスを計数して、
モータの回転速度を測定している。従って、毎エンコー
ダーパルスの周期と、高周波パルスの周期の差が大きけ
れば大きいほど、検出速度における誤差は減るようにな
る。
はマイクロプロセッサーに使用される、高周波のクラッ
クパルスを利用して、エンコーダーパルスの周期を測定
する方法が開発されている。即ち、マイクロプロセッサ
ーに印加されるクラックを利用して、高周波パルス列を
発生させ、エンコーダーパルスの毎上昇エッジの間、又
は、毎下降エッジの間にある高周波パルスを計数して、
モータの回転速度を測定している。従って、毎エンコー
ダーパルスの周期と、高周波パルスの周期の差が大きけ
れば大きいほど、検出速度における誤差は減るようにな
る。
【０００５】
【発明が解決しようとする課題】しかし、前述した速度
検出方式において、モータの回転速度が大きくなれば、
毎エンコーダーパルスの周期と高周波パルスの周期の差
が減るようになる。
検出方式において、モータの回転速度が大きくなれば、
毎エンコーダーパルスの周期と高周波パルスの周期の差
が減るようになる。
【０００６】結果的に、エンコーダーパルスの毎上昇エ
ッジの間、又は、下降エッジの間にある高周波パルスの
数も減るようになって、検出速度における誤差が大きく
なる問題点があった。
ッジの間、又は、下降エッジの間にある高周波パルスの
数も減るようになって、検出速度における誤差が大きく
なる問題点があった。
【０００７】一方、エンコーダーを利用したサーボモー
タの制御装置の一例が、日本国特許公開公報昭６３−１
２３２６７号（１９８８年）に開示されている。前記し
た特許公開公報に開示された装置は、分周回路を通じて
サーボモータエンコーダーよりの軌還パルスを適切に分
周させることにより、マイクロプロセッサーが演算を行
うのに必要な時間が確保され、応答性を向上させてい
る。
タの制御装置の一例が、日本国特許公開公報昭６３−１
２３２６７号（１９８８年）に開示されている。前記し
た特許公開公報に開示された装置は、分周回路を通じて
サーボモータエンコーダーよりの軌還パルスを適切に分
周させることにより、マイクロプロセッサーが演算を行
うのに必要な時間が確保され、応答性を向上させてい
る。
【０００８】しかし、前記した装置は、複写機という特
定な機器に使用されて、広範囲な変倍動作を円滑に成す
制限された目的を有している。しかも、設定可能な最大
分周数に制限があるのみならず、２の二乗になる不連続
的な分周のみが、可能であるとの問題点があった。
定な機器に使用されて、広範囲な変倍動作を円滑に成す
制限された目的を有している。しかも、設定可能な最大
分周数に制限があるのみならず、２の二乗になる不連続
的な分周のみが、可能であるとの問題点があった。
【０００９】
【課題を解決するための手段】本発明の目的は、サーボ
制御システムに、一般的に使用することができるエンコ
ーダー形モータの速度検出装置を提供することにある。
制御システムに、一般的に使用することができるエンコ
ーダー形モータの速度検出装置を提供することにある。
【００１０】本発明の他の目的は、エンコーダーより発
生される、パルス列を適切に分周させることができるよ
うに成すことにより、広い範囲に亘って正確にモータの
速度を測定することができるように成した、エンコーダ
ー形モータの速度検出装置を提供することにある。
生される、パルス列を適切に分周させることができるよ
うに成すことにより、広い範囲に亘って正確にモータの
速度を測定することができるように成した、エンコーダ
ー形モータの速度検出装置を提供することにある。
【００１１】本発明の、又、他の目的は、エンコーダー
において発生されるパルス列に対する、分周数を一つず
つ増加、又は、減少させることができるように成したエ
ンコーダー形モータの速度検出装置を提供することにあ
る。
において発生されるパルス列に対する、分周数を一つず
つ増加、又は、減少させることができるように成したエ
ンコーダー形モータの速度検出装置を提供することにあ
る。
【００１２】前述した目的を達成するためのエンコーダ
ー形モータの速度検出装置は、モータとモータに付着さ
れ、前記モータの駆動速度に対し、相互９０°の位相差
を有する、少なくとも２個のエンコーダーパルス信号を
発生させるエンコーダー手段と内蔵されているプログラ
ムに従って、モータの回転速度及び方向を制御し、分周
数を設定し、設定された分周数に伴う分周制御信号を出
力する、制御及び分周数設定手段と前記エンコーダー手
段より出力される、前記２個のエンコーダーパルス信号
の状態変化に伴う、４逓倍されたパルス信号及びアップ
／ダウンパルス信号より、モータの正回転及び逆回転に
対する４逓倍パルス信号を分離して出力する、４逓倍パ
ルス発生手段及び、前記４逓倍パルス発生手段より出力
された、４逓倍パルス信号をアップ及びダウンカウント
し、前記制御及び分周数設定手段より出力された、分周
制御信号に従って分周された、エンコーダーパルス信号
を出力する分周手段にて成されるのである。
ー形モータの速度検出装置は、モータとモータに付着さ
れ、前記モータの駆動速度に対し、相互９０°の位相差
を有する、少なくとも２個のエンコーダーパルス信号を
発生させるエンコーダー手段と内蔵されているプログラ
ムに従って、モータの回転速度及び方向を制御し、分周
数を設定し、設定された分周数に伴う分周制御信号を出
力する、制御及び分周数設定手段と前記エンコーダー手
段より出力される、前記２個のエンコーダーパルス信号
の状態変化に伴う、４逓倍されたパルス信号及びアップ
／ダウンパルス信号より、モータの正回転及び逆回転に
対する４逓倍パルス信号を分離して出力する、４逓倍パ
ルス発生手段及び、前記４逓倍パルス発生手段より出力
された、４逓倍パルス信号をアップ及びダウンカウント
し、前記制御及び分周数設定手段より出力された、分周
制御信号に従って分周された、エンコーダーパルス信号
を出力する分周手段にて成されるのである。
【００１３】更に、分周手段の出力側にグリッチ除去手
段を更に設けることにより、分周エンコーダーパルス信
号に伴われ得るノイズパルス（以下、グリッチと云う）
を効果的に除去することができる。
段を更に設けることにより、分周エンコーダーパルス信
号に伴われ得るノイズパルス（以下、グリッチと云う）
を効果的に除去することができる。
【００１４】
【実施例】以下において本発明の一実施例を、添付した
図面を参考にして、詳細に説明する。
図面を参考にして、詳細に説明する。
【００１５】図１は、本発明に伴う速度検出装置の概略
的な構成図である。
的な構成図である。
【００１６】図２は、本発明に伴う詳細回路図である。
エンコーダー部２０はモータ１０に付着され、以後に４
逓倍されるパルス信号を造るのに使用される、相互９０
°の位相差を有する２個のエンコーダーパルスａ及びｂ
を出力する。４逓倍パルス発生部４０は、エンコーダー
部２０の出力信号ａ及びｂの状態変化に従って、４逓倍
されたパルス信号ｃを出力すると同時に、モータ１０の
時計方向又は、反時計方向の信号に従って、アップ／ダ
ウンパルスｄを出力するディコーダ／カウンター４１と
ディコーダ／カウンター４１より出力される、４逓倍パ
ルス信号ｃを一定時間遅延させる、シュミットトリガー
インバーター１５乃至１８とディコーダ／カウンター４
１で出力されるアップ／ダウンパルス信号ｄを反転させ
る、インバーター１２と、インバーター１２の出力信号
と、４逓倍パルス信号ｃを論理積して反転させる、ナン
ドゲート１３と４逓倍パルス信号ｃ及びアップ／ダウン
パルス信号ｄを、論理積して反転させるナンドゲート１
４にて構成される。
エンコーダー部２０はモータ１０に付着され、以後に４
逓倍されるパルス信号を造るのに使用される、相互９０
°の位相差を有する２個のエンコーダーパルスａ及びｂ
を出力する。４逓倍パルス発生部４０は、エンコーダー
部２０の出力信号ａ及びｂの状態変化に従って、４逓倍
されたパルス信号ｃを出力すると同時に、モータ１０の
時計方向又は、反時計方向の信号に従って、アップ／ダ
ウンパルスｄを出力するディコーダ／カウンター４１と
ディコーダ／カウンター４１より出力される、４逓倍パ
ルス信号ｃを一定時間遅延させる、シュミットトリガー
インバーター１５乃至１８とディコーダ／カウンター４
１で出力されるアップ／ダウンパルス信号ｄを反転させ
る、インバーター１２と、インバーター１２の出力信号
と、４逓倍パルス信号ｃを論理積して反転させる、ナン
ドゲート１３と４逓倍パルス信号ｃ及びアップ／ダウン
パルス信号ｄを、論理積して反転させるナンドゲート１
４にて構成される。
【００１７】前記した構成において、ディコーダ／カウ
ンター４１は、例えば、ヒューレットペカード社のＨＣ
ＴＬ２０２０チップにて具現することができる。ディコ
ーダ／カウンター４１は、一般的なＴＴＬ（Ｔｒａｎｓ
ｉｓｔｅｒ−Ｔｒａｎｓｉｓｔｅｒ Ｌｏｇｉｃ）回路
を通じて具現することもできる。
ンター４１は、例えば、ヒューレットペカード社のＨＣ
ＴＬ２０２０チップにて具現することができる。ディコ
ーダ／カウンター４１は、一般的なＴＴＬ（Ｔｒａｎｓ
ｉｓｔｅｒ−Ｔｒａｎｓｉｓｔｅｒ Ｌｏｇｉｃ）回路
を通じて具現することもできる。
【００１８】制御及び分周数設定数部３０は、内蔵され
たプログラムに従って、モータ１０の駆動速度及び回転
方向を制御し、更に、エンコーダーパルスの毎上昇エッ
ジの間、又は、毎下降エッジの間の基準高周波パルス数
を現在の高周波パルス数と比較した後、適切な数の分周
制御信号を出力するマイクロプロセッサー３３と分周す
べき数（Ｎ，本実施例においてＮは、最大が１２８の整
数である）を外部において設定することができるように
したスイッチボード３１とスイッチボード３１により設
定されたＮの値を、マイクロプロセッサー３３に入、出
力させる、トランシーバ３２及びマイクロプロセッサー
３３より出力される分周制御信号を、一時的に記憶する
ラッチ３４にて構成される。
たプログラムに従って、モータ１０の駆動速度及び回転
方向を制御し、更に、エンコーダーパルスの毎上昇エッ
ジの間、又は、毎下降エッジの間の基準高周波パルス数
を現在の高周波パルス数と比較した後、適切な数の分周
制御信号を出力するマイクロプロセッサー３３と分周す
べき数（Ｎ，本実施例においてＮは、最大が１２８の整
数である）を外部において設定することができるように
したスイッチボード３１とスイッチボード３１により設
定されたＮの値を、マイクロプロセッサー３３に入、出
力させる、トランシーバ３２及びマイクロプロセッサー
３３より出力される分周制御信号を、一時的に記憶する
ラッチ３４にて構成される。
【００１９】前記した構成において、マイクロプロセッ
サー３３ではその内部において、高周波のパルス、例え
ば、２ＭＨＺの周波数を有するパルスを発生させ、更
に、エンコーダーパルスの毎上昇エッジの間、又は、毎
下降エッジの間にある高周波パルスを計数する計数器が
内蔵されているもの、例えば、日本電気社のＮＥＣ７８
３１０チップが良好に使用されることができるし、トラ
ンシーバ３２及びラッチ３４にては、それぞれＴＴＬ系
列の７４２４５チップ及び７４３７３チップが、良好に
使用されることができる。
サー３３ではその内部において、高周波のパルス、例え
ば、２ＭＨＺの周波数を有するパルスを発生させ、更
に、エンコーダーパルスの毎上昇エッジの間、又は、毎
下降エッジの間にある高周波パルスを計数する計数器が
内蔵されているもの、例えば、日本電気社のＮＥＣ７８
３１０チップが良好に使用されることができるし、トラ
ンシーバ３２及びラッチ３４にては、それぞれＴＴＬ系
列の７４２４５チップ及び７４３７３チップが、良好に
使用されることができる。
【００２０】分周部５０は、複数個のカウンター７１，
７２及び９０，複数個の比較器８１及び、８２並びにク
ラック発生器１００にて構成されている。４逓倍パルス
カウンター７１及び７２は、４ビット同期式アップ／ダ
ウンカウンター２個を直列に連結して、反転されたアッ
プ／ダウンパルスを最大１２８10個まで計数することが
できるべく構成されている。
７２及び９０，複数個の比較器８１及び、８２並びにク
ラック発生器１００にて構成されている。４逓倍パルス
カウンター７１及び７２は、４ビット同期式アップ／ダ
ウンカウンター２個を直列に連結して、反転されたアッ
プ／ダウンパルスを最大１２８10個まで計数することが
できるべく構成されている。
【００２１】比較器は、マイクロプロセッサー３３にお
いて出力される、分周制御信号に伴う分周比（１／Ｎ）
と、４逓倍パルスカウンター７１及び７２より出力され
るカウンター値を、それぞれ比較する第１及び第２比較
器８１及び８２にて構成されている。
いて出力される、分周制御信号に伴う分周比（１／Ｎ）
と、４逓倍パルスカウンター７１及び７２より出力され
るカウンター値を、それぞれ比較する第１及び第２比較
器８１及び８２にて構成されている。
【００２２】第１及び第２比較器８１及び８２の入力端
子Ｐ０乃至Ｐ３は、４逓倍パルスカウンター７１のカウ
ンター値を入力されるべく、４逓倍パルスカウンター７
１の出力端子ＱＡ乃至ＱＤに接続されており、第１及び
第２比較器８１及び８２の入力端子Ｐ４乃至Ｐ７は、４
逓倍パルスカウンター７２の出力端子ＱＡ乃至ＱＤに接
続されている。
子Ｐ０乃至Ｐ３は、４逓倍パルスカウンター７１のカウ
ンター値を入力されるべく、４逓倍パルスカウンター７
１の出力端子ＱＡ乃至ＱＤに接続されており、第１及び
第２比較器８１及び８２の入力端子Ｐ４乃至Ｐ７は、４
逓倍パルスカウンター７２の出力端子ＱＡ乃至ＱＤに接
続されている。
【００２３】一方、第１比較器８１の又他の入力端子Ｑ
０乃至Ｑ７は、制御及び分周数設定部３０のラッチ３４
の出力端子Ｑ１乃至Ｑ８に接続され、第２比較器８２の
又他の入力端子Ｑ０乃至Ｑ７は、スイッチボード３１の
それぞれのスイッチに接続される。このような構成によ
り第１比較器８１は、アップカウント時に更に第２比較
器８２は、ダウンカウント時にそれぞれ使用されること
ができる。
０乃至Ｑ７は、制御及び分周数設定部３０のラッチ３４
の出力端子Ｑ１乃至Ｑ８に接続され、第２比較器８２の
又他の入力端子Ｑ０乃至Ｑ７は、スイッチボード３１の
それぞれのスイッチに接続される。このような構成によ
り第１比較器８１は、アップカウント時に更に第２比較
器８２は、ダウンカウント時にそれぞれ使用されること
ができる。
【００２４】更に第１及び第２比較器８１及び８２の入
力端子Ｇはシュミットトリガーインバーター１８の出力
端子に接続され、第１及び第２比較器８１及び８２の出
力端子Ｐ＝Ｑは、分周カウンター９０のダウン及びアッ
プ入力端子ＣＴＤ及びＣＴＵにそれぞれ接続される。
力端子Ｇはシュミットトリガーインバーター１８の出力
端子に接続され、第１及び第２比較器８１及び８２の出
力端子Ｐ＝Ｑは、分周カウンター９０のダウン及びアッ
プ入力端子ＣＴＤ及びＣＴＵにそれぞれ接続される。
【００２５】クラック発生器１００は、第１及び第２比
較器８１及び８２の出力端子Ｐ＝Ｑより出力される１／
Ｎ分周信号ｈ及びｉを論理積して、反転させる直列に連
結された２個のナンドゲート１９及び２０とナンドゲー
ト２０よりの出力信号を所定時間の間、遅延させる一連
のシュミットトリガーインバーター２１及び２２とシュ
ミットトリガーインバーター２２の出力を、再び所定時
間の間遅延させる一連のシュミットトリガーインバータ
ー２３乃至２６にて成される。シュミットトリガーイン
バーター２２と２３の接続点は、４逓倍パルスカウンタ
ー７１及び７２の端子ＬＤに連結される。
較器８１及び８２の出力端子Ｐ＝Ｑより出力される１／
Ｎ分周信号ｈ及びｉを論理積して、反転させる直列に連
結された２個のナンドゲート１９及び２０とナンドゲー
ト２０よりの出力信号を所定時間の間、遅延させる一連
のシュミットトリガーインバーター２１及び２２とシュ
ミットトリガーインバーター２２の出力を、再び所定時
間の間遅延させる一連のシュミットトリガーインバータ
ー２３乃至２６にて成される。シュミットトリガーイン
バーター２２と２３の接続点は、４逓倍パルスカウンタ
ー７１及び７２の端子ＬＤに連結される。
【００２６】グリッチ除去部６０は、分周カウンター９
０の出力端子ＱＡ及びＱＢより出力された、パルス信号
を排他的論理和する、イックスクルシーブオアゲート２
７とイックスクルシーブオアゲート２７の出力を所定時
間だけ遅延させて出力する、Ｄ−フリップフロップ６２
及び分周カウンター９０の出力端子ＱＢより出力された
パルス信号を、所定時間だけ遅延させて出力する、Ｄ−
フリップフロップ６１にて構成される。Ｄ−フリップフ
ロップ６１及び６２の所定の遅延時間を決定するための
クラック端子は、クラック発生器１００のシュミットト
リガーインバーター２６の出力端子と接続される。
０の出力端子ＱＡ及びＱＢより出力された、パルス信号
を排他的論理和する、イックスクルシーブオアゲート２
７とイックスクルシーブオアゲート２７の出力を所定時
間だけ遅延させて出力する、Ｄ−フリップフロップ６２
及び分周カウンター９０の出力端子ＱＢより出力された
パルス信号を、所定時間だけ遅延させて出力する、Ｄ−
フリップフロップ６１にて構成される。Ｄ−フリップフ
ロップ６１及び６２の所定の遅延時間を決定するための
クラック端子は、クラック発生器１００のシュミットト
リガーインバーター２６の出力端子と接続される。
【００２７】図３は、図２の主要部分における出力波形
図である。以下には、図２及び図３を参照して、本発明
に伴う速度検出装置の作用を詳細に説明する。
図である。以下には、図２及び図３を参照して、本発明
に伴う速度検出装置の作用を詳細に説明する。
【００２８】先ず、エンコーダー部２０より図３ａ及び
ｂのように、位相差が９０°ある２個のエンコーダーパ
ルス列が、ディコーダ／カウンター４１の、二つの入力
チャンネルＣＨＡ及びＣＨＢに入力されれば、端子ＣＮ
ＴＢにおいては、該２個のエンコーダーパルス列の状態
に従って、図３ｃのように、ディコードされた４逓倍パ
ルス列が出力される。
ｂのように、位相差が９０°ある２個のエンコーダーパ
ルス列が、ディコーダ／カウンター４１の、二つの入力
チャンネルＣＨＡ及びＣＨＢに入力されれば、端子ＣＮ
ＴＢにおいては、該２個のエンコーダーパルス列の状態
に従って、図３ｃのように、ディコードされた４逓倍パ
ルス列が出力される。
【００２９】ディコーダ／カウンター４１のチャンネル
ＣＨＡに入力されるパルスａの位相は、モータ１０が正
回転時には、チャンネルＣＨＢに入力される、エンコー
ダーパルスｂの位相より９０°進相であるけれども、モ
ータ１０の回転方向が正回転より逆回転に変われば、エ
ンコーダーパルスｂの位相より９０°遅相に成る。
ＣＨＡに入力されるパルスａの位相は、モータ１０が正
回転時には、チャンネルＣＨＢに入力される、エンコー
ダーパルスｂの位相より９０°進相であるけれども、モ
ータ１０の回転方向が正回転より逆回転に変われば、エ
ンコーダーパルスｂの位相より９０°遅相に成る。
【００３０】即ち、パルス波形ｂの中間部分にある上昇
エッジｂｒ１は、パルス波形ａの中間部分にある上昇エ
ッジａｒ１より、その位相が９０°先立つようになる。
エッジｂｒ１は、パルス波形ａの中間部分にある上昇エ
ッジａｒ１より、その位相が９０°先立つようになる。
【００３１】次に、パルス波形ｂ中の上昇エッジｂｒ２
は、パルス波形ａ中の上昇エッジａｒ２より、その位相
が９０°遅れるようになるが、これは、モータ１０の回
転方向が、逆回転から再び正回転に変わったことを示
す。
は、パルス波形ａ中の上昇エッジａｒ２より、その位相
が９０°遅れるようになるが、これは、モータ１０の回
転方向が、逆回転から再び正回転に変わったことを示
す。
【００３２】一方、ディコーダ／カウンター４１の端子
Ｕ／Ｄにおいては、図３ｄに図示されたところのよう
に、モータ１０の正回転方向に対するパルス信号が出力
される。
Ｕ／Ｄにおいては、図３ｄに図示されたところのよう
に、モータ１０の正回転方向に対するパルス信号が出力
される。
【００３３】次に、４逓倍パルス信号ｃは、ナンドゲー
ト１３及び１４の入力端子に供給され、アップ／ダウン
パルス信号ｄは、ナンドゲート１３の、又、他の入力端
子にインバーター１２を経て供給されると同時に、ナン
ドゲート１４の、又、他の入力端子に供給される。
ト１３及び１４の入力端子に供給され、アップ／ダウン
パルス信号ｄは、ナンドゲート１３の、又、他の入力端
子にインバーター１２を経て供給されると同時に、ナン
ドゲート１４の、又、他の入力端子に供給される。
【００３４】このようにして、ナンドゲート１４の出力
端子には、図３ｅに図示されたところのように、正回転
方向に対するパルス信号ｃが反転されて出力され、ナン
ドゲート１３の出力端子には、図３ｆに図示されたとこ
ろのように、モータ１０の逆回転方向に対するパルス信
号が反転され出力される。パルス信号ｅ及びｆは、夫々
計数処理されるべく、４逓倍パルスカウンター７１のア
ップカウント端子ＣＴＵ及び、ダウンカウント端子ＣＴ
Ｄに入力される。
端子には、図３ｅに図示されたところのように、正回転
方向に対するパルス信号ｃが反転されて出力され、ナン
ドゲート１３の出力端子には、図３ｆに図示されたとこ
ろのように、モータ１０の逆回転方向に対するパルス信
号が反転され出力される。パルス信号ｅ及びｆは、夫々
計数処理されるべく、４逓倍パルスカウンター７１のア
ップカウント端子ＣＴＵ及び、ダウンカウント端子ＣＴ
Ｄに入力される。
【００３５】４逓倍パルス信号ｃは、更に、一連のシュ
ミットトリガーインバーター１５乃至１８を経て、所定
時間遅延された後に、第１及び第２比較器８１及び８２
の端子Ｇに入力され、第１及び第２比較器８１及び８２
をインエイブル又はディスエイブルさせる。
ミットトリガーインバーター１５乃至１８を経て、所定
時間遅延された後に、第１及び第２比較器８１及び８２
の端子Ｇに入力され、第１及び第２比較器８１及び８２
をインエイブル又はディスエイブルさせる。
【００３６】４逓倍パルスカウンター７１のケリ出力端
子ＣＡＲ及びバロウ出力端子ＢＣＲは、前述したところ
のように、４逓倍パルスカウンター７２のアップカウン
タト端子ＣＴＵ及びダウンカウント端子ＣＴＤに入力さ
れるようになり、４ビットのカウンター出力が８ビット
に拡張される。図３ｊ乃至１は４逓倍パルスカウンター
７１の、一部出力端子における波形を示したものであ
る。４逓倍パルスカウンター７１及び７２の８ビットカ
ウンター出力は、第１及び第２比較器８１及び８２の入
力端子Ｐ０乃至Ｐ７に、それぞれ供給される。
子ＣＡＲ及びバロウ出力端子ＢＣＲは、前述したところ
のように、４逓倍パルスカウンター７２のアップカウン
タト端子ＣＴＵ及びダウンカウント端子ＣＴＤに入力さ
れるようになり、４ビットのカウンター出力が８ビット
に拡張される。図３ｊ乃至１は４逓倍パルスカウンター
７１の、一部出力端子における波形を示したものであ
る。４逓倍パルスカウンター７１及び７２の８ビットカ
ウンター出力は、第１及び第２比較器８１及び８２の入
力端子Ｐ０乃至Ｐ７に、それぞれ供給される。
【００３７】一方、使用者は制御及び分周数設定部３０
のスイッチボード３１を通じて、好ましき分周数を設定
するようになるが、例えば、モータ１０の速度が増加す
れば、分周数Ｎを増加させ、モータ１０の速度が減少す
れば、分周数Ｎを減少させる。
のスイッチボード３１を通じて、好ましき分周数を設定
するようになるが、例えば、モータ１０の速度が増加す
れば、分周数Ｎを増加させ、モータ１０の速度が減少す
れば、分周数Ｎを減少させる。
【００３８】以下においては、分周数Ｎが００００ ０
０１１2 に設定されたものとして説明する。
０１１2 に設定されたものとして説明する。
【００３９】先ず、アップカウント動作に対して説明す
る。使用者が分周数Ｎを００００００１１2 に設定する
時、スイッチボード３１よりの信号は、直ぐ第２比較器
８２の端子Ｑ０〜Ｑ７に入力される。第２比較器８２
は、４逓倍パルスカウンター７１及び７２の計数値、即
ち、端子Ｐ０〜Ｐ７の値が設定値と同じになる時、端子
Ｐ＝Ｑにおいて、図３ｉに図示されたところのように、
４逓倍パルスの毎３個当たり１個ずつのローレベルのパ
ルスを出力させる。該パルス信号は以後に分周カウンタ
ー９０のアップカウント端子ＣＴＵに入力される。
る。使用者が分周数Ｎを００００００１１2 に設定する
時、スイッチボード３１よりの信号は、直ぐ第２比較器
８２の端子Ｑ０〜Ｑ７に入力される。第２比較器８２
は、４逓倍パルスカウンター７１及び７２の計数値、即
ち、端子Ｐ０〜Ｐ７の値が設定値と同じになる時、端子
Ｐ＝Ｑにおいて、図３ｉに図示されたところのように、
４逓倍パルスの毎３個当たり１個ずつのローレベルのパ
ルスを出力させる。該パルス信号は以後に分周カウンタ
ー９０のアップカウント端子ＣＴＵに入力される。
【００４０】次に、ダウンカウントする場合に、スイッ
チボード３１よりの信号は、緩衝記憶用バッファー３２
を経て、マイクロプロセッサー３３に入力される。マイ
クロプロセッサー３３においては、このような設定値の
２の補数値、即ち、１１１１１１００2 を求め、これは
ラッチ３４を通じて、第１比較器８１の端子Ｑ０〜Ｑ７
に出力する。
チボード３１よりの信号は、緩衝記憶用バッファー３２
を経て、マイクロプロセッサー３３に入力される。マイ
クロプロセッサー３３においては、このような設定値の
２の補数値、即ち、１１１１１１００2 を求め、これは
ラッチ３４を通じて、第１比較器８１の端子Ｑ０〜Ｑ７
に出力する。
【００４１】第１比較器８１においては、４逓倍パルス
カウンター７１及び７２において計数された、ダウンカ
ウント値、即ち、端子Ｐ０〜Ｐ７の入力値が設定値と同
じになる時、端子Ｐ＝Ｑにおいて図３ｈに図示されたと
ころのような、ローレベルのパルスを出力させるように
なる。該パルス信号は以後に分周カウンター９０のダウ
ンカウント端子ＣＴＤに入力される。
カウンター７１及び７２において計数された、ダウンカ
ウント値、即ち、端子Ｐ０〜Ｐ７の入力値が設定値と同
じになる時、端子Ｐ＝Ｑにおいて図３ｈに図示されたと
ころのような、ローレベルのパルスを出力させるように
なる。該パルス信号は以後に分周カウンター９０のダウ
ンカウント端子ＣＴＤに入力される。
【００４２】一方、第１及び第２比較器８１及び８２の
端子Ｐ＝Ｑにおいて出力された、ローレベルのパルス信
号は、以後に所定時間遅延され、４逓倍パルスカウンタ
ー７１及び７２の端子ＬＤに入力される。４逓倍パルス
カウンター７１及び７２の端子ＬＤに、ローレベルのパ
ルス信号が入力される時毎に、４逓倍パルスカウンター
７１及び７２はリセットされ、新たな計数動作を遂行す
るようになる。
端子Ｐ＝Ｑにおいて出力された、ローレベルのパルス信
号は、以後に所定時間遅延され、４逓倍パルスカウンタ
ー７１及び７２の端子ＬＤに入力される。４逓倍パルス
カウンター７１及び７２の端子ＬＤに、ローレベルのパ
ルス信号が入力される時毎に、４逓倍パルスカウンター
７１及び７２はリセットされ、新たな計数動作を遂行す
るようになる。
【００４３】この時、遅延された４逓倍パルス信号ｇ
は、第１及び第２比較器８１及び８２の端子Ｇに入力さ
れ、４逓倍パルス信号ｄが４逓倍パルスカウンター７１
及び７２において、セッティングされる時まで、第１及
び第２比較器８１及び８２をディスエイブルさせる。
は、第１及び第２比較器８１及び８２の端子Ｇに入力さ
れ、４逓倍パルス信号ｄが４逓倍パルスカウンター７１
及び７２において、セッティングされる時まで、第１及
び第２比較器８１及び８２をディスエイブルさせる。
【００４４】分周カウンター９０は、端子ＣＴＵ及びＣ
ＴＤを通じて入力されたパルス信号を計数して、端子Ｑ
Ａ及びＱＢを通じて出力するようになる。分周カウンタ
ー９０の端子ＱＡ及びＱＢを通じて出力された信号は、
イックスクルシーブオアゲート２７において、排他的論
理合され、図３ｎに図示されたところのような信号が出
力され、端子ＱＢを通じて、図３ｍに図示されたところ
のような、信号が出力され、３分周されたエンコーダー
パルス信号を得るようになる。
ＴＤを通じて入力されたパルス信号を計数して、端子Ｑ
Ａ及びＱＢを通じて出力するようになる。分周カウンタ
ー９０の端子ＱＡ及びＱＢを通じて出力された信号は、
イックスクルシーブオアゲート２７において、排他的論
理合され、図３ｎに図示されたところのような信号が出
力され、端子ＱＢを通じて、図３ｍに図示されたところ
のような、信号が出力され、３分周されたエンコーダー
パルス信号を得るようになる。
【００４５】このようにして、分周されたエンコーダー
パルスは、マイクロプロセッサー３３に提供され、向後
モータ１０の回転速度及び回転方向を制御するのに使用
される。
パルスは、マイクロプロセッサー３３に提供され、向後
モータ１０の回転速度及び回転方向を制御するのに使用
される。
【００４６】しかし、分周カウンター９０の端子ＱＡ及
びＱＢより出力された値が同時に変わる時、イックスク
ルシーブオアゲート２７において、好ましくないノイズ
パルスが発生されることもある。これを防止するために
分周されたエンコーダーパルスを、Ｄ−フリップフロッ
プ６１及び６２を経て、出力させるようになる。
びＱＢより出力された値が同時に変わる時、イックスク
ルシーブオアゲート２７において、好ましくないノイズ
パルスが発生されることもある。これを防止するために
分周されたエンコーダーパルスを、Ｄ−フリップフロッ
プ６１及び６２を経て、出力させるようになる。
【００４７】以上においては、分周数を使用者がスイッ
チボードにより設定するものとして説明したが、マイク
ロプロセッサーにエンコーダーパルス列の毎上昇エッ
ジ、又は、毎下降エッジの間の基準高周波パルス数を予
め設定させた後、現在の高周波パルスが基準高周波パル
ス数より少なくなる時、自動的に分周数を増加させるこ
とも可能である。
チボードにより設定するものとして説明したが、マイク
ロプロセッサーにエンコーダーパルス列の毎上昇エッ
ジ、又は、毎下降エッジの間の基準高周波パルス数を予
め設定させた後、現在の高周波パルスが基準高周波パル
ス数より少なくなる時、自動的に分周数を増加させるこ
とも可能である。
【００４８】
【発明の効果】以上において説明したところのように、
本発明のエンコーダー形モータの速度検出装置によれ
ば、モータに付着されたエンコーダーより発生されるパ
ルス列を適切に分周（最大１２８分周）させることがで
きるべく成すことにより、広い範囲に亘って正確にモー
タの速度を測定することができる効果がある。
本発明のエンコーダー形モータの速度検出装置によれ
ば、モータに付着されたエンコーダーより発生されるパ
ルス列を適切に分周（最大１２８分周）させることがで
きるべく成すことにより、広い範囲に亘って正確にモー
タの速度を測定することができる効果がある。
【図１】本発明による速度検出装置の概略的な構成図で
ある
ある
【図２】本発明による速度検出装置の詳細な回路図であ
る
る
【図３】図２に図示した回路の主要部分における出力波
形図である。
形図である。
１０ サーボモータ ２０ エンコーダー部 ３０ 制御及び分周数設定部 ４０ ４逓倍パルス発生部 ５０ 分周部 ６０ グリッチ除去部
Claims (4)
- 【請求項１】 モータと：モータに付着され、前記モー
タの駆動速度に対し、相互９０°の位相差を有する、少
なくとも、２個のエンコーダーパルス信号を発生させ
る、エンコーダー手段と：内蔵されているプログラムに
従って、モータの回転速度及び方向を制御し、設定され
た分周数に伴う分周制御信号を出力する制御及び分周数
設定手段と：前記エンコーダー手段より出力される、前
記２個のエンコーダーパルス信号の状態変化に伴う、４
逓倍パルス信号及びアップ／ダウンパルス信号より、モ
ータの正回転及び逆回転に対する４逓倍パルス信号を分
離して、出力する４逓倍パルス発生手段と、 前記４逓倍パルス発生手段より出力された４逓倍パルス
信号を、アップ及びダウンカウントし、前記制御及び分
周数設定手段より出力された、分周制御信号に従って分
周された、エンコーダーパルス信号を出力する分周手段
にて成された、エンコーダー形モータの速度検出装置。 - 【請求項２】 前記制御及び分周数設定手段は、分周す
べき数を設定するためのスイッチボードと：前記スイッ
チボードにより入力される分周数を、緩衝記憶するバッ
ファーと：前記バッファーより入力された信号を受け
て、分周制御信号を出力するマイクロプロセッサー及び
前記マイクロプロセッサーより出力される分周制御信号
を、一時的に記憶するラッチにて成されたことを特徴と
する、請求項１記載のエンコーダー形モータの速度検出
装置。 - 【請求項３】 前記分周手段は、前記４逓倍パルス発生
手段よりのパルス信号の個数をアップ又はダウンカウン
トする４逓倍パルスカンウターと：前記制御及び分周数
設定手段より出力された分周制御信号と、前記４逓倍パ
ルスカウンターの出力信号を比較する第１及び第２比較
器及び前記第１及び第２比較器より出力されたパルス信
号に従って、分周されたエンコーダーパルスを発生させ
る、分周カウンターで成されたことを特徴とする、請求
項１記載のエンコーダー形モータの速度検出装置。 - 【請求項４】 前記分周手段より出力されるエンコーダ
ーパルスに随伴された、ノイズパルスを除くためのグリ
ッチ除去手段が、更に設けられたことを特徴とする、請
求項１乃至３記載のエンコーダー形モータの速度検出装
置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920012188A KR100203063B1 (ko) | 1992-07-09 | 1992-07-09 | 엔코더형모터의속도검출장치 |
| KR199212188 | 1992-07-09 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06189573A true JPH06189573A (ja) | 1994-07-08 |
| JP2781327B2 JP2781327B2 (ja) | 1998-07-30 |
Family
ID=19336046
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5169209A Expired - Fee Related JP2781327B2 (ja) | 1992-07-09 | 1993-07-08 | エンコーダー形モータの速度検出装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5367241A (ja) |
| JP (1) | JP2781327B2 (ja) |
| KR (1) | KR100203063B1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5883487A (en) * | 1997-07-25 | 1999-03-16 | Continental X-Ray Corporation | Method and apparatus for determining the speed of rotation of an AC motor |
| US6121747A (en) * | 1997-09-02 | 2000-09-19 | Servologic Ltd. | Electric motor controller |
| US7183935B2 (en) * | 2004-10-14 | 2007-02-27 | Rockwell Automation Technologies, Inc. | Method and apparatus for determining motor velocity using edge mode hysteresis with a finite impulse response average filter |
| KR100882473B1 (ko) * | 2007-06-28 | 2009-02-09 | 경북대학교 산학협력단 | 모터 엔코더용 부동 소수점 속도 검출장치 |
| KR101422919B1 (ko) * | 2012-09-05 | 2014-07-23 | 삼성전기주식회사 | 모터 구동 장치 및 그 동작 방법 |
| JP7094709B2 (ja) * | 2018-01-30 | 2022-07-04 | 住友重機械工業株式会社 | インバータ装置、ロール・ツー・ロール搬送システム、モータ制御システム |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04127617A (ja) * | 1990-09-19 | 1992-04-28 | Hitachi Ltd | 位相差パルス信号の分周装置 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2333413C2 (de) * | 1973-06-30 | 1975-10-02 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Verfahren zur Anzeige und/oder Registrierung elektrischer Größen und Anzeige- bzw. Registriergerät unter Anwendung dieses Verfahrens |
| US3924721A (en) * | 1974-10-11 | 1975-12-09 | Burroughs Corp | Digital logic and servo system for print head rotate control |
| DE2739846B2 (de) * | 1977-09-03 | 1979-10-18 | Danfoss A/S, Nordborg (Daenemark) | Anordnung zum Führen der Drehzahl eines oder mehrerer Folgemotoren in Abhängigkeit von der Pulsfrequenz eines Führungspulsfrequenzgebers |
| US4355305A (en) * | 1980-04-24 | 1982-10-19 | The Bendix Corporation | Resolver processor with error detection |
| JPS6038954B2 (ja) * | 1980-12-30 | 1985-09-03 | ファナック株式会社 | 誘導電動機駆動方式 |
| US4575667A (en) * | 1981-06-09 | 1986-03-11 | Fanuc Ltd | AC Motor speed control apparatus |
| JPS5879489A (ja) * | 1981-11-04 | 1983-05-13 | Fanuc Ltd | Ａｃモ−タ制御方式 |
| JPS58157384A (ja) * | 1982-03-12 | 1983-09-19 | Fanuc Ltd | 交流モ−タの駆動方式 |
| US4558269A (en) * | 1982-04-22 | 1985-12-10 | Fanuc Ltd | Induction motor drive apparatus |
| JPS5980186A (ja) * | 1982-10-26 | 1984-05-09 | Fanuc Ltd | モ−タのロ−タ位置検出回路 |
| JPS59189401A (ja) * | 1983-04-13 | 1984-10-27 | Fanuc Ltd | 位置制御装置 |
| US4578746A (en) * | 1984-04-03 | 1986-03-25 | Westinghouse Electric Corp. | Interlaced pulse-width modulated unrestricted frequency changer system |
| US4581696A (en) * | 1984-04-03 | 1986-04-08 | Westinghouse Electric Corp. | Control method and apparatus for a UFC for minimizing input current distortions |
| JPS63123267A (ja) * | 1986-11-13 | 1988-05-27 | Ricoh Co Ltd | サ−ボ制御装置 |
-
1992
- 1992-07-09 KR KR1019920012188A patent/KR100203063B1/ko not_active IP Right Cessation
-
1993
- 1993-07-07 US US08/086,826 patent/US5367241A/en not_active Expired - Lifetime
- 1993-07-08 JP JP5169209A patent/JP2781327B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04127617A (ja) * | 1990-09-19 | 1992-04-28 | Hitachi Ltd | 位相差パルス信号の分周装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2781327B2 (ja) | 1998-07-30 |
| KR100203063B1 (ko) | 1999-06-15 |
| KR940002612A (ko) | 1994-02-17 |
| US5367241A (en) | 1994-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06189573A (ja) | エンコーダー形モータの速度検出装置 | |
| US5032779A (en) | Driving circuit for stepping motor | |
| JP2561887B2 (ja) | サーボモータの回転数計数回路 | |
| JP3250356B2 (ja) | 回転位置検出装置 | |
| JPH061279B2 (ja) | デイジタル式速度検出装置 | |
| JP3195801B2 (ja) | ディジタルカウンタ装置 | |
| JPH07190807A (ja) | エンコーダのパルスカウント回路 | |
| JPH04233467A (ja) | モータの速度測定方法及びその装置 | |
| JPS61157282A (ja) | モ−タ制御装置 | |
| JPH01113670A (ja) | 回転検出器 | |
| JPS61189460A (ja) | 速度検出器の故障検出方法 | |
| JP2714910B2 (ja) | フレキシブル・ディスク装置 | |
| JPH05188067A (ja) | サーボモータの速度検出装置 | |
| JP2567166B2 (ja) | かけ歯センサ用回路 | |
| JPH0157850B2 (ja) | ||
| KR940004954B1 (ko) | 엔코더형 모터의 속도 검출장치 및 방법 | |
| JPS5850396B2 (ja) | 信号選択回路 | |
| JP2725463B2 (ja) | サーボモータの速度検出装置 | |
| JP2692976B2 (ja) | 同期式カウンタ | |
| JP2611099B2 (ja) | 変位測定装置 | |
| JPH03162622A (ja) | 計数回路 | |
| JPH05341959A (ja) | 比較回路 | |
| JPH0214617A (ja) | カウンタ装置 | |
| JPS6193959A (ja) | 速度検出装置 | |
| JPS6091268A (ja) | 回転速度・方向検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980414 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090515 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |