JPH06181321A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH06181321A JPH06181321A JP4352908A JP35290892A JPH06181321A JP H06181321 A JPH06181321 A JP H06181321A JP 4352908 A JP4352908 A JP 4352908A JP 35290892 A JP35290892 A JP 35290892A JP H06181321 A JPH06181321 A JP H06181321A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- gate
- semiconductor device
- electrodes
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【目的】 高周波帯での使用に好適な電界効果トランジ
スタの電極の構造に係る半導体装置を提供すること。 【構成】 バイアホ−ルを介して裏面に電気的にショ−
トされる一体化したソ−ス引き出し電極2と絶縁物を介
して或いは空間的に分離されて交叉する複数のゲ−ト引
き出し電極7を有し、かつ、ドレイン電極とゲ−ト電極
が半導体チップの反対側に配置されている構造からなる
半導体装置。 【効果】 すべての単位ゲ−ト電極の位相を均一にする
ことができ、また、ドレイン側の位相も通常と同レベル
に保つことができ、その結果、利得効率等の優れたデバ
イスを提供することができる。
スタの電極の構造に係る半導体装置を提供すること。 【構成】 バイアホ−ルを介して裏面に電気的にショ−
トされる一体化したソ−ス引き出し電極2と絶縁物を介
して或いは空間的に分離されて交叉する複数のゲ−ト引
き出し電極7を有し、かつ、ドレイン電極とゲ−ト電極
が半導体チップの反対側に配置されている構造からなる
半導体装置。 【効果】 すべての単位ゲ−ト電極の位相を均一にする
ことができ、また、ドレイン側の位相も通常と同レベル
に保つことができ、その結果、利得効率等の優れたデバ
イスを提供することができる。
Description
【0001】
【産業上の利用分野】本発明は、複数の単位ゲ−ト電極
を“櫛型状”に配置した半導体装置に関し、特に1GHz
以上の高周波帯での使用に好適な電界効果トランジスタ
に係る半導体装置に関する。
を“櫛型状”に配置した半導体装置に関し、特に1GHz
以上の高周波帯での使用に好適な電界効果トランジスタ
に係る半導体装置に関する。
【0002】
【従来の技術】従来この種半導体装置(電界効果トラン
ジスタ)の電極の構造としては、特開平3−58435号公報
に記載の構造(以下、公知例1という。)及び特開平2
−54540号公報に記載の構造(以下、公知例2とい
う。)のものが提案されている。以下公知例1及び公知
例2を参照しながら、従来の技術について説明する。
ジスタ)の電極の構造としては、特開平3−58435号公報
に記載の構造(以下、公知例1という。)及び特開平2
−54540号公報に記載の構造(以下、公知例2とい
う。)のものが提案されている。以下公知例1及び公知
例2を参照しながら、従来の技術について説明する。
【0003】(公知例1)図2は、公知例1のチップの
平面図(特開平3−58435号公報に記載の第1図に相当す
る図)であって、3はゲ−トボンディング電極、6は単
位ゲ−ト電極、9は第1バスバ−電極、10は第2バスバ
−電極、11はスル−ホ−ルである。
平面図(特開平3−58435号公報に記載の第1図に相当す
る図)であって、3はゲ−トボンディング電極、6は単
位ゲ−ト電極、9は第1バスバ−電極、10は第2バスバ
−電極、11はスル−ホ−ルである。
【0004】この公知例1のものは、図2に示すよう
に、第1バスバ−電極9とゲ−トボンデング電極3につ
ながる第2バスバ−電極10を絶縁膜(図示せず)を介し
て積層すると共にこの絶縁膜に設けたスル−ホ−ル11を
介して両者を電気接続する。そして、このスル−ホ−ル
11は、各単位ゲ−ト電極6とゲ−トボンディング電極3
との幾何学的な距離がそれぞれ等しくなる位置に配設し
た構造からなる。上記構造からなるので、公知例1で
は、特に各単位ゲ−ト電極6間での高周波信号の位相差
を低減して単位電界効果トランジスタ間の不均一な動作
を解消し、トランジスタの性能を改善する効果が生じ
る。
に、第1バスバ−電極9とゲ−トボンデング電極3につ
ながる第2バスバ−電極10を絶縁膜(図示せず)を介し
て積層すると共にこの絶縁膜に設けたスル−ホ−ル11を
介して両者を電気接続する。そして、このスル−ホ−ル
11は、各単位ゲ−ト電極6とゲ−トボンディング電極3
との幾何学的な距離がそれぞれ等しくなる位置に配設し
た構造からなる。上記構造からなるので、公知例1で
は、特に各単位ゲ−ト電極6間での高周波信号の位相差
を低減して単位電界効果トランジスタ間の不均一な動作
を解消し、トランジスタの性能を改善する効果が生じ
る。
【0005】(公知例2)図3は、公知例2のチップの
平面図であり、これは特開平2−54540号公報に記載の第
3図に相当する図であって、公知例2において最も効果
が大きいと考えられる具体例(各セル毎に引き出すよう
にした例)を転記したものである。図3中の3はゲ−ト
ボンディング電極、12はソ−ス引き出し電極、13はドレ
イン引き出し電極である。
平面図であり、これは特開平2−54540号公報に記載の第
3図に相当する図であって、公知例2において最も効果
が大きいと考えられる具体例(各セル毎に引き出すよう
にした例)を転記したものである。図3中の3はゲ−ト
ボンディング電極、12はソ−ス引き出し電極、13はドレ
イン引き出し電極である。
【0006】この公知例2の電界効果トランジスタの電
極構造は、ゲ−ト、ソ−ス、ドレインの各電極を櫛形に
併設してなる電界効果トランジスタにおいて、これらの
電極をソ−ス電極を囲む仮想四辺形の1つの対角位置に
ドレイン引き出し電極13を配し、さらにこの仮想四辺形
のフィンガと直角な辺のうちドレインバスラインを含ま
ない辺にゲ−トバスラインを配した構造からなる。この
公知例2では、ソ−ス電極にバイアホ−ルによる接地技
術を用いていないので、幅広のソ−ス電極が形成でき、
ソ−ス引き出し部をゲ−ト引き出し部と反対方向に形成
することを特徴とするものであり、この構造により図3
より容易に想定されるように、ゲ−ト引き出し電極を多
数形成することにより、ゲ−ト引き出し電極1ケあたり
の単位ゲ−ト電極の数をいくらでも縮小することができ
る利点を有している。
極構造は、ゲ−ト、ソ−ス、ドレインの各電極を櫛形に
併設してなる電界効果トランジスタにおいて、これらの
電極をソ−ス電極を囲む仮想四辺形の1つの対角位置に
ドレイン引き出し電極13を配し、さらにこの仮想四辺形
のフィンガと直角な辺のうちドレインバスラインを含ま
ない辺にゲ−トバスラインを配した構造からなる。この
公知例2では、ソ−ス電極にバイアホ−ルによる接地技
術を用いていないので、幅広のソ−ス電極が形成でき、
ソ−ス引き出し部をゲ−ト引き出し部と反対方向に形成
することを特徴とするものであり、この構造により図3
より容易に想定されるように、ゲ−ト引き出し電極を多
数形成することにより、ゲ−ト引き出し電極1ケあたり
の単位ゲ−ト電極の数をいくらでも縮小することができ
る利点を有している。
【0007】
【発明が解決しようとする課題】上記したような公知例
1及び2に示す複数の単位半導体素子を集合させてなる
半導体素子においては、その性能を最大限に引き出させ
るよう、各単位半導体素子が均一動作することが望まし
い。この均一動作の具体的パラメ−タは種々あるが、そ
の中で同位相で動作させることは非常に重要である。
1及び2に示す複数の単位半導体素子を集合させてなる
半導体素子においては、その性能を最大限に引き出させ
るよう、各単位半導体素子が均一動作することが望まし
い。この均一動作の具体的パラメ−タは種々あるが、そ
の中で同位相で動作させることは非常に重要である。
【0008】ところで、公知例1においては、ゲ−トボ
ンディング電極3と各単位ゲ−ト電極6間の距離を第2
バスバ−電極10のコンタクトホ−ルを設けることによ
り、最大位相差を約1/2に縮小させている(図2参
照)。一方、公知例2では、ゲ−ト引き出し電極での位
相がほぼ同相と考えられることから、原理的には2単位
ゲ−ト電極に1つのゲ−ト引き出し電極を設けることに
より、すべての単位ゲ−ト電極を同相にすることができ
る。
ンディング電極3と各単位ゲ−ト電極6間の距離を第2
バスバ−電極10のコンタクトホ−ルを設けることによ
り、最大位相差を約1/2に縮小させている(図2参
照)。一方、公知例2では、ゲ−ト引き出し電極での位
相がほぼ同相と考えられることから、原理的には2単位
ゲ−ト電極に1つのゲ−ト引き出し電極を設けることに
より、すべての単位ゲ−ト電極を同相にすることができ
る。
【0009】公知例1においては、特殊なバスバ−電極
を設けなくともゲ−トボンディング電極1個あたり2本
の単位ゲ−ト電極とすれば位相差はないのであるが、各
単位ゲ−ト電極間の距離は、チップサイズを縮小させる
ため、通常5〜20μmと狭くとるのに対し、ゲ−トパッ
ドは、ボンディングの量産性を確保するため、50〜100
μmが必要であり、更に、ゲ−ト引き出し電極とソ−ス
引き出し電極を作製するため、通常150〜300μmの横幅
となり、1ゲ−トパッドあたり10〜20本の単位ゲ−ト電
極を有するのが通常である。例えば16本の単位ゲ−ト電
極を有する場合を考えると、公知例1については、第2
バスバ−電極を設けることにより8種の位相から4種の
位相に位相差が低減されるが、それ以下にはできない問
題点を有している。
を設けなくともゲ−トボンディング電極1個あたり2本
の単位ゲ−ト電極とすれば位相差はないのであるが、各
単位ゲ−ト電極間の距離は、チップサイズを縮小させる
ため、通常5〜20μmと狭くとるのに対し、ゲ−トパッ
ドは、ボンディングの量産性を確保するため、50〜100
μmが必要であり、更に、ゲ−ト引き出し電極とソ−ス
引き出し電極を作製するため、通常150〜300μmの横幅
となり、1ゲ−トパッドあたり10〜20本の単位ゲ−ト電
極を有するのが通常である。例えば16本の単位ゲ−ト電
極を有する場合を考えると、公知例1については、第2
バスバ−電極を設けることにより8種の位相から4種の
位相に位相差が低減されるが、それ以下にはできない問
題点を有している。
【0010】一方、公知例2においては、ゲ−ト引き出
し電極の形状を本発明のようにしてゲ−ト引き出し電極
中の制約を除いたとして、単位ゲ−ト電極間の位相差を
すべて均一にしたとしても、公知例2の特開平3−58435
号公報に記載されているように、ゲ−トの位相差ほど顕
著ではないが、ドレインでの位相差により利得は低下す
るという問題点がある。
し電極の形状を本発明のようにしてゲ−ト引き出し電極
中の制約を除いたとして、単位ゲ−ト電極間の位相差を
すべて均一にしたとしても、公知例2の特開平3−58435
号公報に記載されているように、ゲ−トの位相差ほど顕
著ではないが、ドレインでの位相差により利得は低下す
るという問題点がある。
【0011】本発明は、上記公知例1及び公知例2の上
記問題点を解消し、特に、複数本の電極を配列した素子
における入力及び出力間での信号の位相ずれを防止し、
素子の高利得化、高効率化を図る半導体装置を提供する
ことを目的とする。また本発明は、複数の単位半導体素
子を集合させてなる半導体素子において、その性能を最
大限に引き出せるように各単位半導体素子を均一動作さ
せることができる電界効果トランジスタの電極構造に係
る半導体装置を提供することを目的とする。
記問題点を解消し、特に、複数本の電極を配列した素子
における入力及び出力間での信号の位相ずれを防止し、
素子の高利得化、高効率化を図る半導体装置を提供する
ことを目的とする。また本発明は、複数の単位半導体素
子を集合させてなる半導体素子において、その性能を最
大限に引き出せるように各単位半導体素子を均一動作さ
せることができる電界効果トランジスタの電極構造に係
る半導体装置を提供することを目的とする。
【0012】
【課題を解決するための手段】本発明の電界効果トラン
ジスタの電極構造は、その特徴とするところは、バイア
ホ−ルを介して裏面に電気的にショ−トされる一体化し
た(50〜100μm)×(50〜2000μm)ソ−ス引き出し電極
と絶縁物を介して或いは空間的に分離されて交叉する複
数のゲ−ト引き出し電極を有し、かつ、ドレイン電極と
ゲ−ト電極が半導体チップの反対側に配置されている点
にあり、これにより上記目的とする半導体装置を提供す
るものである。
ジスタの電極構造は、その特徴とするところは、バイア
ホ−ルを介して裏面に電気的にショ−トされる一体化し
た(50〜100μm)×(50〜2000μm)ソ−ス引き出し電極
と絶縁物を介して或いは空間的に分離されて交叉する複
数のゲ−ト引き出し電極を有し、かつ、ドレイン電極と
ゲ−ト電極が半導体チップの反対側に配置されている点
にあり、これにより上記目的とする半導体装置を提供す
るものである。
【0013】即ち、本発明は、「(1) バイアホ−ルを介
して裏面に電気的にショ−トされる一体化したソ−ス引
き出し電極と絶縁物を介して或いは空間的に分離されて
交叉する複数のゲ−ト引き出し電極を有し、かつ、(2)
ドレイン電極とゲ−ト電極が半導体チップの反対側に配
置されている、構造からなることを特徴とする半導体装
置。」を要旨とするものである。
して裏面に電気的にショ−トされる一体化したソ−ス引
き出し電極と絶縁物を介して或いは空間的に分離されて
交叉する複数のゲ−ト引き出し電極を有し、かつ、(2)
ドレイン電極とゲ−ト電極が半導体チップの反対側に配
置されている、構造からなることを特徴とする半導体装
置。」を要旨とするものである。
【0014】
【実施例】次に、本発明の実施例を挙げ、本発明をより
詳細に説明する。 (実施例1)図1は、本発明の第1実施例を示す半導体
チップの表面図である。図1において、1はドレイン引
き出し電極、2はソ−ス引き出し電極、3はゲ−トボン
デイング電極、4はバイアホ−ル形成領域、5はゲ−ト
バスバ−、6は単位ゲ−ト電極、7はゲ−ト引き出し電
極、8はゲ−トバスバ−とゲ−ト引き出し電極とのコン
タクト部である。
詳細に説明する。 (実施例1)図1は、本発明の第1実施例を示す半導体
チップの表面図である。図1において、1はドレイン引
き出し電極、2はソ−ス引き出し電極、3はゲ−トボン
デイング電極、4はバイアホ−ル形成領域、5はゲ−ト
バスバ−、6は単位ゲ−ト電極、7はゲ−ト引き出し電
極、8はゲ−トバスバ−とゲ−ト引き出し電極とのコン
タクト部である。
【0015】この実施例1と公知例1とを比べると、ゲ
−ト引き出し電極のコンタクト部からの単位ゲ−ト電極
の数は、公知例1では、7本であり、コンタクトの左右
で4本の単位ゲ−ト電極間で位相が異なるのに対し(前
記図2参照)、本発明は、図1に示すように、2本の単
位ゲ−ト電極6を1つの引き出し電極でうけているた
め、すべての単位ゲ−ト電極6が同位相となる。
−ト引き出し電極のコンタクト部からの単位ゲ−ト電極
の数は、公知例1では、7本であり、コンタクトの左右
で4本の単位ゲ−ト電極間で位相が異なるのに対し(前
記図2参照)、本発明は、図1に示すように、2本の単
位ゲ−ト電極6を1つの引き出し電極でうけているた
め、すべての単位ゲ−ト電極6が同位相となる。
【0016】この構成の実現のため、5〜20μm程度の
細いゲ−ト引き出し電極7を複数配置し、ソ−ス引き出
し電極2上を絶縁膜を介して、或いは、エア−ブリッジ
技術を用いて空中配線することにより空間的に分離し、
ゲ−トボンディング電極3に接続されている。また、こ
の構成とすることにより、公知例2に示したドレイン引
き出し電極をひきまわす必要もなく、ドレイン引き出し
電極1は、ゲ−トボンディング電極3の反対側に配置す
ることができる。
細いゲ−ト引き出し電極7を複数配置し、ソ−ス引き出
し電極2上を絶縁膜を介して、或いは、エア−ブリッジ
技術を用いて空中配線することにより空間的に分離し、
ゲ−トボンディング電極3に接続されている。また、こ
の構成とすることにより、公知例2に示したドレイン引
き出し電極をひきまわす必要もなく、ドレイン引き出し
電極1は、ゲ−トボンディング電極3の反対側に配置す
ることができる。
【0017】次に、この実施例1に示す半導体チップの
作製法について説明する。この半導体チップの製造法
は、以下に記載するように、従来の技術を用いて容易に
製造することができる。まず、単位ゲ−ト電極6、ゲ−
トバスバ−5、オ−ミック電極の形成及びパッシベ−シ
ョン膜成長までは、通常の方法で形成する。その後ドレ
イン引き出し電極1、ソ−ス引き出し電極2を形成する
が、ゲ−トバスバ−5とソ−ス引き出し電極2が交叉す
る領域は、エアブリッジ技術を用いて空中配線する。
作製法について説明する。この半導体チップの製造法
は、以下に記載するように、従来の技術を用いて容易に
製造することができる。まず、単位ゲ−ト電極6、ゲ−
トバスバ−5、オ−ミック電極の形成及びパッシベ−シ
ョン膜成長までは、通常の方法で形成する。その後ドレ
イン引き出し電極1、ソ−ス引き出し電極2を形成する
が、ゲ−トバスバ−5とソ−ス引き出し電極2が交叉す
る領域は、エアブリッジ技術を用いて空中配線する。
【0018】寄生容量が増加することを問題にしないな
らば、ゲ−トバスバ−5上に3000オングストロ−ム以上
のSiO2等の絶縁膜を成長し、その上にソ−ス引き出
し電極2を形成してもよい。次に、ゲ−トバスバ−とゲ
−ト引き出し電極とのコンタクト部8の領域のパッシベ
−ションをかぶったバスバ−上にコンタクトホ−ルを形
成し、再びエアブリッジ技術を用いてゲ−ト引き出し電
極7及びゲ−トボンディング電極3を形成することによ
り、図1に示す構造のものを作製する。
らば、ゲ−トバスバ−5上に3000オングストロ−ム以上
のSiO2等の絶縁膜を成長し、その上にソ−ス引き出
し電極2を形成してもよい。次に、ゲ−トバスバ−とゲ
−ト引き出し電極とのコンタクト部8の領域のパッシベ
−ションをかぶったバスバ−上にコンタクトホ−ルを形
成し、再びエアブリッジ技術を用いてゲ−ト引き出し電
極7及びゲ−トボンディング電極3を形成することによ
り、図1に示す構造のものを作製する。
【0019】バイアホ−ルは、通常半導体基板を20〜12
0μmに研磨し、エッチング等により薄化した後裏面か
ら穴をあけるが、前記したように、ソ−ス引き出し電極
2中が最小50μm□はとってあり、相対位置合わせ精度
を考えても30μm□のバイアホ−ル径をとることができ
る。この広さは、SiやGaAs等においてドライ加工
が量産的に行える充分な大きさとなっている。なお、ゲ
−ト引き出し電極7間の位相差を縮少するため、ゲ−ト
ボンディング電極3の幅と同程度の幅のAuテ−プをボ
ンディングすることが望ましいが、これも現在広く採用
されている技術で作製することができる。
0μmに研磨し、エッチング等により薄化した後裏面か
ら穴をあけるが、前記したように、ソ−ス引き出し電極
2中が最小50μm□はとってあり、相対位置合わせ精度
を考えても30μm□のバイアホ−ル径をとることができ
る。この広さは、SiやGaAs等においてドライ加工
が量産的に行える充分な大きさとなっている。なお、ゲ
−ト引き出し電極7間の位相差を縮少するため、ゲ−ト
ボンディング電極3の幅と同程度の幅のAuテ−プをボ
ンディングすることが望ましいが、これも現在広く採用
されている技術で作製することができる。
【0020】(実施例2)上記実施例1に記載した半導
体装置をさらに多数並列動作させる場合、使用周波数が
20GHzを越えると、ゲ−トボンディングパッドの横幅が
1mm以上では、その幅の中で位相差が著しくなってく
る。従って、さらに多数並列動作させる場合、0.5〜2m
m中の実施例1の電極構成を並列に並べることにより、
位相を均一にすることができる。この場合、DCバイアス
の均一性を保持するため、ゲ−トバスバ−、ドレイン電
極の少なくとも1つ(できれば両方)を接続することに
より、低周波の発振を発生しずらくすることができる。
体装置をさらに多数並列動作させる場合、使用周波数が
20GHzを越えると、ゲ−トボンディングパッドの横幅が
1mm以上では、その幅の中で位相差が著しくなってく
る。従って、さらに多数並列動作させる場合、0.5〜2m
m中の実施例1の電極構成を並列に並べることにより、
位相を均一にすることができる。この場合、DCバイアス
の均一性を保持するため、ゲ−トバスバ−、ドレイン電
極の少なくとも1つ(できれば両方)を接続することに
より、低周波の発振を発生しずらくすることができる。
【0021】
【発明の効果】本発明は、以上詳記したとおり、すべて
の単位ゲ−ト電極の位相を均一にすることができ、ま
た、ドレイン側の位相も通常と同レベルに保つことがで
き、その結果、利得効率等の優れたデバイスを提供する
ことができる効果が生じる。
の単位ゲ−ト電極の位相を均一にすることができ、ま
た、ドレイン側の位相も通常と同レベルに保つことがで
き、その結果、利得効率等の優れたデバイスを提供する
ことができる効果が生じる。
【0022】利得に関しては、構造によっても異なる
が、通常の構成のデバイスに関する従来の実測デ−タか
ら、 ・式:fmax=a・N1/3 (式中Nは位相の異なるフィンガ−数、aは比例係数を
示す)の近似式が得られており、これを16単位ゲ−ト電
極の場合で計算し、公知例1と本発明とを比較すると、 ・fmax(本発明)/fmax(公知例1)=1/4-V3=41/3〜
1.59 ・MAG=b・6・log2・fmax(b:比例係数) より、△MAG=6・log2・1.59=4(dB)の向上が可能であ
る。
が、通常の構成のデバイスに関する従来の実測デ−タか
ら、 ・式:fmax=a・N1/3 (式中Nは位相の異なるフィンガ−数、aは比例係数を
示す)の近似式が得られており、これを16単位ゲ−ト電
極の場合で計算し、公知例1と本発明とを比較すると、 ・fmax(本発明)/fmax(公知例1)=1/4-V3=41/3〜
1.59 ・MAG=b・6・log2・fmax(b:比例係数) より、△MAG=6・log2・1.59=4(dB)の向上が可能であ
る。
【図1】本発明の一実施例を示す半導体チップの平面図
【図2】公知例1のチップの平面図
【図3】公知例2のチップの平面図
1 ドレイン引き出し電極 2 ソ−ス引き出し電極 3 ゲ−トボンデイング電極 4 バイアホ−ル形成領域 5 ゲ−トバスバ− 6 単位ゲ−ト電極 7 ゲ−ト引き出し電極 8 ゲ−トバスバ−とゲ−ト引き出し電極とのコンタク
ト部 9 第1バスバ−電極 10 第2バスバ−電極 11 スル−ホ−ル 12 ソ−ス引き出し電極 13 ドレイン引き出し電極
ト部 9 第1バスバ−電極 10 第2バスバ−電極 11 スル−ホ−ル 12 ソ−ス引き出し電極 13 ドレイン引き出し電極
Claims (3)
- 【請求項1】 (1)バイアホ−ルを介して裏面に電気的
にショ−トされる一体化したソ−ス引き出し電極と絶縁
物を介して或いは空間的に分離されて交叉する複数のゲ
−ト引き出し電極を有し、かつ、(2)ドレイン電極とゲ
−ト電極が半導体チップの反対側に配置されている、構
造からなることを特徴とする半導体装置。 - 【請求項2】 請求項1に記載の電極構成をブロックと
して、そのブロックを複数並列配置したことを特徴とす
る請求項1記載の半導体装置。 - 【請求項3】 請求項2に記載の半導体装置において、
ゲ−トバスバ−、ドレイン電極、ソ−ス電極の少なくと
も1つが電気的に接続されていることを特徴とする請求
項1記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4352908A JPH06181321A (ja) | 1992-12-14 | 1992-12-14 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4352908A JPH06181321A (ja) | 1992-12-14 | 1992-12-14 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06181321A true JPH06181321A (ja) | 1994-06-28 |
Family
ID=18427279
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4352908A Pending JPH06181321A (ja) | 1992-12-14 | 1992-12-14 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06181321A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0924149A3 (de) * | 1997-12-15 | 1999-07-14 | Waeschle GmbH | Verfahren zum hydraulischen Fördern eines Schüttgutes |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52111195A (en) * | 1976-03-15 | 1977-09-17 | Mitsubishi Heavy Ind Ltd | Inboard working tower |
JPS6432681A (en) * | 1987-07-28 | 1989-02-02 | Mitsubishi Electric Corp | Semiconductor device |
JPH0196965A (ja) * | 1987-10-09 | 1989-04-14 | Toshiba Corp | 電界効果型半導体装置 |
JPH02168632A (ja) * | 1988-09-14 | 1990-06-28 | Mitsubishi Electric Corp | 電界効果トランジスタ及び信号伝送線路 |
JPH04196543A (ja) * | 1990-11-28 | 1992-07-16 | Sumitomo Electric Ind Ltd | 電界効果トランジスタ |
-
1992
- 1992-12-14 JP JP4352908A patent/JPH06181321A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52111195A (en) * | 1976-03-15 | 1977-09-17 | Mitsubishi Heavy Ind Ltd | Inboard working tower |
JPS6432681A (en) * | 1987-07-28 | 1989-02-02 | Mitsubishi Electric Corp | Semiconductor device |
JPH0196965A (ja) * | 1987-10-09 | 1989-04-14 | Toshiba Corp | 電界効果型半導体装置 |
JPH02168632A (ja) * | 1988-09-14 | 1990-06-28 | Mitsubishi Electric Corp | 電界効果トランジスタ及び信号伝送線路 |
JPH04196543A (ja) * | 1990-11-28 | 1992-07-16 | Sumitomo Electric Ind Ltd | 電界効果トランジスタ |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0924149A3 (de) * | 1997-12-15 | 1999-07-14 | Waeschle GmbH | Verfahren zum hydraulischen Fördern eines Schüttgutes |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3515886B2 (ja) | 半導体装置およびその製造方法 | |
US5371405A (en) | High-frequency high-power transistor | |
US4996582A (en) | Field effect transistor for microstrip mounting and microstrip-mounted transistor assembly | |
US5185534A (en) | Monolithic parallel connected transistor structure | |
JPH07297609A (ja) | 半導体装置 | |
JPH10242169A (ja) | 半導体装置 | |
JP2692099B2 (ja) | マスタースライス方式の集積回路 | |
JPH06181321A (ja) | 半導体装置 | |
JP2669392B2 (ja) | 半導体装置およびその実装構造 | |
JP2576773B2 (ja) | マルチフィンガー型電界効果トランジスタ | |
JPH06163604A (ja) | 電界効果トランジスタ | |
JP3038819B2 (ja) | 高出力GaAs半導体装置 | |
EP4160676A1 (en) | Semiconductor device | |
JPH0677258A (ja) | 電界効果トランジスタ及びその製造方法 | |
JP3171155B2 (ja) | 半導体装置及びその製造方法 | |
JPS63202974A (ja) | 半導体装置 | |
JP3097671B2 (ja) | 電界効果トランジスタとその製造方法 | |
JPH0637308A (ja) | 半導体装置 | |
JPH06342813A (ja) | 電界効果トランジスタ | |
JPH0669072B2 (ja) | 半導体装置の製造方法 | |
JPH02264477A (ja) | 半導体集積回路装置 | |
JPH11251333A (ja) | 半導体装置 | |
JPS62243370A (ja) | 高周波電界効果トランジスタ | |
JPS62291975A (ja) | 高周波半導体装置 | |
JPH04271136A (ja) | 半導体装置 |