JPH0616625B2 - デ−タ同期転送制御方式 - Google Patents

Description

【発明の詳細な説明】 〔概要〕 複数の装置間でイメージデータのような大量のデータを
高速転送する場合，従来の共通バス方式ではバス競合に
よりデータ転送効率が著しく低下するため，複数のノー
ドをリング状に結合したネットワークを構成し，各ノー
ドのデータを隣接ノードへ並行的，同期的に順次転送す
るようにした。

〔産業上の利用分野〕

本発明は，イメージ処理システムなどのような大量デー
タを取扱うデータ処理システムにおける複数装置間のデ
ータ転送方式に関するものであり，特にリング状ネット
ワークを用いて複数の装置間でブロックデータを同時並
行的に同期転送するための制御方式に関する。

最近，イメージスキャナ等のデバイスの開発に伴い，大
量データの高速処理が要求されるようになっている。こ
のため，装置間でのブロックデータの高速転送を可能に
する必要がある。

〔従来の技術〕

従来のデータ処理システムでは，システムを構成する処
理装置，記憶装置，各種周辺制御装置等は共通バスを用
いて結合され，データ転送要求をもつ装置は，共通バス
の支配権を獲得してデータ転送を行なう必要があった。

第９図にその従来例を示す。図において，システムを構
成するＣＰＵと装置Ａ，Ｂ，Ｃ，Ｄが共通バスに接続さ
れている。共通バスは，バスサイクルごとにデータ転送
をもつ装置間でバス支配権獲得制御を行ない，バス支配
権を獲得した装置が共通バスを専有し，宛先アドレスを
指定して非同期的にデータ転送を行なう。

〔発明が解決しようとする問題点〕

従来の共通バスを用いたデータ転送方式では，ランダム
なデータ転送を行なう場合には一応の効率が得られる
が，イメージデータのような大量のデータをバスサイク
ルごとのバス支配権獲得制御がオーバーヘッドとなり，
また連続して共通バスを専有することができないため転
送時間が長くなり，またある装置間で大量のデータ転送
を行なった場合，その分他の装置間でのデータの転送機
会が著しく小さくなり，システム全体の処理効率を低下
させるという問題が生じた。

〔問題点を解決するための手段〕

本発明は，複数のノードをリング状に配置し，隣接する
ノード間を単方向のデータラインで接続した同期式デー
ジーチェーンバスとして構成し，マルチプロセス，マル
チドロップ転送を可能にするものである。

第１図（Ａ）に、本発明の原理的構成を示す。

第１図（Ａ）において、 １は，システムを構成する複数のノードＮ_０〜Ｎ_５であ
る。

２は，各ノード間を接続するリングバスである。

３は，リングバス２の一部をなすデータバスであり，ｎ
本の信号線からなっている。

４は，リングバス２の一部をなすコントロールバスであ
り，ｍ本の信号線からなっている。

５は，リングバス２の一部をなすプロセス識別バスであ
り，ｌ本の信号線からなっている。

６は，各ノードＮ_０〜Ｎ_５にそれぞれ接続されるシステ
ム構成要素のコンポーネントＣ_０〜Ｃ_５である。

７は，システムを制御するＣＤＵである（コンポーネン
トの１つであってよい）。

１８・１９は，それぞれノードバッファ，転送バッファ
である（便宜上ノードＮ_０のもののみを示す）。

２０は、各ノードに同期用の伝送クロックを供給するク
ロック信号線である。

コントロールバス４とデータバス３との各信号の組み合
わせで、データや無効サイクル符号等のバス制御符号な
どの各種の情報を表す。これらの情報は、クロック信号
線２０からの同一の伝送クロックを用いて各ノード間で
同時並行時に同期転送される。

各ノードは、転送すべきデータがないとき、無効サイク
ル符号を組み立て、隣接ノードへ送出する。

各ノードは，転送すべきデータがあるとき，前段ノード
から無効サイクル符号を検出したときに、データを組み
立て、隣接ノードへ送出する。

第１図（Ｂ）は、第１図（Ａ）に示された各ノード１の
基本構成を示す。なお第１図（Ｂ）においては、第１図
（Ａ）と共通な要素に同じ参照番号が用いられている。

第１図（Ｂ）において、 １９−１は、前段ノードからのデータバス３、コントロ
ールバス４、プロセス識別バス５に接続されて、前段ノ
ードから伝送された各バス上の保持するノードバッファ
であり、伝送クロックによって当期をとられている。

１９−２は、自ノードから後段ノードへ、各バス３，
４，５を介して伝送する情報を保持するノードバッファ
であり、伝送クロックによって同期をとられている。

２１は、前段ノードからプロセス識別バス５を介して入
力されたプロセス識別符号を解読し、またデータバス３
やコントロールバス４を介して入力されたデータや各種
のバス制御符号を判別して制御回路９へ通知するデコー
ダである。

２２は、制御回路９の指示にしたがって後段ノードへ伝
送するバス制御符号を発生するバス制御符号発生器であ
る。

２３は、制御回路９からの指示により、ノードバッファ
１９−２へ書き込む情報のソースを選択するマルチプレ
クサであり、ソースとして転送バッファ１８、ノードバ
ッファ１９−１、バス制御符号発生器２２のいずれかが
選択できる。

〔作用〕

第１図（Ａ）および第１図（Ｂ）に示された本発明の構
成は、出力モード，入力モード，入力およびパスモード
の３つの動作モードをもつ。それぞれの動作モードは以
下のようなものである。

出力モード（ＧＥモードという） 前段ノードからのデータバスの不使用を示す無効サイク
ル符号を入力して，自ノードの装置よりコンポーネント
から入力したデータをバス上に生成する。自ノードから
送出したデータが一周して前段から入力されると，それ
を取得する。

このモードを設定されたノードは，ＣＰＵ７によってバ
ス上のデータ占有率が指定され，プロセスのコンポーネ
ントのデータ転送能力に合わせたデータ生成を可能にす
る。

入力モード（ＩＮモードという） 一対一の転送において設定される。このモードを設定さ
れたノードは，前段ノードから，指定されたプロセスの
データを入力すると，それを取得し，コンポーネントへ
出力する。

入力およびバスモード（ＩＰモードという） マルチドロップ転送において設定される。このモードを
設定されたノードは，前段ノードから指定されたプロセ
スのデータを入力すると，そのデータをコンポーネント
へ出力するとともに，後段ノードへ転送する。また，ノ
ードは内部に転送バッファを有しており，，のモー
ドが設定されたノードは，ＣＰＵ７から指定された転送
バッファの空き容量により，出力ノードに対し，転送中
断，転送再開を制御する情報をバスに生成する。

パスモード（Ｐモードという） このモードを設定されたノードは，前段からの情報をそ
のまま後段へ転送する動作のみを行なう。

〔実施例〕

以下に本発明の詳細を実施例にしたがって説明する。

第２図に，ノードおよびリングバスの１実施例構成を示
す。

第２図において， １は，ノードである。

２は，リングバスである。

３は，８本の信号線ＤＴ７〜０からなる（ｎ＝８）デー
タバスである。

４は，１本の信号線ＣＮＴからなる（ｍ＝１）コントロ
ールバスである。

５は，２本の信号線ＰｉＤ１，０からなるプロセス識別
（ｉＤ）バスである。

６は，システムを構成する装置要素のコンポーネントで
ある。

７は，システムを制御するＣＰＵである。

８は，ＣＰＵ７から各ノードへコマンドを送るためなど
に使用される制御線である。

９は，ノードの制御を行なう制御回路である。

１０は，コントロールレジスタＣＮＴＲである。

１１は，ステータスレジスタＳＴＲである。

１２は，バスモニタレジスタＢＭＲである。

１３は，バスバンド幅レジスタＢＷＲである。

１４は，リクエストタイミングレジスタＲＱＴＲであ
る。

１５は，インヒビットタイミングレジスタＩＨＴＲであ
る。

１６は，コマンドデコーダＣＤである。

１７は，バス転送ゲートである。

１８は，ＦＩＦＯ等で構成される転送バッファ １９は，ノードバッファである。

動作において，ＣＰＵ７は各ノード１に対して制御線８
を通じ，それぞれ処理に応じた所定の動作モードを指示
するコマンドを送る。

ノード１において，入力されたコマンドは，コントロー
ルレジスタＣＮＴＲ１０に設定された後，コマンドデコ
ーダＣＤ１６で解読され，指示された動作モードに応じ
てバス転送ゲート１７の転送方向を制御する。

動作モードは前述した 出力モード（ＧＥモード） 入力モード（ＩＮモード） 入力およびパスモード（ＩＰモード） パスモード（Ｐモード） の４つであり，これらの動作モードを設定されたノード
は，それぞれ出力ノード，入力ノード，入力およびパス
ノード，パスノードと呼ばれる。

コントロールレジスタＣＮＴＲ１０は，動作モードの種
別やプロセスのｉＤ，終了指示等の制御情報を保持し，
ノードの基本的な動作内容を決定するために使用され
る。

ステータスレジスタＳＴＲ１１は，ノードの各種状態を
表示するために使用される。

パスモニタレジスタＢＭＲ１２は，リングバスを監視す
る際のプロセスｉＤ（ＰｉＤ）を指定するために使用さ
れる。

バスバンド幅レジスタＢＷＲ１３は，ＰｉＤで指定され
るプロセスのデータがリングバスを占有できる上限を指
定するために使用される。

リクエストタイミングレジスタＲＱＴＲ１４は，データ
転送の再開を要求するデータ送信要求符号（後述）を生
成するタイミングを規定する転送バッファ１８内の空き
領域の下限値を指定するために使用される。

インヒビットタイミングレジスタＩＨＴＲ１５は，デー
タ転送の停止を要求するデータ送信禁止符号を発生する
タイミングを規定する転送バッファ１８内の空き領域の
上限値を指定するために使用される。

これらのレジスタ１０ないし１５は，それぞれレジスタ
アドレス^▼０００^▼〜^▼１０１^▼を付与されており，１
バイト長をもつ。

次に，本実施例の細部を説明する。

情報形式 リングバス上を転送する制御情報の形式であり、本実施
例では、データ、無効サイクル符号、データ送信要求符
号、データ送信禁止符号、データ終了符号の５種類の情
報がある。

データ ＣＮＴ＝０の情報。プロセスｉＤで示されるプロセスの
転送データをＤＴ７〜０に有する。

無効サイクル符号 ＣＮＴ＝１，かつＤＴ上位２ｂｉｔが（０，０）の情
報。このとき，他のＤＴｂｉｔ，及びＰｉＤ２ｂｉｔは
意味を持たない。

本情報は，前段ノードが有効な情報を出力していないこ
とを示す。

データ送信要求符号 ＣＮＴ＝１，かつＤＴ上位２ｂｉｔが（０，１）の情
報。このとき，他のＤＴｂｉｔは意味を持たない。

本情報は，プロセスｉＤで示されるプロセスの入力ノー
ドから，出力ノードに対して，転送データの発生を要求
するときに出力される。

データ送信禁止符号 ＣＮＴ＝１，かつＤＴ上位２ｂｉｔが（１，０）の情
報。このとき，他のＤＴｂｉｔは意味を持たない。

本トークンは，プロセスｉＤで示されるプロセスの入力
ノードから，出力ノードに対して，データの転送を禁止
するとき出力される。

データ終了符号 ＣＮＴ＝１，かつＤＴ上位２ｂｉｔが（１，１）の情
報。このとき，他のＤＴｂｉｔは意味を持たない。

本情報は，出力ノードにおいて，プロセスｉＤで示され
るプロセスのデータを転送し終えたときに出力される。

転 送 リングバスの転送は，大量なデータのブロック転送を基
本としている。データの出力ノードは転送の最後にデー
タ終了符号を送出しなければならない。

リングバスには次の２種の機能がある。

一対一転送 一つの出力ノードから一つの入力ノードへの転送。

出力ノードにはＧＥ，入力ノードにはＩＮのモードが指
定される。

マルチドロップ転送 一つの出力ノードから複数の入力ノードへの転送。

出力ノードにはＧＥ，入力ノードにはＩＰのモードが指
定される。

バスオペレーション リングバスでは，全ての入力ノードは，データ送信要求
符号，あるいはデータ送信禁止符号を送出する機能を持
っており，リングバスの各ノード間での情報伝達方式は
次のように規定される。

(1)ＩＮのモードが指定されたノード（ＩＮノード） ・プロセスｉＤで指定されたデータトークンを取得す
る。他のプロセスの情報は転送する。

・転送バッファの空き領域が，インヒビットレジスタで
指定された値以下の状態のとき，データ送信禁止符号を
出力し，転送バッファの空き領域が，再びリクエストタ
イミングレジスタで指定された値以上になった状態のと
きにデータ送信要求符号を出力する。

(2)ＩＰのモードが指定されたノード（ＩＰノード）リ
ングバスでは，コンポーネントへのデータ転送速度が最
も遅い入力ノードが，出力ノードにおけるデータの生成
を制御し，トークンは次のように伝達される。

・プロセスｉＤで指定されたデータトークンを取得し，
転送する。他のプロセスの情報は転送する。

・転送バッファの空き領域が，インヒビットタイミング
レジスタで指定された値以下の状態のとき，そのバスサ
イクルの終わりにデータ送信要求符号，無効サイクル符
号のいずれかを入力していれば，それを取得し，データ
送信禁止符号を生成する。また，そのバスサイクルの終
わりにデータ送信禁止符号を入力していれば，それを転
送する。

・データ送信禁止符号転送後，リクエスト，及びデータ
送信禁止符号が入力されれば，それを取得する。

・転送バッファの空き領域が，再びリクエストタイミン
グレジスタで指定された値以上になった状態のとき，そ
のバスサイクルの終わりに無効サイクル符号を入力して
いれば，それを取得しデータ送信要求符号を生成する。
また，そのバスサイクルの終わりにデータ送信要求符
号，あるいはデータ送信禁止符号を入力していれば，そ
れを転送する。

・データ送信要求符号転送後，データ送信要求符号を入
力すればそれを取得する。また，データ送信禁止符号を
入力すれば，それを転送する。

(3)ＧＥのモードが指定されたノード（ＧＥノード） ・指定されたプロセスのデータを生成し，そのプロセス
の情報を取得する。他のプロセスの情報はそのまま転送
する。

・データ送信禁止符号を取得した時点で，再びデータ送
信要求符号を取得するまでデータの転送を一時中断す
る。

・出力ノードは，データの終わりにデータ終了符号を出
力する。データ終了符号入力ノードではそのまま転送さ
れる。

・出力ノードは，データ終了符号出力後に受け取ったデ
ータ送信禁止符号に対しては，動作しない。また，自分
の送出したデータ終了符号を受け取った時点で転送の終
了を確認する。

コントロールレジスタ 第３図にコントロールレジスタＣＮＴＲ１０の構成を示
す。図示されているＭＯＤＥ，ＰｉＤ，ＰＥＮＤ，ＡＢ
ＯＲＴの各領域の内容は次の通りである。なおＲＳＶは
未使用領域（予備）である。

・ＭＯＤＥ−−−動作モードの指定 （０，０）／Ｐ（パス） このモードが指定されたノードは，バス上のトークンの
転送のみを行なう。

（０，１）／ＩＮ（入力） ＰｉＤで指定されたプロセスのデータを取得し，ノード
内に取り入れる。

（１，０）／ＩＰ（入力およびパス） ＰｉＤで指定されたプロセスのデータをノード内に取り
入れ，かつ転送する。

（１，１）／ＧＥ（出力） ＰｉＤで指定されたプロセスのデータを生成し，そのプ
ロセスの情報を取得する。

ステータスレジスタ（後述）のＥＮＤ，およびＢＵＳＹ
が“０”の時，ＭＯＤＥに（０，０）以外のコマンドを
書き込むことによって，ノードは指定されたプロセスの
動作を開始する。

ノード動作中の書き換えは，無視される。

プロセスの起動は，出力ノードの起動を最後に行なう。

・ＰｉＤ−−−プロセスの指定 ノードをどのプロセスにおいてアクティブにするかを指
定するためのｂｉｔである。

ノード動作中の書き換えは，無視される。

・ＰＥＮＤ−−−プログラムの終了 出力ノードにおいて，このｂｉｔに“１”を書き込むこ
とによって，コンポーネントがデータの転送を終了した
ことを指示する。ノードは，このビットとデータ転送の
終了を示すコンポーネントからの入力信号の論理和が
“１”になると，それまでコンポーネントから入力した
データを全てバス上に生成した後，エンドトークンを生
成し，そのプロセスの終了動作にはいる。

入力ノードにおいて，このｂｉｔに“１”が書き込まれ
ると，ノードはそれまでにバスから入力したデータを全
てコンポーネントに転送した後，データ転送の終了を示
すコンポーネントへの出力信号を出力すると同時にステ
ータスレジスタ（後述）のＥＮＤに“１”をセットし，
そのプロセスを終了する。

ＰＥＮＤは，起動コマンドに対して優先する。

・ＡＢＯＲＴ−−−強制終了 このｂｉｔに“１”を書き込むことによって，指定され
たプロセスを途中で中止することを示す。

出力ノードにおいて，このｂｉｔに“１”が書き込まれ
ると，ノードはＦＩＦＯに格納されているデータのバス
上への生成を中止して，エンドトークンを生成し，その
プロセスの終了動作にはいる。

入力ノードにおいて，このｂｉｔに“１”が書き込まれ
ると，ノードはＦＩＦＯに格納されているデータのコン
ポーネントへの転送を中止して，ＩＥＮＤを出力すると
同時にステータスレジスタのＥＮＤに“１”をセット
し，そのプロセスを終了する。

出力ノード，入力ノード共に内部ＦＩＦＯのデータは切
り捨てられる。なお，ＡＢＯＲＴは，全てのコマンドに
対して優先される。

ステータスレジスタ 第４図にステータスレジスタＳＴＲ１１の構成を示す。
図示されているＥＮＤ，ＩＰＤ，ＯＶＲ，ＢＵＳＹの各
領域の内容は次の通りである。

・ＥＮＤ−−−動作の終了（エコーリセット） このｂｉｔに“１”がセットされると，ＬＳＩはそのプ
ロセスの動作を終了する。“１”のセット条件は，表１
に示す通りである。

・ＩＰＤ−−−監視プロセスの検出（エコーリセット） ＭＰＳＷで指定されるプロセスの情報を検出した時に，
このｂｉｔに“１”がセットされる。

・ＯＶＲ−−−オーバーラン発生の検出（エコーリセッ
ト） 入力ノードのＦＩＦＯにおいて，オーバーランが発生す
ると，このｂｉｔに“１”がセットされる。

このｂｉｔに“１”がセットされると，ノードは，デー
タ終了符号を送出して，プロセスを終了する。

なお，ＥＮＤとＩＰＤとＯＶＲの論理和がＳＴ信号とし
て出力される。ＳＴ信号は，割り込み要因が発生したこ
とをＣＰＵに知らせるステータス出力である。

・ＢＵＳＹ−−−動作中 このｂｉｔに“１”がセットされている時，ノードが指
定されたプロセスについて動作中であることを示してい
る。

コントロールレジスタのＭＯＤＥに（０，０）以外のコ
マンドが書き込まれるとこのｂｉｔに“１”がセットさ
れ，ステータスレジスタのＥＮＤに“１”がセットされ
ると同時にこのｂｉｔに“０”がセットされる。

バスモニタレジスタ 第５図に，バスモニタレジスタＢＭＲ１２の構成を示
す。図示されているＭＯＮ，ＭＰＳＷの各領域の内容は
次の通りである。

・ＭＯＮ−−−バスの監視 このｂｉｔに，“１”を書き込むことによって，本バス
の監視機能を働かせ“０”を書き込むことによって，監
視機能を停止する。

・ＭＰＳＷ−−−監視すべきプロセスの指定 監視すべきプロセスをこの４ｂｉｔで指定する。

次に示すＭＰＳＷの個々のｂｉｔがそれぞれのＰｉＤに
対応し，ＭＰＳＷが“１”の時，そのｂｉｔで示される
プロセスの情報が監視される。

ＭＰＳＷのビット位置 ＰｉＤ ０ ００ １ ０１ ２ １０ ３ １１ ノードは，ＭＯＮが“１”の時，ＭＰＳＷで指定された
情報を検出すると，その情報を取得する。また，ステー
タスレジスタのＩＰＤに“１”をセットし，出力ＳＴを
“Ｌ”とし，イリーガル（異常）なトークンの取得を継
続する。

バスバンド幅レジスタ 第６図にバスバンド幅レジスタＢＷＲ１３の構成を示
す。図示されているＢＲ領域の内容は次の通りである。

・ＢＲ−−−データ占有率の指定 この５ｂｉｔで，ＰｉＤで示されるプロセスのバス上に
おけるデータ占有率の上限を指定する。ただし，設定値
が１６以上の場合は，占有率の制御を行なわない。

各プロセスのバス上におけるデータ占有率は，１／１６
バスサイクル単位で指定され，ＢＲ設定値×１／１６が
バスの占有率の上限となる。これによって，出力ノード
は，複数のプロセスのデータがバス上に存在する場合，
個々のプロセスによって異なる入力コンポーネントの能
力に合わせてデータを生成し，バスのデータ転送能力を
生かすことができる。

リクエストタイミングレジスタ 第７図にリクエストタイミングレジスタＲＱＴＲ１４の
構成を示す。図示されているＲＥＱ領域の内容は次の通
りである。

・ＲＥＱ−−−データ送信要求符号の出力タイミングの
指定 入力ノードにおいて，ＲＥＱ５ｂｉｔにより，データ送
信要求符号を生成するタイミングを指示する。

転送バッファ（ＦＩＦＯ）１８の空き領域がＲＥＱ設定
値×４バイトになった時，ノードは，規定されたトーク
ン伝達方式に従って，データ送信要求符号を生成する。

インヒビットタイミングレジスタ 第８図にインヒビットタイミングレジスタＩＨＴＲ１５
の構成を示す。図示されているＩＮＨ領域の内容は次の
通りである。

・ＩＮＨ−−−データ送信禁止符号の出力タイミングの
指定 入力ノードにおいて，ＩＮＨ５ｂｉｔにより，データ送
信禁止符号を生成するタイミングを指示する。

ＦＩＦＯの空き領域がＩＮＨ設定値×４バイトになった
時，ノードは，規定された情報伝達方式に従って，デー
タ送信禁止符号を生成する。

リングバスは，データ送信要求符号送出後，バスからの
データが入力されるまで，あるいはデータ送信禁止符号
生成後，バスからのデータが入力されなくなるまでに時
間差が存在する。その時間差を吸収するために，内部に
ＦＩＦＯ（３２Ｗ×３２ｂ）からなる転送バッファ１８
を持っている。

コンポーネントへのデータ転送速度が速いノードほど，
ＲＥＱに小さな値が指定される。またバスからのデータ
入力速度が速いノードほど，ＩＮＨに大きな値が指定さ
れる。

ただし， （ＲＥＱの値）＞（ＩＮＨの値） で，かつＩＮＨ設定値×４はトークンがバス上を一周す
るサイクルより大きな値である。

また，転送バッファ１８は出力ノードでは，ＬＳＩがバ
ス上にデータを生成できるタイミングまでコンポーネン
トから入力されたデータを格納するために使われる。

〔発明の効果〕

本発明によれば，データ処理システムを構成するコンポ
ーネントがリングバスのノードを介して結合され，デー
タその他の情報が同時並行的に同期転送されるため，マ
ルチプロセス，マルチドロップ転送が可能であり，大量
データの高速ブロック転送を効率的に行なうことができ
る。

また，処理能力に応じたデータ転送速度の制御も容易
で，またバス占有率を指定して，特定のコンポーネント
がリングバスを専有することがないように制御できるた
め，システム全体の処理効率を向上させることができ
る。

【図面の簡単な説明】

第１図（Ａ）は本発明の原理的構成図、第１図（Ｂ）は
本発明におけるノードの基本構成図、第２図は本発明の
１実施例によるノードの構成図，第３図ないし第８図は
それぞれ第２図に示されているコントロールレジスタ，
ステータスレジスタ，バスモニタレジスタ，バスバンド
幅レジスタ，リクエストタイミングレジスタ，インヒビ
ットタイミングレジスタの構成図，第９図は従来の共通
バスを用いたシステムの構成図である。 第１図中， １：ノード（Ｎ_０〜Ｎ_５） ２：リングバス ３：データバス ４：コントロールバス ５：プロセス識別バス ６：コンポーネント（Ｃ_０〜Ｃ_５） ７：ＣＰＵ １８：転送バッファ １９：ノードバッファ ２０：クロック信号線

Claims (7)

【特許請求の範囲】
1. 【請求項１】独立に動作する計算機内において，各種入
   出力装置と接続される複数のノードを有し，各々のノー
   ドを相互接続し，ノード間の同期データ転送を行なう制
   御方式において， 各ノードには同一の伝送クロックを供給し， 各ノードは、複数の信号線から成るコントロールバス，
   及び複数の信号線から成るデータバスの入出力用ポート
   を別個に備え，隣接ノード間をこれら入力ポートと出力
   ポートとを相互接続することにより各ノードをリンク状
   に配置した単方向バスを構成し，当該データバス上には
   当該コントロールバス上の信号により識別されるデー
   タ，バス内で一意的に定義されたバス制御符号，及びこ
   れら有効な情報が存在しない旨を表す無効サイクル符号
   を前記伝送クロック周期毎に同期的に連続してノード間
   を巡回させ， 各ノードは，前記伝送クロックにより作動する１段から
   成る，前段ノードより入力される全てのバス信号の状態
   を逐次一時記憶するための第一のバッファ，及び次段ノ
   ードに出力する全てのバス信号の内容を逐次一時記憶す
   るための第二のバッファを内蔵し， 各ノードは、当該第二のバッファに対して前記伝送クロ
   ックの各サイクル毎に，当該第一のバッファの内容を解
   読する手段からの識別信号が，後段にバイパスすること
   を指示したものであれば第一のバッファの内容を転送
   し，或いは当該識別信号が，無効サイクル符号か取得す
   べき情報のいずれかを指示した場合には，自らが生成す
   るデータまたはバス制御符号が有ればそれを，無ければ
   無効サイクル符号を転送することにより，バス上を巡回
   するデータ及びバス制御符号の受信，バイパス，削除，
   及び送信を行なう ことを特徴としたデータ同期転送制御方式。
2. 【請求項２】特許請求の範囲第１項において、各ノード
   は転送中断，転送再開を制御するためのデータ入出力用
   の転送バッファを有し，転送バッファの空き容量によっ
   て転送中断，転送再開の同期転送制御を行なうことを特
   徴とするデータ同期転送制御方式。
3. 【請求項３】特許請求の範囲第１項において，各ノード
   は，ノードの転送能力に転送中断あるいは転送再開をす
   べき転送バッファの空き容量について設定値を指定する
   ことができるデータ入出力用の転送バッファを有し，転
   送バッファの転送中断，転送再開をすべき空き容量の設
   定値によって転送中断，転送再開の同期転送制御を行な
   うことを特徴とするデータ同期転送制御方式。
4. 【請求項４】特許請求の範囲第１項ないし第３項におい
   て，各ノードに対して出力ノード，入力ノード，入力お
   よびパスノード，パスノードのいずれかの役割を指定す
   る機能を設け，同一プロセスにおいて，出力ノードと入
   力ノードを指定することにより，単数ノードへのデータ
   転送を，出力ノードと入力およびパスノードを指定して
   複数ノードへのデータ転送として行なうことを特徴とす
   るデータ同期転送制御方式。
5. 【請求項５】特許請求の範囲第１項ないし第４項におい
   て，コントロールバスとは独立にプロセス識別専用バス
   を有し，各ノードが当該プロセス識別バスを監視すると
   こにより同一データバス上で複数プロセスを同時に転送
   させることを特徴とするデータ同期転送制御方式。
6. 【請求項６】特許請求の範囲第４項において，各出力ノ
   ードに対して出力ノードの転送能力によりデータバスの
   占有比率を指定することができることを特徴とするデー
   タ同期転送制御方式。
7. 【請求項７】特許請求の範囲第１項において，ノードに
   対してデータバス及びプロセス識別バス上の異常制御符
   号，異常プロセスを指定し，当該ノードが当該バスを監
   視して異常プロセス，異常制御符号を取得し，削除する
   ことを特徴とするデータ同期転送制御方式。