JPH0555205A

JPH0555205A - 半導体装置

Info

Publication number: JPH0555205A
Application number: JP24043291A
Authority: JP
Inventors: Soichiro Tanaka; 荘一郎田中
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1991-08-26
Filing date: 1991-08-26
Publication date: 1993-03-05
Anticipated expiration: 2015-02-28
Also published as: JP3013543B2

Abstract

(57)【要約】【目的】製造コストを増大させることなく、特に比較
的大面積の金属配線層に生じるおそれのあるヒロックが
保護膜よりも外側にまで成長することを有効に防止し得
る半導体装置を提供することである。【構成】本発明の半導体装置では、金属配線層２１、
３１に、ヒロック防止用保護膜が所定値以下のカバレー
ジで入り込むヒロック用穴２２，３６を形成し、この穴
内でヒロックを成長させることにより、ヒロック防止用
保護膜３２よりも外方へ向けてヒロックｈが成長するこ
とを防止する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置に係わり、
特に半導体装置に設けられた大面積の金属配線層におけ
るヒロックの発生を防止するようにした半導体装置の構
造に関する。

【０００２】

【従来の技術】半導体装置の種類によっては、半導体基
板上に比較的大面積の金属配線層が設けられる場合があ
る。金属配線層が大面積化すると、配線層の表面にヒロ
ックと称する突起が発生し易いという問題点を有する。
ヒロックの発生は、配線間における短絡現象や、多層配
線における層間短絡現象の原因となっている。このよう
なヒロックを防止させる手段として、図５（Ａ）に示す
ように、金属配線層６を絶縁性誘電体の保護膜８で被覆
するようにしたものがある。この技術では、金属配線層
６をパターンニングした後、ヒロック抑えのため、例え
ばプラズマＣＶＤ法により窒化珪素膜（ＳｉＮ膜）から
成る保護膜８を成膜し、これによって、金属配線層６を
構成する金属の応力が外方へ放出されないようにしてい
る。

【０００３】

【発明が解決しようとする課題】図５（Ａ）に示すよう
に、ヒロック防止用保護膜８が完全に金属配線層６を被
覆している場合には、誘電体被覆による効果が得られ
て、ヒロックの成長は確かに抑制される。しかしなが
ら、段差配線の平坦化プロセスにおける不具合や、保護
膜８の膜厚のバラツキ等によって、保護膜８が部分的に
薄くなったり、あるいは金属配線層８の一部が露出した
りすることがある。このようなときには、同図（Ｂ）に
示されるように、巨大なヒロックｈの成長をかえって引
き起こし、前記短絡現象の原因となっている。巨大ヒロ
ックｈが成長する理由は、金属配線層６を構成する金属
と、保護膜８を構成する誘電体との熱膨張係数の差に起
因しており、これにより前記金属に生じた内部応力が保
護膜８の薄くなった部分等に集中して作用して、金属が
外方に押し出されるからである。

【０００４】このようなヒロックの成長を防止する手段
として、ヒロック防止用保護膜８を形成する際の条件を
制御することにより、均一な厚さの保護膜８で金属配線
層６を完全に被覆するようにすることも考えられる。し
かしながら、保護膜形成時の条件を厳しくすることは、
製造コストの上昇を招き好ましくない。本発明者は、特
に比較的大面積の金属配線層に生じるおそれのあるヒロ
ックを有効に抑制すべく鋭意研究した結果、金属配線層
に所定の大きさのヒロック用穴を形成して、このヒロッ
ク用穴内で積極的にヒロックを発生させ、金属配線層を
構成する金属に生じる内部応力の緩和を図ることによ
り、金属配線層における外部へのヒロックの成長を有効
に防止し得ることを見い出し、本発明を完成するに至っ
た。本発明は、このような実状に鑑みてなされ、製造コ
ストを増大させることなく、特に比較的大面積の金属配
線層に生じるおそれのあるヒロックが、保護膜の外側に
まで成長することを有効に防止し、配線間の短絡などを
防止し得る半導体装置を提供すること目的とする。

【０００５】

【課題を解決するための手段】上記目的を達成するため
に、本発明では、金属配線層には、ヒロック防止用保護
膜が所定値以下のカバレージで入り込むヒロック用穴が
形成してあり、このヒロック用穴内で積極的にヒロック
を発生させることにより、上記保護膜よりも外方へ向け
てヒロックが成長することを防止するように構成してあ
る。

【０００６】

【作用】金属配線層に、所定値以下のカバレージでヒロ
ック防止用保護膜が入り込むヒロック用穴が形成してあ
るため、金属配線層がヒロック防止用保護膜で被覆され
た際には、他の被覆部分に比較して保護膜の膜厚が薄く
なる部位あるいは金属配線層の一部が露出する部位がヒ
ロック用穴内に形成される。そして、金属配線層に生じ
た内部応力は、ヒロック用穴内に向けて放出されるた
め、ヒロックは穴内で成長することになり、結果的に、
保護膜よりも外側にまでヒロックが成長することが防止
される。また、このようなヒロック用穴は、金属配線層
をパターンニングする際に同時に形成することが可能で
あるため、製造工程が増大することがない。なお、本発
明において、ヒロック用穴とは、その形状などは問わ
ず、スリット及び溝等を含む広い概念で用いる。

【０００７】

【実施例】以下、本発明の一実施例に係る半導体装置に
ついて、図面を参照しつつ詳細に説明する。図１は本発
明の一実施例に係る半導体装置の要部断面図、図２
（Ａ）は図１に示される金属配線層を示す斜視図、図２
（Ｂ）は図２（Ａ）に示すII−II線に沿う断面図であ
る。図１に示す実施例の半導体装置２０では、何らかの
半導体回路が形成された半導体基板２上に層間絶縁膜層
４が形成され、その層間絶縁膜層４上に、比較的大面積
の金属配線層２１が形成される。その金属配線層２１の
上にヒロック防止用保護膜３２が形成される。なお、多
層配線に際しては、この保護膜３２の上に、層間絶縁
膜、金属配線層、保護膜等が繰り返し形成されることが
ある。半導体基板２としては、特に限定されず、例えば
Ｓｉ基板が用いられる。この半導体基板２の表面に形成
される半導体回路の種類も特に限定されない。

【０００８】本実施例では、ヒロック防止用保護膜３２
が被覆される金属配線層２１に、図２（Ａ）に示すよう
に、一列のヒロック用穴としての小穴２２が形成してあ
る。この小穴２２は、所定の間隔で配列されており、ま
た、同図（Ｂ）に示すように、金属配線層２１の層を貫
通し、下の層４の表面を露出させるように形成される。
この小穴２２は、金属配線層２１をホトリソ工程でパタ
ーンニングする際に同時に形成される。各小穴２２の穴
径ｄは、特に限定されるものではないが、保護膜３２の
膜厚ｔに依存することが好ましい。すなわち、保護膜３
２を金属配線層２１上に成膜する際に、小穴２２内に入
り込む保護膜のカバレージ（膜の最小膜厚を最大膜厚で
割った値であり、例えば％で表わされる）が所定値以下
となるように、小穴２２の穴径ｄが決定される。一般に
は、カバレージを良くしなければならないが、本発明で
は、カバレージを０％に近づく程度に悪くする。小穴２
２の穴径ｄは、具体的には、１μｍ以内、好ましくは
０．７μｍ以内である。このような寸法範囲にすること
で、各小穴２２の穴内に、保護膜３２の膜厚が他の部分
に比較して薄くなった部分や金属配線層２１を構成する
金属の表面の一部が露出する部分、つまり、保護膜３２
のカバレッジがほぼ０％となる部分が形成されるように
なっている。

【０００９】また、金属配線層２１の幅Ｗとしては例え
ば５μｍ以上であり、金属配線層２１の幅Ｗが大きい程
ヒロックが発生し易いため、幅Ｗが大きい場合には、こ
の幅Ｗに対応して、複数列の小穴２２を所定間隔で平行
に形成すると良い。このとき、隣合う小穴２２の間隔
は、５μｍ以下が好ましい。また、複数列の小穴２２を
形成する場合には、各小穴２２は隣合う列でそれぞれ互
い違いになるように配置しても良い。金属配線層２１を
構成する金属としては、特に限定されないが、例えばア
ルミニウム、銅、金、プラチナ、チタン、タングステン
などを用いることができる。特に低融点金属ほどヒロッ
クが発生し易いので、アルミニウムからなる金属配線層
２１を形成する場合には、本発明が有効である。ヒロッ
ク防止用保護膜３２は、特に限定されないが、好ましく
はプラズマＣＶＤ法により成膜される窒化珪素膜から構
成される。この保護膜３２の膜厚は、前述したように、
小穴２２内に入り込む膜のカバレージが所定値以下とな
るように決定される。

【００１０】次に、本実施例の作用を、図４（Ａ）
（Ｂ）に基づいて説明する。図４（Ａ）に示すように、
金属配線層２１に所定のパターンで小穴２２が形成され
ているため、金属配線層２１を被覆するヒロック防止用
保護膜３２を成膜するときに、各小穴２２内に、膜厚ｔ
が他の部分に比較して薄くなった部分や金属配線層２１
を構成する金属の表面の一部が露出する部分、つまり保
護膜３２のカバレッジがほぼ０％となる部分３４が形成
される。これにより、同図（Ｂ）に示すように、金属配
線層２１を構成する金属に生じた内部応力は、保護膜３
２のカバレッジがほぼ０％となる部分３４に集中するた
めに、各小穴２２の穴内に向けて内部応力の放出が行わ
れることになる。このため、ヒロックｈは各小穴２２内
で成長することになり、結果的に、保護膜３２の外側に
までヒロックｈが成長することを有効に防止することが
できる。このように金属配線層２１の外部へのヒロック
成長を抑止できる小穴２２は、特に、圧縮内部応力が大
きくなるような太い金属配線層２１に対して有効な手段
である。さらに、小穴２２によって、金属配線層２１に
生じる内部応力の緩和が図られることにより、表層に形
成されるオーバーコート膜からのストレスを緩和するこ
ともできる。

【００１１】また、このような小穴２２は、金属配線層
２１を、エチッングなどの手段でパターンニングする際
に、同時に形成することが可能であるため、製造工程が
増大することがない。その結果、製造コストが増大する
こともない。なお、小穴２２におけるカバレージが悪く
なることにより、小穴２２内に水分等が残存するおそれ
があるが、これらは熱処理により追い出すことができ
る。本発明は、上述した実施例に限定されるものではな
く、本発明の範囲内で種々に改変することができる。

【００１２】例えば、ヒロック用穴の形状は上述した実
施例の形状の小穴２２に限定されるものではなく、穴の
内部に保護膜３２のカバレージがほぼ０％となる部分を
意図的に形成して、保護膜３２よりも外側にまでヒロッ
クが成長することを防止する観点から、種々に改変する
ことが可能である。例えば、図３に示すように、複数の
スリット３６をヒロック用穴として配置しても良い。図
示するように、金属配線層３１の幅Ｗが大きく複数列の
スリット３６を平行に形成する場合には、前述した実施
例と同様に、隣合うスリット３６の列の間隔Ａは、５μ
ｍ以下が好ましい。また、各スリット３６は隣合うスリ
ット列で、それぞれ互い違いになるように配置しても良
い。このようなスリット３６の形状ないしそのパターン
形状は、金属配線層３１をエッチングするためのマスク
パターンを代えるだけで容易に実現できる。この実施例
にあっても、金属配線層３１を被覆するヒロック防止用
保護膜３２の成膜時に、保護膜３２のカバレッジがほぼ
０％となる部分がスリット３６内に形成されるため、ヒ
ロックは各スリット３６内で成長することになり、結果
的に、保護膜よりも外側にまでヒロックが成長すること
を有効に防止することができる。さらに、複層の金属配
線層が形成してある半導体装置にも本発明の適用が可能
である。

【００１３】

【発明の効果】以上説明してきたように、本発明の半導
体装置では、金属配線層に、所定値以下のカバレージで
ヒロック防止用保護膜が入り込むヒロック用穴が形成し
てあるため、金属配線層が保護膜で被覆された際には、
他の被覆部分に比較して保護膜の膜厚が薄くなる部位あ
るいは金属配線層の一部が露出する部位がヒロック用穴
内に形成される。そして、金属配線層に生じた内部応力
は、ヒロック用穴内に向けて放出されるため、ヒロック
は穴内で成長することになり、結果的に、保護膜よりも
外側にまでヒロックが成長することを有効に防止するこ
とができる。さらに、金属配線層に生じる内部応力の緩
和が図られることにより、オーバーコート膜からのスト
レスを緩和することもできる。また、このようなヒロッ
ク用穴は、金属配線層をパターンニングする際に同時に
形成することが可能であるため、製造工程が増大するこ
とがない。その結果、製造コストが増大することもな
い。

【図面の簡単な説明】

【図１】本発明の一実施例に係る半導体装置の要部断面
図である。

【図２】（Ａ）は図１に示される金属配線層を示す斜視
図、（Ｂ）は（Ａ）に示すII−II線に沿う断面図であ
る。

【図３】本発明の他の実施例に係るヒロック用穴の形状
を示す斜視図である。

【図４】（Ａ），（Ｂ）は本発明の作用の説明に供する
断面図である。

【図５】従来の半導体装置の要部概略断面図である。

【符号の説明】

２…半導体基板６，２１，３１… 金属
配線層２０…半導体装置１２，３２…ヒロック防止用保
護膜２２…小穴３６…スリット

Claims

【特許請求の範囲】

【請求項１】半導体基板上に、少なくとも一層の金属
配線層が積層され、この金属配線層の表面にはヒロック
防止用保護膜が形成してある半導体装置において、上記
金属配線層には、ヒロック防止用保護膜が所定値以下の
カバレージで入り込むヒロック用穴が形成してあり、こ
のヒロック用穴内で積極的にヒロックを発生させること
により、上記保護膜よりも外方へ向けてヒロックが成長
することを防止することを特徴とする半導体装置。