JPH0553854A - ワンチツプマイクロコンピユータの不良解析方式 - Google Patents
ワンチツプマイクロコンピユータの不良解析方式Info
- Publication number
- JPH0553854A JPH0553854A JP3238673A JP23867391A JPH0553854A JP H0553854 A JPH0553854 A JP H0553854A JP 3238673 A JP3238673 A JP 3238673A JP 23867391 A JP23867391 A JP 23867391A JP H0553854 A JPH0553854 A JP H0553854A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- defective
- normal
- chip microcomputer
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】
【目的】 正常ワンチップマイクロコンピュ−タと不良
ワンチップマイクロコンピュ−タを同期して動作させ、
両方の実行結果を比較することにより不良原因を解析す
るワンチップマイクロコンピュ−タの不良解析装置を提
供する。 【構成】 信号を取り出すプロ−ブ２が用意された実機
ユニット１と、スタ−トスイッチ４、リセットスイッチ
５、リセット回路７、クロック８、正常ＣＰＵ９と不良
ＣＰＵ１０を実装して実行結果を比較する不一致検出回
路１１からなるチェックボ−ド部３と、チェックボ−ド
部３から来る不一致信号をもとにコントロ−ルＣＰＵ１
３で制御を行うコントロ−ル部１２と、各ボ−ドを結ぶ
コネクタ１４から構成される。
ワンチップマイクロコンピュ−タを同期して動作させ、
両方の実行結果を比較することにより不良原因を解析す
るワンチップマイクロコンピュ−タの不良解析装置を提
供する。 【構成】 信号を取り出すプロ−ブ２が用意された実機
ユニット１と、スタ−トスイッチ４、リセットスイッチ
５、リセット回路７、クロック８、正常ＣＰＵ９と不良
ＣＰＵ１０を実装して実行結果を比較する不一致検出回
路１１からなるチェックボ−ド部３と、チェックボ−ド
部３から来る不一致信号をもとにコントロ−ルＣＰＵ１
３で制御を行うコントロ−ル部１２と、各ボ−ドを結ぶ
コネクタ１４から構成される。
Description
【０００１】
【産業上の利用分野】本発明は、ワンチップマイクロコ
ンピュ−タの不良品を解析するワンチップマイクロコン
ピュ−タ不良解析方式に関するものである。
ンピュ−タの不良品を解析するワンチップマイクロコン
ピュ−タ不良解析方式に関するものである。
【０００２】
【従来技術】従来のプロセッサにより構成されている回
路では、プロセッサのデ−タバスやアドレスバスやＲＤ
（読みだし）／ＷＲ（書き込み）信号等、種々の信号線
を外部へ取り出すことが可能であるため、不具合が発生
してもそれらの信号線に測定機を接続することにより比
較的容易に不良原因の解析を行うことが出来た。
路では、プロセッサのデ−タバスやアドレスバスやＲＤ
（読みだし）／ＷＲ（書き込み）信号等、種々の信号線
を外部へ取り出すことが可能であるため、不具合が発生
してもそれらの信号線に測定機を接続することにより比
較的容易に不良原因の解析を行うことが出来た。
【０００３】
【発明が解決しようとする課題】しかしながら、近年マ
イクロコンピュ−タのワンチップ化が進み、ＣＰＵと主
メモリ（ＲＡＭ）がワンチップ上に構成され信号線がワ
ンチップ内部で閉じてしまうと、例えば主メモリ（ＲＡ
Ｍ）へのアクセスを実行した場合に発生するＲＤ、ＷＲ
信号はワンチップ内部のみで処理されるために外部から
はこれらの情報が把握出来ない。このようなワンチップ
マイクロコンピュ−タ（以後ＣＰＵと云う）に不良が存
在しても不良解析は非常に困難であり又、ＣＰＵ出荷時
のチェックを実施していても不良品の発生を避けられな
いのが現状である。以上述べたようにＣＰＵの不良解析
は非常に困難であり、ＣＰＵの機能を全て複合的に確認
することは不可能であるため、実際にアプリケ−ション
ソフトを実行した時に不具合が発生してもその解析には
多大な苦労が必要である。
イクロコンピュ−タのワンチップ化が進み、ＣＰＵと主
メモリ（ＲＡＭ）がワンチップ上に構成され信号線がワ
ンチップ内部で閉じてしまうと、例えば主メモリ（ＲＡ
Ｍ）へのアクセスを実行した場合に発生するＲＤ、ＷＲ
信号はワンチップ内部のみで処理されるために外部から
はこれらの情報が把握出来ない。このようなワンチップ
マイクロコンピュ−タ（以後ＣＰＵと云う）に不良が存
在しても不良解析は非常に困難であり又、ＣＰＵ出荷時
のチェックを実施していても不良品の発生を避けられな
いのが現状である。以上述べたようにＣＰＵの不良解析
は非常に困難であり、ＣＰＵの機能を全て複合的に確認
することは不可能であるため、実際にアプリケ−ション
ソフトを実行した時に不具合が発生してもその解析には
多大な苦労が必要である。
【０００４】本発明は上述の点に鑑みてなされたもの
で、上記問題点を除去するために、正常ＣＰＵと不良Ｃ
ＰＵを同期して動作させ、両者の実行結果を比較するこ
とで不良ＣＰＵの解析を迅速かつ容易に行える装置を提
供することを目的とする。
で、上記問題点を除去するために、正常ＣＰＵと不良Ｃ
ＰＵを同期して動作させ、両者の実行結果を比較するこ
とで不良ＣＰＵの解析を迅速かつ容易に行える装置を提
供することを目的とする。
【０００５】
【課題を解決するための手段】上記課題を解決するため
本発明は、図１に示すように、このＣＰＵ不良解析装置
は信号を実機のユニットから取り込み、正常なＣＰＵと
対象となる不良ＣＰＵにまったく同じ信号を入力し、同
一クロック信号で同期して動作させ、その実行結果の不
一致を検出する事により不一致発生時点で対象ＣＰＵの
クロックを停止させ、その時の状態から不良解析を行う
装置である。
本発明は、図１に示すように、このＣＰＵ不良解析装置
は信号を実機のユニットから取り込み、正常なＣＰＵと
対象となる不良ＣＰＵにまったく同じ信号を入力し、同
一クロック信号で同期して動作させ、その実行結果の不
一致を検出する事により不一致発生時点で対象ＣＰＵの
クロックを停止させ、その時の状態から不良解析を行う
装置である。
【０００６】
【作用】本発明では、正常ＣＰＵと不良ＣＰＵが全く同
じ条件で同期して作動し、しかも実機とアプリケ−ショ
ンソフトをそのまま使用することにより、実際の稼働状
況と同じ条件下で不良動作を再現し、不良発生時点でＣ
ＰＵを停止し正常ＣＰＵのデ−タと比較することにより
信頼性の高い不良解析デ−タを得ることが可能となる。
じ条件で同期して作動し、しかも実機とアプリケ−ショ
ンソフトをそのまま使用することにより、実際の稼働状
況と同じ条件下で不良動作を再現し、不良発生時点でＣ
ＰＵを停止し正常ＣＰＵのデ−タと比較することにより
信頼性の高い不良解析デ−タを得ることが可能となる。
【０００７】
【実施例】以下本発明の一実施例を図面に基づいて詳細
に説明する。図１は本装置を使用したシステム構成図で
ある。図のように本システムは、信号を取り出すプロ−
ブ２が用意された実機ユニット１と、スタ−トスイッチ
４、リセットスイッチ５、リセット回路６、ＣＰＵ停止
回路７、クロック８、正常なＣＰＵ９と不良ＣＰＵ１０
を実装して実行結果を比較する不一致検出回路１１から
成るチェックボ−ド部３、チェックボ−ド部３から来る
不一致信号をもとにコントロ−ルＣＰＵ１３で制御を行
うコントロ−ルボ−ド部１２、各ボ−ドを結ぶコネクタ
１４，１５から構成される。
に説明する。図１は本装置を使用したシステム構成図で
ある。図のように本システムは、信号を取り出すプロ−
ブ２が用意された実機ユニット１と、スタ−トスイッチ
４、リセットスイッチ５、リセット回路６、ＣＰＵ停止
回路７、クロック８、正常なＣＰＵ９と不良ＣＰＵ１０
を実装して実行結果を比較する不一致検出回路１１から
成るチェックボ−ド部３、チェックボ−ド部３から来る
不一致信号をもとにコントロ−ルＣＰＵ１３で制御を行
うコントロ−ルボ−ド部１２、各ボ−ドを結ぶコネクタ
１４，１５から構成される。
【０００８】図２は本装置の概略動作フロ−チャ−トで
ある。アプリケ−ションプログラムは、正常ＣＰＵの主
メモリと不良ＣＰＵ１０の主メモリにロ−ドされ、各Ｃ
ＰＵは同期して１ステップずつ命令を実行する。不一致
検出回路は、両者の実行結果を比較し不一致ならばコン
トロ−ルＣＰＵへ信号を出す。コントロ−ルＣＰＵはク
ロックを停止させ、その時のアドレス、命令の内容とデ
−タの値、その他の解析に必要なデ−タを読みだす。
ある。アプリケ−ションプログラムは、正常ＣＰＵの主
メモリと不良ＣＰＵ１０の主メモリにロ−ドされ、各Ｃ
ＰＵは同期して１ステップずつ命令を実行する。不一致
検出回路は、両者の実行結果を比較し不一致ならばコン
トロ−ルＣＰＵへ信号を出す。コントロ−ルＣＰＵはク
ロックを停止させ、その時のアドレス、命令の内容とデ
−タの値、その他の解析に必要なデ−タを読みだす。
【０００９】図２に従って詳細な動作を説明する。装置
の電源ＯＮ後、リセットスイッチ５が押されると（ステ
ップＳＴ１）コントロ−ルＣＰＵ１３、正常ＣＰＵ９、
不良ＣＰＵ１０がリセットされる（ステップＳＴ２）。
コントロ−ルＣＰＵ１３をリセット解除（ステップＳＴ
３）するとコントロ−ルＣＰＵ１３は起動する（ステッ
プＳＴ４）。スタ−トスイッチ４が押されるまでチェッ
クボ−ド上の正常ＣＰＵ９、不良ＣＰＵ１０をリセット
のまま待機させ（ステップＳＴ５）、スタ−トスイッチ
４が押されると正常ＣＰＵ９と不良ＣＰＵ１０が同期し
た時点でチェックを開始する（ステップＳＴ８）。
の電源ＯＮ後、リセットスイッチ５が押されると（ステ
ップＳＴ１）コントロ−ルＣＰＵ１３、正常ＣＰＵ９、
不良ＣＰＵ１０がリセットされる（ステップＳＴ２）。
コントロ−ルＣＰＵ１３をリセット解除（ステップＳＴ
３）するとコントロ−ルＣＰＵ１３は起動する（ステッ
プＳＴ４）。スタ−トスイッチ４が押されるまでチェッ
クボ−ド上の正常ＣＰＵ９、不良ＣＰＵ１０をリセット
のまま待機させ（ステップＳＴ５）、スタ−トスイッチ
４が押されると正常ＣＰＵ９と不良ＣＰＵ１０が同期し
た時点でチェックを開始する（ステップＳＴ８）。
【００１０】コントロ−ルＣＰＵ１３はアドレスを指定
し（ステップＳＴ９）、プログラムの開始番地を正常Ｃ
ＰＵ９と不良ＣＰＵ１０に伝える。正常ＣＰＵ９と不良
ＣＰＵ１０は指定されたアドレスの命令を実行する（ス
テップＳＴ１０）。両ＣＰＵの実行結果が出るまで待ち
（ステップＳＴ１１）、不一致検出回路１１は正常ＣＰ
Ｕ９と不良ＣＰＵ１０の実行結果のデ−タを読み取り
（ステップＳＴ１２）、両デ−タを比較する。このチェ
ックで正常ＣＰＵ９と不良ＣＰＵ１０の実行結果が同一
であれば（ステップＳＴ１３）アドレスを更新（ステッ
プＳＴ１４）し、ステップＳＴ１０よりチェックを繰り
返すが、実行結果の不一致を検出するとＣＰＵのクロッ
ク８を停止させる（ステップＳＴ１５）。
し（ステップＳＴ９）、プログラムの開始番地を正常Ｃ
ＰＵ９と不良ＣＰＵ１０に伝える。正常ＣＰＵ９と不良
ＣＰＵ１０は指定されたアドレスの命令を実行する（ス
テップＳＴ１０）。両ＣＰＵの実行結果が出るまで待ち
（ステップＳＴ１１）、不一致検出回路１１は正常ＣＰ
Ｕ９と不良ＣＰＵ１０の実行結果のデ−タを読み取り
（ステップＳＴ１２）、両デ−タを比較する。このチェ
ックで正常ＣＰＵ９と不良ＣＰＵ１０の実行結果が同一
であれば（ステップＳＴ１３）アドレスを更新（ステッ
プＳＴ１４）し、ステップＳＴ１０よりチェックを繰り
返すが、実行結果の不一致を検出するとＣＰＵのクロッ
ク８を停止させる（ステップＳＴ１５）。
【００１１】以上のような動作をさせることで不良ＣＰ
Ｕ１０の不良発生時点を検出し、コントロ−ルＣＰＵ１
３は不良発生のアドレス、その命令内容と実行結果デ−
タ、その他の解析に必要なデ−タを得ることが可能とな
る。尚、このプログラムの実行に必要な入力デ−タは実
機ユニット１のプロ−ブ２を通して実際の動作時と同じ
デ−タを使用する事が出来る。
Ｕ１０の不良発生時点を検出し、コントロ−ルＣＰＵ１
３は不良発生のアドレス、その命令内容と実行結果デ−
タ、その他の解析に必要なデ−タを得ることが可能とな
る。尚、このプログラムの実行に必要な入力デ−タは実
機ユニット１のプロ−ブ２を通して実際の動作時と同じ
デ−タを使用する事が出来る。
【００１２】
【発明の効果】以上、詳細に説明したように本発明によ
れば、下記のような効果が期待される。ユ−ザが使用す
る実機ユニットとアプリケ−ションソフトを用いて実際
に使用される状態で試験される為、信頼性の高い不良解
析デ−タを機械的に迅速かつ容易に得ることが可能とな
る。
れば、下記のような効果が期待される。ユ−ザが使用す
る実機ユニットとアプリケ−ションソフトを用いて実際
に使用される状態で試験される為、信頼性の高い不良解
析デ−タを機械的に迅速かつ容易に得ることが可能とな
る。
【図１】本発明のシステムブロック図である。
【図２】概略動作フロ−チャ−トである。
１ 実機ユニット ２ プロ−ブ ３ チェックボ−ド ４ スタ−トスイッチ ５ リセットスイッチ ６ リセット回路 ７ ＣＰＵ停止回路 ８ クロック ９ 正常ＣＰＵ １０ 不良ＣＰＵ １１ 不一致検出回路 １２ コントロ−ルボ−ド １３ コントロ−ルＣＰＵ １４ コネクタ−
Claims (1)
- 【請求項１】 正常ワンチップマイクロコンピュ−タと
不良ワンチップマイクロコンピュ−タを同期して動作さ
せる手段と、両ワンチップマイクロコンピュ−タの実行
結果を比較し不一致を検出する手段と、実機ユニットよ
りデ−タを読み出す手段と、これらを制御する手段を具
備したワンチップマイクロコンピュ−タの不良解析方式
において、 ユ−ザが使用する実機ユニットとアプリケ−ションソフ
トを用いて、不良ワンチップマイクロコンピュ−タと正
常ワンチップマイクロコンピュ−タの同期をとりながら
プログラム命令を実行し、１ステップごとに不良ワンチ
ップマイクロコンピュ−タと正常ワンチップマイクロコ
ンピュ−タの実行結果を比較し、両者が不一致の時点を
検出しその時点で必要なデ−タを読みだし不良解析を行
うことを特徴とするワンチップマイクロコンピュ−タの
不良解析方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3238673A JPH0553854A (ja) | 1991-08-26 | 1991-08-26 | ワンチツプマイクロコンピユータの不良解析方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3238673A JPH0553854A (ja) | 1991-08-26 | 1991-08-26 | ワンチツプマイクロコンピユータの不良解析方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0553854A true JPH0553854A (ja) | 1993-03-05 |
Family
ID=17033616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3238673A Pending JPH0553854A (ja) | 1991-08-26 | 1991-08-26 | ワンチツプマイクロコンピユータの不良解析方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0553854A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6420265B1 (en) * | 1996-11-18 | 2002-07-16 | Hitachi, Ltd. | Method for polishing semiconductor device |
| JP2010176392A (ja) * | 2009-01-29 | 2010-08-12 | Renesas Electronics Corp | 不良解析装置と方法及びプログラム |
| JP2019008700A (ja) * | 2017-06-28 | 2019-01-17 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
1991
- 1991-08-26 JP JP3238673A patent/JPH0553854A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6420265B1 (en) * | 1996-11-18 | 2002-07-16 | Hitachi, Ltd. | Method for polishing semiconductor device |
| US6489243B2 (en) | 1996-11-18 | 2002-12-03 | Hitachi, Ltd. | Method for polishing semiconductor device |
| US6576552B2 (en) | 1996-11-18 | 2003-06-10 | Hitachi, Ltd. | Method for polishing semiconductor device |
| JP2010176392A (ja) * | 2009-01-29 | 2010-08-12 | Renesas Electronics Corp | 不良解析装置と方法及びプログラム |
| JP2019008700A (ja) * | 2017-06-28 | 2019-01-17 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5157780A (en) | Master-slave checking system | |
| US4493078A (en) | Method and apparatus for testing a digital computer | |
| JPH01251141A (ja) | データバスおよびアドレスバスによって相互接続されたマイクロプロセッサならびにメモリを有する型式の装置をテストする方法 | |
| US5678003A (en) | Method and system for providing a restartable stop in a multiprocessor system | |
| CN110532164B (zh) | 半导体设备和调试方法 | |
| JPH0553854A (ja) | ワンチツプマイクロコンピユータの不良解析方式 | |
| JPH0314033A (ja) | マイクロプロセッサ比較チェック機能の検査方式 | |
| JP2720580B2 (ja) | フォールト・トレラント・コンピュータ | |
| JP2871966B2 (ja) | 障害検出回路検査システム | |
| JPH04192040A (ja) | デバッグ装置 | |
| US20040237011A1 (en) | Apparatus and method for saving precise system state following exceptions | |
| JPH0439743A (ja) | データ処理装置 | |
| JPH02148229A (ja) | Ｃｐｕを含む電子機器の自己診断システム | |
| JPH07182203A (ja) | マイクロコンピュータ開発支援装置 | |
| JP2000112781A (ja) | 電子回路解析装置及び電子回路解析方法並びに記憶媒体 | |
| JPH0149975B2 (ja) | ||
| JPH05173830A (ja) | 異常動作検出方法、及びエミュレータ | |
| JPS6146535A (ja) | 擬似エラ−設定制御方式 | |
| JPS6057609B2 (ja) | 電子機器の停電処理制御方式 | |
| JPS63318640A (ja) | Ｃｐｕ動作試験方式 | |
| JPH0695913A (ja) | デバッグ装置 | |
| JP2005267349A (ja) | プロセッシングモジュールおよびその制御方法 | |
| JPS62175837A (ja) | シフトイン・デ−タのセツト方式 | |
| JP2000227862A (ja) | データ処理装置 | |
| JPH0216641A (ja) | 初期診断方式 |