JP2000227862A - データ処理装置 - Google Patents
データ処理装置Info
- Publication number
- JP2000227862A JP2000227862A JP11030420A JP3042099A JP2000227862A JP 2000227862 A JP2000227862 A JP 2000227862A JP 11030420 A JP11030420 A JP 11030420A JP 3042099 A JP3042099 A JP 3042099A JP 2000227862 A JP2000227862 A JP 2000227862A
- Authority
- JP
- Japan
- Prior art keywords
- data
- cpu
- memory
- control program
- cpus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【課題】 車両に搭載されるＥＣＵ（電子制御装置）の
制御プログラムを迅速かつ効率的にテストする。 【解決手段】 ＥＣＵの制御プログラムをテストする計
測装置１２はメモリＤＰＲＡＭ１４ａ〜１４ｄ及びパソ
コン１６を有する。ＥＣＵ１０内のＣＰＵ１０ａ〜１０
ｄからのデータはＤＰＲＡＭ１４ａ〜１４ｄに格納され
る。パソコン１６は、格納されたデータを読み出し、各
ＣＰＵの制御プログラムと同一の制御プログラムを実行
し、浮動小数点演算を行ってその演算結果をＤＰＲＡＭ
１４ａ〜１４ｄに書き込む。ＣＰＵ１０ａ〜１０ｄは割
り込みルーチンにより書き込まれた演算結果を読み出
し、各アクチュエータに出力する。
制御プログラムを迅速かつ効率的にテストする。 【解決手段】 ＥＣＵの制御プログラムをテストする計
測装置１２はメモリＤＰＲＡＭ１４ａ〜１４ｄ及びパソ
コン１６を有する。ＥＣＵ１０内のＣＰＵ１０ａ〜１０
ｄからのデータはＤＰＲＡＭ１４ａ〜１４ｄに格納され
る。パソコン１６は、格納されたデータを読み出し、各
ＣＰＵの制御プログラムと同一の制御プログラムを実行
し、浮動小数点演算を行ってその演算結果をＤＰＲＡＭ
１４ａ〜１４ｄに書き込む。ＣＰＵ１０ａ〜１０ｄは割
り込みルーチンにより書き込まれた演算結果を読み出
し、各アクチュエータに出力する。
Description
【０００１】
【発明の属する技術分野】本発明はデータ処理装置、特
にマイクロプロセッサの制御プログラムのテストに関す
る。
にマイクロプロセッサの制御プログラムのテストに関す
る。
【０００２】
【従来の技術】従来より、回路やＣＰＵの動作をテスト
するためのテスト装置が公知である。たとえば、特開平
９−２６９３５９号公報には、複数のマイクロコンピュ
ータを含み、各マイクロコンピュータを集積回路デバイ
スに直結する構成の集積回路テスト装置が開示されてい
る。テストに必要なプログラムとデータ情報をマイクロ
コンピュータに供給し、各マイクロコンピュータはテス
ト結果をテスタに送り返すことで集積回路をテストす
る。
するためのテスト装置が公知である。たとえば、特開平
９−２６９３５９号公報には、複数のマイクロコンピュ
ータを含み、各マイクロコンピュータを集積回路デバイ
スに直結する構成の集積回路テスト装置が開示されてい
る。テストに必要なプログラムとデータ情報をマイクロ
コンピュータに供給し、各マイクロコンピュータはテス
ト結果をテスタに送り返すことで集積回路をテストす
る。
【０００３】
【発明が解決しようとする課題】上記従来技術では、各
マイクロコンピュータ毎に異なるテストプログラムを実
行できるので同時に複数種類の集積回路をテストするこ
とができるものの、テスト装置の構成が複雑化、大型化
してコスト増加となる問題がある。
マイクロコンピュータ毎に異なるテストプログラムを実
行できるので同時に複数種類の集積回路をテストするこ
とができるものの、テスト装置の構成が複雑化、大型化
してコスト増加となる問題がある。
【０００４】特に、車両に搭載されているＥＣＵ（電子
制御装置）内の複数ＣＰＵの動作をテストしようとする
場合、簡易な装置で迅速にテストする要望が高い。
制御装置）内の複数ＣＰＵの動作をテストしようとする
場合、簡易な装置で迅速にテストする要望が高い。
【０００５】また、ＥＣＵの制御プログラムを開発する
場合、搭載するＣＰＵのメモリ上の制約あるいはコスト
低減のために、ＥＣＵ内のＣＰＵは浮動小数点演算ユニ
ットを有さず固定小数点演算が余儀なくされることが多
いが、ＥＣＵの制御プログラムをテストする場合には、
固定小数点演算ではなく浮動小数点演算により迅速かつ
効率的に行う必要がある。
場合、搭載するＣＰＵのメモリ上の制約あるいはコスト
低減のために、ＥＣＵ内のＣＰＵは浮動小数点演算ユニ
ットを有さず固定小数点演算が余儀なくされることが多
いが、ＥＣＵの制御プログラムをテストする場合には、
固定小数点演算ではなく浮動小数点演算により迅速かつ
効率的に行う必要がある。
【０００６】本発明は、上記従来技術の有する課題に鑑
みなされたものであり、その目的は、簡易な構成でマイ
クロプロセッサの動作をテストできるとともに、マイク
ロプロセッサのメモリ上の制約などからマイクロプロセ
ッサの性能を固定小数点演算に限定せざるを得ない場合
でも、制御プログラムのテストを浮動小数点演算で実行
し、迅速かつ効率的に制御プログラムの成立性をテスト
することができる装置を提供することにある。
みなされたものであり、その目的は、簡易な構成でマイ
クロプロセッサの動作をテストできるとともに、マイク
ロプロセッサのメモリ上の制約などからマイクロプロセ
ッサの性能を固定小数点演算に限定せざるを得ない場合
でも、制御プログラムのテストを浮動小数点演算で実行
し、迅速かつ効率的に制御プログラムの成立性をテスト
することができる装置を提供することにある。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、第１の発明は、マイクロプロセッサに接続されるイ
ンターフェースカードと、前記インターフェースカード
に接続され、少なくとも２つのポートを有するメモリ
と、前記メモリに接続され、前記メモリに書き込まれた
前記マイクロコンピュータからのデータを読み出して所
定の制御プログラムに従って浮動小数点演算を実行し、
演算結果を前記メモリに書き込む処理手段とを有するこ
とを特徴とする。マイクロコンピュータが固定小数点演
算しか実行できない場合でも、処理手段が浮動小数点演
算を代替処理してその結果をマイクロプロセッサに供給
するので、制御プログラムの成立性を浮動小数点演算で
迅速に確認することができる。
に、第１の発明は、マイクロプロセッサに接続されるイ
ンターフェースカードと、前記インターフェースカード
に接続され、少なくとも２つのポートを有するメモリ
と、前記メモリに接続され、前記メモリに書き込まれた
前記マイクロコンピュータからのデータを読み出して所
定の制御プログラムに従って浮動小数点演算を実行し、
演算結果を前記メモリに書き込む処理手段とを有するこ
とを特徴とする。マイクロコンピュータが固定小数点演
算しか実行できない場合でも、処理手段が浮動小数点演
算を代替処理してその結果をマイクロプロセッサに供給
するので、制御プログラムの成立性を浮動小数点演算で
迅速に確認することができる。
【０００８】また、第２の発明は、第１の発明におい
て、前記マイクロプロセッサは、前記メモリに書き込ま
れた前記浮動小数点演算の演算結果を割り込み処理によ
り読み出すことを特徴とする。割り込み処理により浮動
小数点演算の結果を読み出すことで、マイクロプロセッ
サは浮動小数点演算結果を迅速に入力することができ
る。
て、前記マイクロプロセッサは、前記メモリに書き込ま
れた前記浮動小数点演算の演算結果を割り込み処理によ
り読み出すことを特徴とする。割り込み処理により浮動
小数点演算の結果を読み出すことで、マイクロプロセッ
サは浮動小数点演算結果を迅速に入力することができ
る。
【０００９】また、第３の発明は、第１、第２の発明に
おいて、前記マイクロプロセッサは複数存在し、前記複
数のマイクロプロセッサは前記メモリの異なる領域にそ
れぞれ自己のデータを書き込み、かつ、前記メモリの異
なる領域にそれぞれ前記処理手段により書き込まれた演
算結果を読み出すことを特徴とする。これにより、複数
のマイクロプロセッサが存在する場合でも、各マイクロ
プロセッサに対して浮動小数点演算結果を供給すること
ができ、それぞれの制御プログラムの成立性を確認する
ことができる。
おいて、前記マイクロプロセッサは複数存在し、前記複
数のマイクロプロセッサは前記メモリの異なる領域にそ
れぞれ自己のデータを書き込み、かつ、前記メモリの異
なる領域にそれぞれ前記処理手段により書き込まれた演
算結果を読み出すことを特徴とする。これにより、複数
のマイクロプロセッサが存在する場合でも、各マイクロ
プロセッサに対して浮動小数点演算結果を供給すること
ができ、それぞれの制御プログラムの成立性を確認する
ことができる。
【００１０】また、第４の発明は、第１、第２の発明に
おいて、前記マイクロプロセッサは複数存在し、第１の
マイクロコンピュータが前記メモリにアクセスするとと
もに、他の第２のマイクロコンピュータは前記第１のコ
ンピュータとデータ送受することを特徴とする。これに
より、複数のマイクロプロセッサが存在する場合でも、
少ないメモリ容量でそれぞれの制御プログラムの成立性
を確認することができる。
おいて、前記マイクロプロセッサは複数存在し、第１の
マイクロコンピュータが前記メモリにアクセスするとと
もに、他の第２のマイクロコンピュータは前記第１のコ
ンピュータとデータ送受することを特徴とする。これに
より、複数のマイクロプロセッサが存在する場合でも、
少ないメモリ容量でそれぞれの制御プログラムの成立性
を確認することができる。
【００１１】
【発明の実施の形態】以下、図面に基づき本発明の実施
形態について説明する。
形態について説明する。
【００１２】図１には、本実施形態の基本的な構成ブロ
ック図が示されている。テスト対象としての車両搭載型
ＥＣＵ（電子制御装置）１０は、複数のＣＰＵ１０ａ、
１０ｂ、１０ｃ、１０ｄを有している。ＣＰＵ１０ａは
１６ｂｉｔ、ＣＰＵ１０ｂは３２ｂｉｔ、ＣＰＵ１０ｃ
は１６ｂｉｔ、ＣＰＵ１０ｄは３２ｂｉｔのＣＰＵであ
る。３２ビットのＣＰＵ１０ｂと１０ｄは、ＮＢＤ（Ｎ
ｏｎ−Ｂｒｅａｋ−Ｄｅｂｕｇ−ｐｏｒｔ）を有してい
る。
ック図が示されている。テスト対象としての車両搭載型
ＥＣＵ（電子制御装置）１０は、複数のＣＰＵ１０ａ、
１０ｂ、１０ｃ、１０ｄを有している。ＣＰＵ１０ａは
１６ｂｉｔ、ＣＰＵ１０ｂは３２ｂｉｔ、ＣＰＵ１０ｃ
は１６ｂｉｔ、ＣＰＵ１０ｄは３２ｂｉｔのＣＰＵであ
る。３２ビットのＣＰＵ１０ｂと１０ｄは、ＮＢＤ（Ｎ
ｏｎ−Ｂｒｅａｋ−Ｄｅｂｕｇ−ｐｏｒｔ）を有してい
る。
【００１３】一方、ＥＣＵ１０をテストする計測装置
（データ処理装置）１２は、各チャネル毎に設けられた
インターフェースカード（Ｉ／Ｆ）１２ａ〜１２ｄ、各
インターフェースカード１２ａ〜１２ｄに対応して設け
られたＤＰＲＡＭ（デュアルポートＲＡＭ）１４ａ〜１
４ｄ、パーソナルコンピュータ（パソコン）１６、イン
ターフェースカード１２ａ〜１２ｄとＤＰＲＡＭ１４ａ
〜１４ｄを接続するバス２００ａ〜２００ｄ及びＤＰＲ
ＡＭ１４ａ〜１４ｄとパソコン１６を接続するバス３０
０を有して構成されている。
（データ処理装置）１２は、各チャネル毎に設けられた
インターフェースカード（Ｉ／Ｆ）１２ａ〜１２ｄ、各
インターフェースカード１２ａ〜１２ｄに対応して設け
られたＤＰＲＡＭ（デュアルポートＲＡＭ）１４ａ〜１
４ｄ、パーソナルコンピュータ（パソコン）１６、イン
ターフェースカード１２ａ〜１２ｄとＤＰＲＡＭ１４ａ
〜１４ｄを接続するバス２００ａ〜２００ｄ及びＤＰＲ
ＡＭ１４ａ〜１４ｄとパソコン１６を接続するバス３０
０を有して構成されている。
【００１４】インターフェースカード１２ａ、１２ｃは
それぞれバス１００ａ、１００ｃを介してＥＣＵ１０内
のＣＰＵ１０ａ、ＣＰＵ１０ｃと接続されており、ＣＰ
Ｕ１０ａで処理したデータ（センサからの入力データ）
をＤＰＲＡＭ１４ａに格納するとともに、ＣＰＵ１０ｃ
で処理したデータをＤＰＲＡＭ１４ｃに格納する。
それぞれバス１００ａ、１００ｃを介してＥＣＵ１０内
のＣＰＵ１０ａ、ＣＰＵ１０ｃと接続されており、ＣＰ
Ｕ１０ａで処理したデータ（センサからの入力データ）
をＤＰＲＡＭ１４ａに格納するとともに、ＣＰＵ１０ｃ
で処理したデータをＤＰＲＡＭ１４ｃに格納する。
【００１５】インターフェースカード１２ｂ、１２ｄは
それぞれＮＢＤバス１００ｂ、１００ｄを介してＥＣＵ
１０内のＣＰＵ１０ｂ、１０ｄと接続されており、ＣＰ
Ｕ１０ｂからのデータを内蔵のＮＢＤ処理部で処理して
（３２ビット高速ＣＰＵ１０ｂ、１０ｄとのデータ送受
をシリアルで行う）ＤＰＲＡＭ１４ｂに格納するととも
に、ＣＰＵ１０ｄからのデータを内蔵のＮＢＤ処理部で
処理してＤＰＲＡＭ１４ｄに格納する。
それぞれＮＢＤバス１００ｂ、１００ｄを介してＥＣＵ
１０内のＣＰＵ１０ｂ、１０ｄと接続されており、ＣＰ
Ｕ１０ｂからのデータを内蔵のＮＢＤ処理部で処理して
（３２ビット高速ＣＰＵ１０ｂ、１０ｄとのデータ送受
をシリアルで行う）ＤＰＲＡＭ１４ｂに格納するととも
に、ＣＰＵ１０ｄからのデータを内蔵のＮＢＤ処理部で
処理してＤＰＲＡＭ１４ｄに格納する。
【００１６】すなわち、インターフェースカード１２ａ
〜１２ｄは、ＥＣＵ１０内の各ＣＰＵ１０ａ〜１０ｄの
種類とそのデバッグ方式に対応したインターフェースを
提供するもので、ＣＰＵ１０ａ〜１０ｄの処理データを
ＤＰＲＡＭ１４ａ〜１４ｄに格納する機能を有する。な
お、インターフェースカード１２ａ〜１２ｄとＤＰＲＡ
Ｍ１４ａ〜１４ｄ間のバス２００ａ〜２００ｄは共通バ
スとすることが好適であり、インターフェースカード１
２ａ〜１２ｄは計測装置１２に対して着脱自在に構成す
ることが好適である。
〜１２ｄは、ＥＣＵ１０内の各ＣＰＵ１０ａ〜１０ｄの
種類とそのデバッグ方式に対応したインターフェースを
提供するもので、ＣＰＵ１０ａ〜１０ｄの処理データを
ＤＰＲＡＭ１４ａ〜１４ｄに格納する機能を有する。な
お、インターフェースカード１２ａ〜１２ｄとＤＰＲＡ
Ｍ１４ａ〜１４ｄ間のバス２００ａ〜２００ｄは共通バ
スとすることが好適であり、インターフェースカード１
２ａ〜１２ｄは計測装置１２に対して着脱自在に構成す
ることが好適である。
【００１７】ＤＰＲＡＭ１４ａ〜１４ｄは、２つのポー
トを有しており、一方のポートを用いてＣＰＵ１０ａ〜
１０ｄからのデータを書き込む。また、他のポートを用
いてパソコン１６がＤＰＲＡＭ１４ａ〜１４ｄに書き込
まれたデータを読み出す。なお、ＤＰＲＡＭ１４ａ〜１
４ｄは３個あるいはそれ以上のポートを有していてもよ
く、ＦＩＦＯメモリを用いてもよい。
トを有しており、一方のポートを用いてＣＰＵ１０ａ〜
１０ｄからのデータを書き込む。また、他のポートを用
いてパソコン１６がＤＰＲＡＭ１４ａ〜１４ｄに書き込
まれたデータを読み出す。なお、ＤＰＲＡＭ１４ａ〜１
４ｄは３個あるいはそれ以上のポートを有していてもよ
く、ＦＩＦＯメモリを用いてもよい。
【００１８】パソコン１６は、たとえばノート型パソコ
ンであり、ＰＣカードを介してＩ／Ｆボックスと接続さ
れる。パソコン１６内のプロセッサは浮動小数点演算が
可能な演算ユニットを備えている。また、パソコン１６
内のメモリには、ＤＰＲＡＭ１４ａ〜１４ｄがマッピン
グされており、ＤＰＲＡＭ１４ａ〜１４ｄから読み出さ
れたデータは、パソコン１６内のメモリの所定エリアに
それぞれ格納される。したがって、パソコン１６内のプ
ロセッサは、メモリをサンプリングすることで、ＤＰＲ
ＡＭ１４ａ〜１４ｄに書き込まれたデータ、すなわちＣ
ＰＵ１０ａ〜１０ｄのデータを処理することが可能とな
る。
ンであり、ＰＣカードを介してＩ／Ｆボックスと接続さ
れる。パソコン１６内のプロセッサは浮動小数点演算が
可能な演算ユニットを備えている。また、パソコン１６
内のメモリには、ＤＰＲＡＭ１４ａ〜１４ｄがマッピン
グされており、ＤＰＲＡＭ１４ａ〜１４ｄから読み出さ
れたデータは、パソコン１６内のメモリの所定エリアに
それぞれ格納される。したがって、パソコン１６内のプ
ロセッサは、メモリをサンプリングすることで、ＤＰＲ
ＡＭ１４ａ〜１４ｄに書き込まれたデータ、すなわちＣ
ＰＵ１０ａ〜１０ｄのデータを処理することが可能とな
る。
【００１９】なお、図１においては、４個のＣＰＵが存
在する場合について説明しているが、１個のＣＰＵの場
合も同様である。なお、この場合、Ｉ／Ｆカード及びＤ
ＰＲＡＭも１個でよい。
在する場合について説明しているが、１個のＣＰＵの場
合も同様である。なお、この場合、Ｉ／Ｆカード及びＤ
ＰＲＡＭも１個でよい。
【００２０】本実施形態の構成は以上のようであり、計
測装置１２を用いてＥＣＵ１０の制御プログラムを開発
する場合には、まず計測装置１２の各チャネルにＥＣＵ
１０内の各ＣＰＵ１０ａ〜１０ｄを接続する。そして、
ＣＰＵ１０ａ〜１０ｄでは、車載のセンサから出力され
たデータを処理して計測装置１２の各チャネルに出力す
る。計測装置１２のインターフェースカード１２ａ〜１
２ｄは、ＣＰＵ１０ａ〜１０ｄからのデータを入力して
ＤＰＲＡＭ１４ａ〜１４ｄに書き込む。ＤＰＲＡＭ１４
ａ〜１４ｄにデータが格納された後、パソコン１６は所
定のタイミングでＤＰＲＡＭ１４ａ〜１４ｄにアクセス
してデータを読み出し、自身のメモリに読み出したデー
タを書き込む。パソコン１６は、自身のメモリのマップ
上にＤＰＲＡＭ１４ａ〜１４ｄがマッピングされている
ため、自身のメモリをサンプリングすることで、ＤＰＲ
ＡＭ１４ａ〜１４ｄを統一的にサンプリングすることが
できる。そして、パソコン１６内のプロセッサはサンプ
リングして得られたＣＰＵ１０ａ〜１０ｄのデータを、
これから開発しようとする制御プログラムへの基本入力
データとして用いて、この制御プログラムを用いて演算
を行う。このとき、制御プログラムは浮動小数点演算に
より処理してＤＰＲＡＭ１４ａ〜１４ｄに書き込む。Ｄ
ＰＲＡＭ１４ａ〜１４ｄに書き込まれた演算結果は所定
の割り込みタイミングでＣＰＵ１０ａ〜１０ｄがインタ
ーフェースカード１２ａ〜１２ｄを介して読み出し、各
アクチュエータに出力する。
測装置１２を用いてＥＣＵ１０の制御プログラムを開発
する場合には、まず計測装置１２の各チャネルにＥＣＵ
１０内の各ＣＰＵ１０ａ〜１０ｄを接続する。そして、
ＣＰＵ１０ａ〜１０ｄでは、車載のセンサから出力され
たデータを処理して計測装置１２の各チャネルに出力す
る。計測装置１２のインターフェースカード１２ａ〜１
２ｄは、ＣＰＵ１０ａ〜１０ｄからのデータを入力して
ＤＰＲＡＭ１４ａ〜１４ｄに書き込む。ＤＰＲＡＭ１４
ａ〜１４ｄにデータが格納された後、パソコン１６は所
定のタイミングでＤＰＲＡＭ１４ａ〜１４ｄにアクセス
してデータを読み出し、自身のメモリに読み出したデー
タを書き込む。パソコン１６は、自身のメモリのマップ
上にＤＰＲＡＭ１４ａ〜１４ｄがマッピングされている
ため、自身のメモリをサンプリングすることで、ＤＰＲ
ＡＭ１４ａ〜１４ｄを統一的にサンプリングすることが
できる。そして、パソコン１６内のプロセッサはサンプ
リングして得られたＣＰＵ１０ａ〜１０ｄのデータを、
これから開発しようとする制御プログラムへの基本入力
データとして用いて、この制御プログラムを用いて演算
を行う。このとき、制御プログラムは浮動小数点演算に
より処理してＤＰＲＡＭ１４ａ〜１４ｄに書き込む。Ｄ
ＰＲＡＭ１４ａ〜１４ｄに書き込まれた演算結果は所定
の割り込みタイミングでＣＰＵ１０ａ〜１０ｄがインタ
ーフェースカード１２ａ〜１２ｄを介して読み出し、各
アクチュエータに出力する。
【００２１】また、計測装置１２を用いてＥＣＵ１０の
制御プログラムをテストする場合には、計測装置１２の
各チャネルにＥＣＵ１０内の各ＣＰＵ１０ａ〜１０ｄを
接続する。そして、ＣＰＵ１０ａ〜１０ｄでは、車載の
センサから出力されたデータを処理して計測装置１２の
各チャネルに出力する。計測装置１２のインターフェー
スカード１２ａ〜１２ｄは、ＣＰＵ１０ａ〜１０ｄから
のデータを入力してＤＰＲＡＭ１４ａ〜１４ｄに書き込
む。ＤＰＲＡＭ１４ａ〜１４ｄにデータが格納された
後、パソコン１６は所定のタイミングでＤＰＲＡＭ１４
ａ〜１４ｄにアクセスしてデータを読み出し、自身のメ
モリに読み出したデータを書き込む。パソコン１６は、
自身のメモリのマップ上にＤＰＲＡＭ１４ａ〜１４ｄが
マッピングされているため、自身のメモリをサンプリン
グすることで、ＤＰＲＡＭ１４ａ〜１４ｄを統一的にサ
ンプリングすることができる。そして、パソコン１６内
のプロセッサはサンプリングして得られたＣＰＵ１０ａ
〜１０ｄのデータを、テストすべき制御プログラムと同
一の制御プログラムを用い、かつ浮動小数点演算により
処理してＤＰＲＡＭ１４ａ〜１４ｄに書き込む。ＤＰＲ
ＡＭ１４ａ〜１４ｄに書き込まれた演算結果は所定の割
り込みタイミングでＣＰＵ１０ａ〜１０ｄがインターフ
ェースカード１２ａ〜１２ｄを介して読み出し、各アク
チュエータに出力する。
制御プログラムをテストする場合には、計測装置１２の
各チャネルにＥＣＵ１０内の各ＣＰＵ１０ａ〜１０ｄを
接続する。そして、ＣＰＵ１０ａ〜１０ｄでは、車載の
センサから出力されたデータを処理して計測装置１２の
各チャネルに出力する。計測装置１２のインターフェー
スカード１２ａ〜１２ｄは、ＣＰＵ１０ａ〜１０ｄから
のデータを入力してＤＰＲＡＭ１４ａ〜１４ｄに書き込
む。ＤＰＲＡＭ１４ａ〜１４ｄにデータが格納された
後、パソコン１６は所定のタイミングでＤＰＲＡＭ１４
ａ〜１４ｄにアクセスしてデータを読み出し、自身のメ
モリに読み出したデータを書き込む。パソコン１６は、
自身のメモリのマップ上にＤＰＲＡＭ１４ａ〜１４ｄが
マッピングされているため、自身のメモリをサンプリン
グすることで、ＤＰＲＡＭ１４ａ〜１４ｄを統一的にサ
ンプリングすることができる。そして、パソコン１６内
のプロセッサはサンプリングして得られたＣＰＵ１０ａ
〜１０ｄのデータを、テストすべき制御プログラムと同
一の制御プログラムを用い、かつ浮動小数点演算により
処理してＤＰＲＡＭ１４ａ〜１４ｄに書き込む。ＤＰＲ
ＡＭ１４ａ〜１４ｄに書き込まれた演算結果は所定の割
り込みタイミングでＣＰＵ１０ａ〜１０ｄがインターフ
ェースカード１２ａ〜１２ｄを介して読み出し、各アク
チュエータに出力する。
【００２２】この課程において、パソコン１６は、ＣＰ
Ｕ１０ａ〜１０ｄにおいて基本データを使って演算され
た制御プログラム演算結果をＤＰＲＡＭ１４ａ〜１４ｄ
からサンプリングすることができ、また、パソコン１６
は自らもＣＰＵ１０ａ〜１０ｄにおいて制御プログラム
で使われた基本データをＤＰＲＡＭ１４ａ〜１４ｄから
サンプリングし、ＣＰＵ１０ａ〜１０ｄで演算された制
御プログラムと同一の制御プログラムを使って演算する
ことにより得られる制御プログラム演算結果を自らサン
プリングすることで、ＣＰＵ１０ａ〜１０ｄでの制御プ
ログラム演算結果とパソコン１６自らの制御プログラム
演算結果を同一グラフ上に波形表示して両者の比較、デ
バッグが可能となる。これは、ＣＰＵ１０ａ〜１０ｄの
コンパイラの信頼性が十分上がっていないとき等を含め
て、ＥＣＵ１０で演算処理された結果とパソコン１６で
コンパイルされた制御プログラムの演算結果を比較する
ことができ、ＥＣＵ１０とパソコン１６において実行さ
れる制御プログラムのオブジェクトコードレベルのテス
トができることを意味する。
Ｕ１０ａ〜１０ｄにおいて基本データを使って演算され
た制御プログラム演算結果をＤＰＲＡＭ１４ａ〜１４ｄ
からサンプリングすることができ、また、パソコン１６
は自らもＣＰＵ１０ａ〜１０ｄにおいて制御プログラム
で使われた基本データをＤＰＲＡＭ１４ａ〜１４ｄから
サンプリングし、ＣＰＵ１０ａ〜１０ｄで演算された制
御プログラムと同一の制御プログラムを使って演算する
ことにより得られる制御プログラム演算結果を自らサン
プリングすることで、ＣＰＵ１０ａ〜１０ｄでの制御プ
ログラム演算結果とパソコン１６自らの制御プログラム
演算結果を同一グラフ上に波形表示して両者の比較、デ
バッグが可能となる。これは、ＣＰＵ１０ａ〜１０ｄの
コンパイラの信頼性が十分上がっていないとき等を含め
て、ＥＣＵ１０で演算処理された結果とパソコン１６で
コンパイルされた制御プログラムの演算結果を比較する
ことができ、ＥＣＵ１０とパソコン１６において実行さ
れる制御プログラムのオブジェクトコードレベルのテス
トができることを意味する。
【００２３】図２には、以上述べたテスト処理が模式的
に示されている。なお、説明の都合上、ＥＣＵ内のＣＰ
ＵとしてＣＰＵ１及びＣＰＵ２の２個のＣＰＵが存在す
る場合について示す。ＣＰＵ１、２は図１に示されたＣ
ＰＵ１０ａ〜１０ｄのいずれでもよい。まず、ＥＣＵ内
のＣＰＵ１について説明する。ＣＰＵ１では、自身が管
理するセンサデータを入力し、入力データに対して基本
演算を行ってその結果をＩ／Ｆボックス内のＤＰＲＡＭ
１（ＤＰＲＡＭ１は図１におけるＤＰＲＡＭ１４ａ〜１
４ｄのいずれかでよい）の所定領域２０に書き込む。な
お、データ領域２０はパソコン１６がＣＰＵ１のデータ
を取り込む領域であるので、図ではデータトレース領域
１と明示されている。データトレース領域１（領域２
０）に書き込まれたＣＰＵ１のデータは、パソコン１６
に取り込まれ、パソコン１６内のプロセッサはＣＰＵ１
の制御プログラムと同一の制御プログラムに従い、所定
の浮動小数点演算を行って、その演算結果をパソコン１
６内のメモリに格納する。
に示されている。なお、説明の都合上、ＥＣＵ内のＣＰ
ＵとしてＣＰＵ１及びＣＰＵ２の２個のＣＰＵが存在す
る場合について示す。ＣＰＵ１、２は図１に示されたＣ
ＰＵ１０ａ〜１０ｄのいずれでもよい。まず、ＥＣＵ内
のＣＰＵ１について説明する。ＣＰＵ１では、自身が管
理するセンサデータを入力し、入力データに対して基本
演算を行ってその結果をＩ／Ｆボックス内のＤＰＲＡＭ
１（ＤＰＲＡＭ１は図１におけるＤＰＲＡＭ１４ａ〜１
４ｄのいずれかでよい）の所定領域２０に書き込む。な
お、データ領域２０はパソコン１６がＣＰＵ１のデータ
を取り込む領域であるので、図ではデータトレース領域
１と明示されている。データトレース領域１（領域２
０）に書き込まれたＣＰＵ１のデータは、パソコン１６
に取り込まれ、パソコン１６内のプロセッサはＣＰＵ１
の制御プログラムと同一の制御プログラムに従い、所定
の浮動小数点演算を行って、その演算結果をパソコン１
６内のメモリに格納する。
【００２４】一方、ＣＰＵ２についても同様であり、セ
ンサデータを入力して基本演算を行い、演算結果をＤＰ
ＲＡＭ２の所定領域２４に書き込む。この領域２４は、
ＣＰＵ２のデータを取り込む領域であるため、データト
レース領域２と明示されている。パソコン１６は、所定
のタイミングでデータトレース領域２にアクセスし、Ｃ
ＰＵ２の基本データを取り込む。そして、ＣＰＵ２の制
御プログラムと同一の制御プログラムに従い、浮動小数
点演算を行ってその結果をメモリに書き込む。以上のよ
うにして、パソコン１６のメモリにはＣＰＵ１用制御演
算結果及びＣＰＵ２用制御演算結果が格納されることに
なるので、パソコン１６は所定のタイミングでＣＰＵ１
用の制御演算結果をＤＰＲＡＭ１の所定領域２２に書き
込み、またＣＰＵ２用の制御演算結果をＤＰＲＡＭ２の
領域２６に書き込む。
ンサデータを入力して基本演算を行い、演算結果をＤＰ
ＲＡＭ２の所定領域２４に書き込む。この領域２４は、
ＣＰＵ２のデータを取り込む領域であるため、データト
レース領域２と明示されている。パソコン１６は、所定
のタイミングでデータトレース領域２にアクセスし、Ｃ
ＰＵ２の基本データを取り込む。そして、ＣＰＵ２の制
御プログラムと同一の制御プログラムに従い、浮動小数
点演算を行ってその結果をメモリに書き込む。以上のよ
うにして、パソコン１６のメモリにはＣＰＵ１用制御演
算結果及びＣＰＵ２用制御演算結果が格納されることに
なるので、パソコン１６は所定のタイミングでＣＰＵ１
用の制御演算結果をＤＰＲＡＭ１の所定領域２２に書き
込み、またＣＰＵ２用の制御演算結果をＤＰＲＡＭ２の
領域２６に書き込む。
【００２５】ＣＰＵ１では、割り込みルーチン（例えば
１ｍｓタイマ割り込み）によりＤＰＲＡＭ１にアクセス
し、領域２２に書き込まれた制御演算結果を読み出し、
ＣＰＵ１が受け持つアクチュエータにこれらのデータを
出力する。また、ＣＰＵ２も、割り込みルーチンにより
ＤＰＲＡＭ２の領域２６にアクセスし、パソコン１６に
より書き込まれた制御演算結果を読み出し、アクチュエ
ータに出力する。以上の処理をアクチュエータ側から見
れば、ＣＰＵ１及びＣＰＵ２は制御プログラムに従って
浮動小数点演算を行ってその制御結果を出力したのと等
価となる。したがって、ＣＰＵ１、ＣＰＵ２がメモリ上
の制約などから固定小数点演算しかできない場合でも、
パソコン１６がその固定小数点演算の代わりに浮動小数
点演算を代替演算することで、ＥＣＵの制御プログラム
の成立性を迅速に確かめることができる。
１ｍｓタイマ割り込み）によりＤＰＲＡＭ１にアクセス
し、領域２２に書き込まれた制御演算結果を読み出し、
ＣＰＵ１が受け持つアクチュエータにこれらのデータを
出力する。また、ＣＰＵ２も、割り込みルーチンにより
ＤＰＲＡＭ２の領域２６にアクセスし、パソコン１６に
より書き込まれた制御演算結果を読み出し、アクチュエ
ータに出力する。以上の処理をアクチュエータ側から見
れば、ＣＰＵ１及びＣＰＵ２は制御プログラムに従って
浮動小数点演算を行ってその制御結果を出力したのと等
価となる。したがって、ＣＰＵ１、ＣＰＵ２がメモリ上
の制約などから固定小数点演算しかできない場合でも、
パソコン１６がその固定小数点演算の代わりに浮動小数
点演算を代替演算することで、ＥＣＵの制御プログラム
の成立性を迅速に確かめることができる。
【００２６】図３には、本発明の他の実施形態における
処理が示されている。図１及び図２においては、ＥＣＵ
内の複数のＣＰＵがそれぞれＩ／Ｆボックス内のＤＰＲ
ＡＭにアクセスしているが、本実施形態においては、い
ずれかのＣＰＵ（第１のＣＰＵ）のみがＤＰＲＡＭにア
クセスし、他のＣＰＵ（第２のＣＰＵ）は直接ＤＰＲＡ
Ｍにアクセスせず、ＤＰＲＡＭにアクセスするこのＣＰ
Ｕを介してデータの送受を行う。第１のＣＰＵは１個、
あるいは複数でもよい。
処理が示されている。図１及び図２においては、ＥＣＵ
内の複数のＣＰＵがそれぞれＩ／Ｆボックス内のＤＰＲ
ＡＭにアクセスしているが、本実施形態においては、い
ずれかのＣＰＵ（第１のＣＰＵ）のみがＤＰＲＡＭにア
クセスし、他のＣＰＵ（第２のＣＰＵ）は直接ＤＰＲＡ
Ｍにアクセスせず、ＤＰＲＡＭにアクセスするこのＣＰ
Ｕを介してデータの送受を行う。第１のＣＰＵは１個、
あるいは複数でもよい。
【００２７】図３において、ＥＣＵ内には図２と同様に
ＣＰＵ１及びＣＰＵ２が存在する場合を想定する。ＣＰ
Ｕ２がＤＰＲＡＭとアクセスする第１のＣＰＵであり、
ＣＰＵ１はこのＣＰＵ２とデータの送受を行うことによ
りパソコン１６の演算結果を取得する。
ＣＰＵ１及びＣＰＵ２が存在する場合を想定する。ＣＰ
Ｕ２がＤＰＲＡＭとアクセスする第１のＣＰＵであり、
ＣＰＵ１はこのＣＰＵ２とデータの送受を行うことによ
りパソコン１６の演算結果を取得する。
【００２８】すなわち、ＣＰＵ１は、センサからのデー
タを入力して基本演算を行うと、たとえばＤＭＡ（ダイ
レクトメモリアクセス）等によりＣＰＵ２にそのデータ
を送信する。ＣＰＵ２は、センサからのデータを入力
し、基本演算を行うとともに、ＤＭＡ等によりＣＰＵ１
からのデータを取り込む。そして、ＣＰＵ２のセンサデ
ータ及びＣＰＵ１のセンサデータをＩ／Ｆボックス内の
ＤＰＲＡＭの所定領域２８に書き込む。なお、領域２８
に書き込む際には、ＣＰＵ１のデータとＣＰＵ２のデー
タを識別するフラグを設定しておくことが望ましい。パ
ソコン１６は、領域２８、すなわちデータトレース領域
に書き込まれたＣＰＵ１及びＣＰＵ２のデータを取り込
み、ＣＰＵ１用の制御プログラムと同一の制御プログラ
ムに従い浮動小数点演算を行ってＣＰＵ１からのセンサ
データを処理し、その結果をパソコン１６内のメモリに
書き込む。また、ＣＰＵ２の制御プログラムと同一の制
御プログラムに従い、浮動小数点演算を行ってＣＰＵ２
からのセンサデータを処理し、その結果をメモリに書き
込む。そして、ＣＰＵ１用の制御演算結果及びＣＰＵ２
用の制御演算結果をＤＰＲＡＭの所定領域３０に書き込
む。
タを入力して基本演算を行うと、たとえばＤＭＡ（ダイ
レクトメモリアクセス）等によりＣＰＵ２にそのデータ
を送信する。ＣＰＵ２は、センサからのデータを入力
し、基本演算を行うとともに、ＤＭＡ等によりＣＰＵ１
からのデータを取り込む。そして、ＣＰＵ２のセンサデ
ータ及びＣＰＵ１のセンサデータをＩ／Ｆボックス内の
ＤＰＲＡＭの所定領域２８に書き込む。なお、領域２８
に書き込む際には、ＣＰＵ１のデータとＣＰＵ２のデー
タを識別するフラグを設定しておくことが望ましい。パ
ソコン１６は、領域２８、すなわちデータトレース領域
に書き込まれたＣＰＵ１及びＣＰＵ２のデータを取り込
み、ＣＰＵ１用の制御プログラムと同一の制御プログラ
ムに従い浮動小数点演算を行ってＣＰＵ１からのセンサ
データを処理し、その結果をパソコン１６内のメモリに
書き込む。また、ＣＰＵ２の制御プログラムと同一の制
御プログラムに従い、浮動小数点演算を行ってＣＰＵ２
からのセンサデータを処理し、その結果をメモリに書き
込む。そして、ＣＰＵ１用の制御演算結果及びＣＰＵ２
用の制御演算結果をＤＰＲＡＭの所定領域３０に書き込
む。
【００２９】ＣＰＵ２は、所定の割り込みルーチンによ
りＤＰＲＡＭの領域３０にアクセスして、パソコン１６
で演算されたＣＰＵ１の制御演算結果及びＣＰＵ２の制
御演算結果を取り込む。そして、ＣＰＵ１の演算結果に
ついては、ＤＭＡ等によりＣＰＵ１に送信し、ＣＰＵ２
の制御演算結果については、自身の受け持つアクチュエ
ータに出力する。一方、ＣＰＵ１はＣＰＵ２から送信さ
れた制御演算結果を受信し、自身の受け持つアクチュエ
ータに出力する。
りＤＰＲＡＭの領域３０にアクセスして、パソコン１６
で演算されたＣＰＵ１の制御演算結果及びＣＰＵ２の制
御演算結果を取り込む。そして、ＣＰＵ１の演算結果に
ついては、ＤＭＡ等によりＣＰＵ１に送信し、ＣＰＵ２
の制御演算結果については、自身の受け持つアクチュエ
ータに出力する。一方、ＣＰＵ１はＣＰＵ２から送信さ
れた制御演算結果を受信し、自身の受け持つアクチュエ
ータに出力する。
【００３０】本実施形態においても、ＣＰＵ１及びＣＰ
Ｕ２は固定小数点演算のみ実行するマイクロプロセッサ
であるが、パソコン１６が浮動小数点演算を代替処理
し、その制御演算結果をＣＰＵ１及びＣＰＵ２に出力す
るので、ＣＰＵ１及びＣＰＵ２が制御プログラムを浮動
小数点演算で実行したかのごとく処理される。したがっ
て、本実施形態においてもＣＰＵ１及びＣＰＵ２の制御
プログラムを迅速かつ効率的にテストすることが可能と
なる。
Ｕ２は固定小数点演算のみ実行するマイクロプロセッサ
であるが、パソコン１６が浮動小数点演算を代替処理
し、その制御演算結果をＣＰＵ１及びＣＰＵ２に出力す
るので、ＣＰＵ１及びＣＰＵ２が制御プログラムを浮動
小数点演算で実行したかのごとく処理される。したがっ
て、本実施形態においてもＣＰＵ１及びＣＰＵ２の制御
プログラムを迅速かつ効率的にテストすることが可能と
なる。
【００３１】なお、上記各実施形態におけるパソコン１
６は、制御プログラムを実行するとともに、自らの制御
プログラムの実行過程をサンプリングし、ＥＣＵに取り
込まれるデータも取得しているので、制御プログラム実
行、実行過程のサンプリングと並行してデータ計測やデ
ータ解析、デバッグを行うことが可能である。
６は、制御プログラムを実行するとともに、自らの制御
プログラムの実行過程をサンプリングし、ＥＣＵに取り
込まれるデータも取得しているので、制御プログラム実
行、実行過程のサンプリングと並行してデータ計測やデ
ータ解析、デバッグを行うことが可能である。
【００３２】
【発明の効果】以上説明したように、本発明によればマ
イクロプロセッサが固定小数点演算しかできない場合で
も、その制御プログラムを浮動小数点演算で実行するこ
とができるので、迅速かつ効率的に制御プログラムの成
立性を確かめることができ、制御プログラムの開発とマ
イクロプロセッサの制御プログラムのテストを効率的に
進めることが可能となる。
イクロプロセッサが固定小数点演算しかできない場合で
も、その制御プログラムを浮動小数点演算で実行するこ
とができるので、迅速かつ効率的に制御プログラムの成
立性を確かめることができ、制御プログラムの開発とマ
イクロプロセッサの制御プログラムのテストを効率的に
進めることが可能となる。
【図１】 本発明の実施形態の構成ブロック図である。
【図２】 本発明の実施形態の処理説明図である。
【図３】 本発明の他の実施形態の処理説明図である。
１０ ＥＣＵ、１２ 計測装置、１６ パソコン。
Claims (4)
- 【請求項１】 マイクロプロセッサに接続されるインタ
ーフェースカードと、 前記インターフェースカードに接続され、少なくとも２
つのポートを有するメモリと、 前記メモリに接続され、前記メモリに書き込まれた前記
マイクロコンピュータからのデータを読み出して所定の
制御プログラムに従って浮動小数点演算を実行し、演算
結果を前記メモリに書き込む処理手段と、 を有することを特徴とするデータ処理装置。 - 【請求項２】 請求項１記載の装置において、 前記マイクロプロセッサは、前記メモリに書き込まれた
前記浮動小数点演算の演算結果を割り込み処理により読
み出すことを特徴とするデータ処理装置。 - 【請求項３】 請求項１、２のいずれかに記載の装置に
おいて、 前記マイクロプロセッサは複数存在し、前記複数のマイ
クロプロセッサは前記メモリの異なる領域にそれぞれ自
己のデータを書き込み、かつ、前記メモリの異なる領域
にそれぞれ前記処理手段により書き込まれた演算結果を
読み出すことを特徴とするデータ処理装置。 - 【請求項４】 請求項１、２のいずれかに記載の装置に
おいて、 前記マイクロプロセッサは複数存在し、第１のマイクロ
コンピュータが前記メモリにアクセスするとともに、他
の第２のマイクロコンピュータは前記第１のコンピュー
タとデータ送受することを特徴とするデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11030420A JP2000227862A (ja) | 1999-02-08 | 1999-02-08 | データ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11030420A JP2000227862A (ja) | 1999-02-08 | 1999-02-08 | データ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000227862A true JP2000227862A (ja) | 2000-08-15 |
Family
ID=12303471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11030420A Pending JP2000227862A (ja) | 1999-02-08 | 1999-02-08 | データ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000227862A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010173633A (ja) * | 2009-01-28 | 2010-08-12 | Dspace Digital Signal Processing & Control Engineering Gmbh | 制御装置を調整するための方法および操作ユニット |
-
1999
- 1999-02-08 JP JP11030420A patent/JP2000227862A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010173633A (ja) * | 2009-01-28 | 2010-08-12 | Dspace Digital Signal Processing & Control Engineering Gmbh | 制御装置を調整するための方法および操作ユニット |
| JP2010174891A (ja) * | 2009-01-28 | 2010-08-12 | Dspace Digital Signal Processing & Control Engineering Gmbh | 制御装置を調整する方法および調整ユニット |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3277900B2 (ja) | プログラム検査方法、プログラム検査装置及び、検査プログラムを記憶したコンピュータ読み取り可能な記憶媒体 | |
| EP0084431A2 (en) | Monitoring computer systems | |
| US6145122A (en) | Development interface for a data processor | |
| US6687857B1 (en) | Microcomputer which can execute a monitor program supplied from a debugging tool | |
| EP0652516A1 (en) | Integrated microprocessor | |
| US4493078A (en) | Method and apparatus for testing a digital computer | |
| EP3369015B1 (en) | Methods and circuits for debugging circuit designs | |
| JP2006514375A (ja) | 集積回路用の診断回路 | |
| GB2350706A (en) | Debugging semiconductor integrated circuit device with processor | |
| JP2003076578A (ja) | マイクロコンピュータ及びデバッグシステム並びにトレース情報収集方法 | |
| US20060150021A1 (en) | Device and method for analyzing embedded systems | |
| JP4564616B2 (ja) | デバッグ・データ処理装置 | |
| EP0530816A2 (en) | Microprocessor with cache memory and trace analyzer therefor | |
| JP3003782B2 (ja) | 開発支援装置 | |
| US20060179380A1 (en) | On-chip electronic hardware debug support units having execution halting capabilities | |
| US5610927A (en) | Integrated circuit control | |
| JP2000227862A (ja) | データ処理装置 | |
| JPH01180647A (ja) | デバッグ装置 | |
| JP3695196B2 (ja) | データ処理装置 | |
| JP2001249823A (ja) | マイクロコンピュータ開発支援装置 | |
| US6957370B2 (en) | Digital signal processor including an interface therein capable of allowing direct access to registers from an external device | |
| JP4600134B2 (ja) | マルチプロセッサシステム | |
| JP2022520914A (ja) | メモリ組込み自己テストコントローラを用いる読み出し専用メモリのテスト | |
| Hosny | A Unified UVM Methodology For MPSoC Hardware/Software Functional Verification | |
| US10872030B2 (en) | Control system and method of to perform an operation |