JPH0439743A - データ処理装置 - Google Patents
データ処理装置Info
- Publication number
- JPH0439743A JPH0439743A JP2146769A JP14676990A JPH0439743A JP H0439743 A JPH0439743 A JP H0439743A JP 2146769 A JP2146769 A JP 2146769A JP 14676990 A JP14676990 A JP 14676990A JP H0439743 A JPH0439743 A JP H0439743A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- controller
- cpu
- memory
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000006870 function Effects 0.000 claims abstract description 31
- 238000012360 testing method Methods 0.000 claims description 30
- 238000007689 inspection Methods 0.000 abstract description 10
- 239000000758 substrate Substances 0.000 abstract 1
- 238000011990 functional testing Methods 0.000 description 16
- 239000000872 buffer Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- 230000004044 response Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデータ処理装置の内部機能検査を容易にする回
路構成と回路に間する。
路構成と回路に間する。
従来フィールドでデータ処理装置が故障した場合や工場
内で組み立て後の動作検査では機能検査プログラムを使
用するケースが多かった。しかし故障が基本的な機能に
係わっている場合は、機能検査プログラムさえも動作し
ないことがある。このような時には装置を一度分解して
ＣＰＵのエミュレータ等を使用して故障解析が行われて
いた。
内で組み立て後の動作検査では機能検査プログラムを使
用するケースが多かった。しかし故障が基本的な機能に
係わっている場合は、機能検査プログラムさえも動作し
ないことがある。このような時には装置を一度分解して
ＣＰＵのエミュレータ等を使用して故障解析が行われて
いた。
しかしこれでは装置を分解しなければならないし、高価
なエミュレータが必要である。特にフィールドでの対応
としては容易なことではない。本発明の目的は、機器の
一部に検査用基板をオプションボードとして挿入し、外
部からＣＰＵを含めた複雑なシステムを点検して作業の
効率アップを計る。
なエミュレータが必要である。特にフィールドでの対応
としては容易なことではない。本発明の目的は、機器の
一部に検査用基板をオプションボードとして挿入し、外
部からＣＰＵを含めた複雑なシステムを点検して作業の
効率アップを計る。
本発明のデータ処理装置は、ＣＰＵは前記入出力手段の
コントローラーと、低速メモリーと、割り込みコントロ
ーラー等の内部コントローラー手段と、Ｉ／Ｏバスを介
して接続され、ＣＰＵと前記メインメモリーとはより高
速なメモリーバスと接続されていながら、メインメモリ
ーはＩ／Ｏバスからもメモリーバスを介してアクセスが
可能であり、前記拡張スロットは前記Ｉ／Ｏバスの全部
または１部を含み、機能検査用信号を前記拡張スロット
に有し、前記拡張スロットに機能検査用のボートを挿入
してＥＭＵ信号をアサート（有効に）する事によりＣＰ
Ｕを停止させバスコントローラに直接働きかけＩ／Ｏバ
スのアクセス権を獲得し、Ｉ／Ｏバスに接続されている
前記入出力手段のコントローラーと低速メモリーと割り
込みコントローラー等の内部コントロール手段と、メモ
リーバスに接続されているメインメモリーの機能検査を
行うことを特徴とする。
コントローラーと、低速メモリーと、割り込みコントロ
ーラー等の内部コントローラー手段と、Ｉ／Ｏバスを介
して接続され、ＣＰＵと前記メインメモリーとはより高
速なメモリーバスと接続されていながら、メインメモリ
ーはＩ／Ｏバスからもメモリーバスを介してアクセスが
可能であり、前記拡張スロットは前記Ｉ／Ｏバスの全部
または１部を含み、機能検査用信号を前記拡張スロット
に有し、前記拡張スロットに機能検査用のボートを挿入
してＥＭＵ信号をアサート（有効に）する事によりＣＰ
Ｕを停止させバスコントローラに直接働きかけＩ／Ｏバ
スのアクセス権を獲得し、Ｉ／Ｏバスに接続されている
前記入出力手段のコントローラーと低速メモリーと割り
込みコントローラー等の内部コントロール手段と、メモ
リーバスに接続されているメインメモリーの機能検査を
行うことを特徴とする。
本発明の上記の構成によれば、前記拡張スロットに挿入
された機能検査用基板はＥＭＵ信号をアサートする事に
より本体のＣＰＵを停止し、バスコントローラに直接働
きかけＩ／Ｏバスのアクセス権を獲得する。機能検査用
基板上のＣＰＵまたは基板検査コントローラ回路は、Ｉ
／Ｏバスを介してＩ／Ｏバスに接続されているＩ／Ｏコ
ントローラーや低速メモリー等の回路と、Ｉ／Ｏバスと
メモリーバスを介してデータ処理装置本体の内部回路の
検査を行う。
された機能検査用基板はＥＭＵ信号をアサートする事に
より本体のＣＰＵを停止し、バスコントローラに直接働
きかけＩ／Ｏバスのアクセス権を獲得する。機能検査用
基板上のＣＰＵまたは基板検査コントローラ回路は、Ｉ
／Ｏバスを介してＩ／Ｏバスに接続されているＩ／Ｏコ
ントローラーや低速メモリー等の回路と、Ｉ／Ｏバスと
メモリーバスを介してデータ処理装置本体の内部回路の
検査を行う。
第１図は本発明の実施例ににおける一構成例のブロック
図である。この例のデータ処理装置の構成は最も一般的
なパーソナルコンピュータに沿っている。アドレスバス
とデータバスとこれらに付随するコントロール信号を総
じてバスというが、本構成ではバスは４種類有る。ＣＰ
ＵＩのバスであるＣＰＯバス１５と高速のメモリーバス
１９と拡張メモリーバス１８とより低速なＩ／Ｏバス１
７である。この様にバスが分かれている理由はデータ処
理装置の性能に直接影響するメモリバス１９または拡張
メモリーバス１８を高速で動作させる為、あまり高速性
の要求されないＩ／Ｏバスと分離しているからである。
図である。この例のデータ処理装置の構成は最も一般的
なパーソナルコンピュータに沿っている。アドレスバス
とデータバスとこれらに付随するコントロール信号を総
じてバスというが、本構成ではバスは４種類有る。ＣＰ
ＵＩのバスであるＣＰＯバス１５と高速のメモリーバス
１９と拡張メモリーバス１８とより低速なＩ／Ｏバス１
７である。この様にバスが分かれている理由はデータ処
理装置の性能に直接影響するメモリバス１９または拡張
メモリーバス１８を高速で動作させる為、あまり高速性
の要求されないＩ／Ｏバスと分離しているからである。
第１′図ではＩ／Ｏバスには表示コントローラー８とフ
ロッピーコントローラー９と低速メモリー／Ｏとその他
ののｌ／Ｏ１１が接続され、これらに合ったより低速で
のアクセスが可能である。しかし近来表示コントローラ
ーに間してはより高速性が要求されてきており、例えば
表示コントローラーはより高速な別のバスに接続する構
成も十分考えられる。さて、これらの３つのバス１８．
１９．１７は各々のバッファー２．３．６により分離さ
れている。バスコントローラー７は、これらのバス全て
をコントロールするが主に最も動作の複雑なＩ／Ｏバス
のコントロールを行う。拡張スロット１２．１３は機能
拡張のための基板を実装するためのスロットであり、Ｉ
／Ｏバスが直接接続されている。各拡張スロットにはＥ
ＭＵ信号１６の端子が配置されている。
ロッピーコントローラー９と低速メモリー／Ｏとその他
ののｌ／Ｏ１１が接続され、これらに合ったより低速で
のアクセスが可能である。しかし近来表示コントローラ
ーに間してはより高速性が要求されてきており、例えば
表示コントローラーはより高速な別のバスに接続する構
成も十分考えられる。さて、これらの３つのバス１８．
１９．１７は各々のバッファー２．３．６により分離さ
れている。バスコントローラー７は、これらのバス全て
をコントロールするが主に最も動作の複雑なＩ／Ｏバス
のコントロールを行う。拡張スロット１２．１３は機能
拡張のための基板を実装するためのスロットであり、Ｉ
／Ｏバスが直接接続されている。各拡張スロットにはＥ
ＭＵ信号１６の端子が配置されている。
内部拡張メモリー４及びメインメモリー５は通常Ｉ／Ｏ
バスからのＤＭＡに対応するためＩ／Ｏバスからのリー
ドライトが可能である。不可能な場合には機能検査基板
により内部拡張メモリー４とメインメモリーの機能検査
ができないだけである。
バスからのＤＭＡに対応するためＩ／Ｏバスからのリー
ドライトが可能である。不可能な場合には機能検査基板
により内部拡張メモリー４とメインメモリーの機能検査
ができないだけである。
機能検査基板１４は拡張スロワ）ＮＯＩ （１２）また
は拡張スロワ）ＮＯ２（’１３）の何れかに装着可能で
ある。
は拡張スロワ）ＮＯ２（’１３）の何れかに装着可能で
ある。
さて、拡張スロットを通して装置内部の診断を行うには
検査ボード上のＣＰＵがＩ／Ｏバスとメインメモリーの
アクセス権を持たなければならない、しかしバスコント
ローラーがバス調停機能を有しており複数のＣＰＵによ
るＩ／Ｏバスの共用が可能なデータ処理装置であっても
、メインのＣＰＵが正常に動作しバスコントローラによ
り■／Ｏバスのアクセス権が検査ボードのＣＰＵに渡っ
たときにのみ初めて検査ボードによりＩ／Ｏバス及びメ
インメモリーの検査が可能である。つまりメインＣＰＵ
が何らかの原因で正常に動作せずバスのアクセス権が他
に与えられない時はＩ／Ｏバスとメインメモリーの検査
が不可能である。これては正常にシステムが動作しない
ときにはＣＰＵ回りの不良も多いのでシステムのハード
ウェアの検査機能としては不十分である。そこでＥＭＵ
信号をアサートする事により強制的にＣＰＵを停止し、
なおかつバスコントローラのＣＰＵが停止しＩ／Ｏバス
及びメインメモリーへのアクセスを行わないことを示す
信号人力（例えばホールドアクノリッジ信号）等を強制
的にアサートする。これによりメインＣＰＵ以外のバス
マスター（ＤＭＡコントローラー リフレッシュコント
ローラー外部ＣＰＵ等）が自由にＩ／Ｏバスとメインメ
モリーをアクセスすることができる。通常バスのアクセ
ス権調停はメインＣＰＵの優先度が高いので他のバスマ
スターが自由にアクセスできる為にはＣＰＵは必ず停止
して置く必要がある。
検査ボード上のＣＰＵがＩ／Ｏバスとメインメモリーの
アクセス権を持たなければならない、しかしバスコント
ローラーがバス調停機能を有しており複数のＣＰＵによ
るＩ／Ｏバスの共用が可能なデータ処理装置であっても
、メインのＣＰＵが正常に動作しバスコントローラによ
り■／Ｏバスのアクセス権が検査ボードのＣＰＵに渡っ
たときにのみ初めて検査ボードによりＩ／Ｏバス及びメ
インメモリーの検査が可能である。つまりメインＣＰＵ
が何らかの原因で正常に動作せずバスのアクセス権が他
に与えられない時はＩ／Ｏバスとメインメモリーの検査
が不可能である。これては正常にシステムが動作しない
ときにはＣＰＵ回りの不良も多いのでシステムのハード
ウェアの検査機能としては不十分である。そこでＥＭＵ
信号をアサートする事により強制的にＣＰＵを停止し、
なおかつバスコントローラのＣＰＵが停止しＩ／Ｏバス
及びメインメモリーへのアクセスを行わないことを示す
信号人力（例えばホールドアクノリッジ信号）等を強制
的にアサートする。これによりメインＣＰＵ以外のバス
マスター（ＤＭＡコントローラー リフレッシュコント
ローラー外部ＣＰＵ等）が自由にＩ／Ｏバスとメインメ
モリーをアクセスすることができる。通常バスのアクセ
ス権調停はメインＣＰＵの優先度が高いので他のバスマ
スターが自由にアクセスできる為にはＣＰＵは必ず停止
して置く必要がある。
さて機能検査基板１４は拡張スロットＮ０１（１２）ま
たは拡張スロットＮ０２（１３）の何れかに装着した場
合を考えよう。これによりＥＭＵ信号をアサートし、Ｅ
ＭＵ信号がバスコントローラー７とＣＰＵＩに直接働き
かけることによりバスのアクセス権を獲得する。
たは拡張スロットＮ０２（１３）の何れかに装着した場
合を考えよう。これによりＥＭＵ信号をアサートし、Ｅ
ＭＵ信号がバスコントローラー７とＣＰＵＩに直接働き
かけることによりバスのアクセス権を獲得する。
第２図はこのＥＭＵ信号がバスコントローラーとＣＰＵ
に働きかける様子の例ををより詳細に示している。第２
図のバスコントローラー４１はリフレッシュコントロー
ラー４２とＣＰＵ４０とからのバス要求信号とＤＭＡコ
ントローラーの要求信号２９ （ＤＲＱ）と外部ＣＰＵ
または外部マスターからの要求信号２７ （ＥＲＱ）等
のバス要求信号を調停し優先権などによりＩ／Ｏバスを
アクセスできる要求信号元を決定し、それに対する応答
信号であるＥＡＫ２８．ＤＡＫ２９等を返す。
に働きかける様子の例ををより詳細に示している。第２
図のバスコントローラー４１はリフレッシュコントロー
ラー４２とＣＰＵ４０とからのバス要求信号とＤＭＡコ
ントローラーの要求信号２９ （ＤＲＱ）と外部ＣＰＵ
または外部マスターからの要求信号２７ （ＥＲＱ）等
のバス要求信号を調停し優先権などによりＩ／Ｏバスを
アクセスできる要求信号元を決定し、それに対する応答
信号であるＥＡＫ２８．ＤＡＫ２９等を返す。
つまり第２図は外部マスターからのＩ／Ｏバスへのアク
セスが可能なデータ処理装置の場合である。
セスが可能なデータ処理装置の場合である。
この場合に機能検査基板はＥＲＱ信号２７． ＥＡＫ
信号を使用することにより、Ｉ／Ｏバスのアクセス権の
獲得と確認を行い正常な動作が可能となる。外部マスタ
ーからのＩ／Ｏバスのアクセスが不可能な場合は、外部
に予備のバスコントローラーを備えて機能検査基板がＩ
／Ｏバスのアクセス権を獲得する事ができるようにしな
ければならない。
信号を使用することにより、Ｉ／Ｏバスのアクセス権の
獲得と確認を行い正常な動作が可能となる。外部マスタ
ーからのＩ／Ｏバスのアクセスが不可能な場合は、外部
に予備のバスコントローラーを備えて機能検査基板がＩ
／Ｏバスのアクセス権を獲得する事ができるようにしな
ければならない。
ＥＭＵ信号３１は２つの０Ｒ４４，４５に接続されＥＭ
Ｕ信号３１をアサートすることによりＣＰＵのＨＯＬＤ
２４ （ホールド信号）とＲ５２５（リセット信号）を
強制的にアサートにしてＣＰＯ４０を停止させる。同時
に、ＥＭｔＪ信号３１とＣＰＵのＨＬＤＡ （ホールド
応答）信号２２を０Ｒ４３によりＯＲし、バスコントロ
ーラーのＨＬＤＡ入力信号２３を強制的にアサートする
事により、バスコントローラーにＣＰＵが停止したこと
を知らせる。これはＣＰＵを強制的に停止させバスコン
トローラーへＣＰＵからのアクセスを禁止し他の他のマ
スターが自由にＩ／Ｏバスを使用できるようにするため
の１手段である。
Ｕ信号３１をアサートすることによりＣＰＵのＨＯＬＤ
２４ （ホールド信号）とＲ５２５（リセット信号）を
強制的にアサートにしてＣＰＯ４０を停止させる。同時
に、ＥＭｔＪ信号３１とＣＰＵのＨＬＤＡ （ホールド
応答）信号２２を０Ｒ４３によりＯＲし、バスコントロ
ーラーのＨＬＤＡ入力信号２３を強制的にアサートする
事により、バスコントローラーにＣＰＵが停止したこと
を知らせる。これはＣＰＵを強制的に停止させバスコン
トローラーへＣＰＵからのアクセスを禁止し他の他のマ
スターが自由にＩ／Ｏバスを使用できるようにするため
の１手段である。
第３図はＥＭＵ信号３１によりＣＰＵとバスコントロー
ラーのＨＬＤＡ人力信号２３を強制的にアサートされる
様子と、ＥＲＱ２７により機能検査基板がアクセス権を
獲得した後に、ＤＲＱ信号２９とＲＦＲＱ信号２１が発
生してＩ／Ｏバスのアクセス権が変わる様子を示したタ
イミングチャートである。ＤＡＫ３０はＤＭＡコントロ
ーラーへのＩ／Ｏバスのアクセス権獲得応答信号である
。
ラーのＨＬＤＡ人力信号２３を強制的にアサートされる
様子と、ＥＲＱ２７により機能検査基板がアクセス権を
獲得した後に、ＤＲＱ信号２９とＲＦＲＱ信号２１が発
生してＩ／Ｏバスのアクセス権が変わる様子を示したタ
イミングチャートである。ＤＡＫ３０はＤＭＡコントロ
ーラーへのＩ／Ｏバスのアクセス権獲得応答信号である
。
これを見てもわかるように機能検査基板がＩ／Ｏバスの
アクセス権を獲得した後でも、ＤＭＡやリフレッシュ等
の機能はそのまま動作が可能である。
アクセス権を獲得した後でも、ＤＭＡやリフレッシュ等
の機能はそのまま動作が可能である。
つまり正常な時と同様にＣＰＵ以外の回路を動作させて
機能検査する事ができるのである。さらにメインメモリ
ーと拡張メモリーがＩ／Ｏスロットからアクセス可能な
場合はメインメモリーと拡張メモリーの検査もできる。
機能検査する事ができるのである。さらにメインメモリ
ーと拡張メモリーがＩ／Ｏスロットからアクセス可能な
場合はメインメモリーと拡張メモリーの検査もできる。
従ってこのシステムのＣＰＵを除くほぼ全ての機能検査
が可能である。
が可能である。
次に機能検査基板の実施例第４図と第５図に付いて述べ
る。第４図の例では機能検査基板のＣＰＵ５０は本体の
メインＣＰＵと同様のものを使用する。機能検査基板上
にはシステムの最も基本的な部分の機能検査プログラム
（例えばメモリーチエツク）を本体のプログラムが走る
領域を避けた位置に配−したＲＯＭ５７に置く、さらに
この基本機能検査プログラムの結果を知らせる簡単な出
力手段（例えばブザーなど）も基板上に配備する。
る。第４図の例では機能検査基板のＣＰＵ５０は本体の
メインＣＰＵと同様のものを使用する。機能検査基板上
にはシステムの最も基本的な部分の機能検査プログラム
（例えばメモリーチエツク）を本体のプログラムが走る
領域を避けた位置に配−したＲＯＭ５７に置く、さらに
この基本機能検査プログラムの結果を知らせる簡単な出
力手段（例えばブザーなど）も基板上に配備する。
他のより複雑な機能の検査は本体システムのメインプロ
グラムを走らせることにより行うことができるし、検査
プログラムを外部記憶素子からメインメモリーにロード
して走らせることもできる。
グラムを走らせることにより行うことができるし、検査
プログラムを外部記憶素子からメインメモリーにロード
して走らせることもできる。
ここで、コネクタ５１は拡張スロットに挿入される機能
検査基板側のコネクタで、５４はバスのバッファで、５
５はバスコントローラーで、５６はＣＰＵ５０のバスの
バッファで、５８はリードライトメモリー（ＲＡＭ）で
ある。
検査基板側のコネクタで、５４はバスのバッファで、５
５はバスコントローラーで、５６はＣＰＵ５０のバスの
バッファで、５８はリードライトメモリー（ＲＡＭ）で
ある。
第５図の例では機能検査基板のＣＰＵ６０は本体のメイ
ンＣＰＵと異種のものでもかまわない。
ンＣＰＵと異種のものでもかまわない。
機能検査基板には本体システムを検査するための検査プ
ログラムを内蔵したＲＯＭ６７と、検査プログラムの操
作と検査結果の表示を行うために表示コントローラー７
１とキーボードコントローラー７２などのコントローラ
ーがある。さらにフロッピーディスクからプログラムを
ロードしてシステムの検査をおこなうために、フロッピ
ーディスクコントローラー７０とプログラムをロードす
るためのＲＡＭ６８等が搭載されている。この方法によ
れば、装置は大ががりになり携帯性には優れないが、検
査プログラムの操作や検査結果の表示に本体のコントロ
ーラーを使用しないのでそれらが正常に動作しない場合
も容易に検査が可能である。
ログラムを内蔵したＲＯＭ６７と、検査プログラムの操
作と検査結果の表示を行うために表示コントローラー７
１とキーボードコントローラー７２などのコントローラ
ーがある。さらにフロッピーディスクからプログラムを
ロードしてシステムの検査をおこなうために、フロッピ
ーディスクコントローラー７０とプログラムをロードす
るためのＲＡＭ６８等が搭載されている。この方法によ
れば、装置は大ががりになり携帯性には優れないが、検
査プログラムの操作や検査結果の表示に本体のコントロ
ーラーを使用しないのでそれらが正常に動作しない場合
も容易に検査が可能である。
ここで、６１は拡張スロットに挿入される機能検査基板
側のコネクタで、６４はバスのバッファで、６５はバス
コントローラーで、６６はＣＰＵ６ｏのバスのバッファ
て、７３はＣＰＵ６０のバスと機能検査基板上のＩ／Ｏ
バスを分離するためのバッファである。
側のコネクタで、６４はバスのバッファで、６５はバス
コントローラーで、６６はＣＰＵ６ｏのバスのバッファ
て、７３はＣＰＵ６０のバスと機能検査基板上のＩ／Ｏ
バスを分離するためのバッファである。
以上述べたように本発明によれば、データ処理装置を、
低速なメモリー及び各種入出カニニットのコントローラ
等がＩ／Ｏバスに接続されＩ／Ｏバスから直接アクセス
でき、メインメモリーも■／Ｏバスからメモリーバスを
介してアクセス可能な構成にし、Ｉ／Ｏバスの全部また
は一部を含む拡張スロットに、故障検出用信号ＥＭＵを
有する事により、前記拡張スロットに挿入された機能検
査用のボード上のＥＭＵ信号をアサートする事によりＣ
ＰＵを停止させＩ／Ｏバスのアクセス権を獲得し、Ｉ／
Ｏバスに接続されているＩ／Ｏコントローラー等の回路
ユニットとメインメモリーの機能チエツクを行うことが
可能となる。
低速なメモリー及び各種入出カニニットのコントローラ
等がＩ／Ｏバスに接続されＩ／Ｏバスから直接アクセス
でき、メインメモリーも■／Ｏバスからメモリーバスを
介してアクセス可能な構成にし、Ｉ／Ｏバスの全部また
は一部を含む拡張スロットに、故障検出用信号ＥＭＵを
有する事により、前記拡張スロットに挿入された機能検
査用のボード上のＥＭＵ信号をアサートする事によりＣ
ＰＵを停止させＩ／Ｏバスのアクセス権を獲得し、Ｉ／
Ｏバスに接続されているＩ／Ｏコントローラー等の回路
ユニットとメインメモリーの機能チエツクを行うことが
可能となる。
この様にすれば故障が基本的な機能に係わって機能検査
プログラムさえも動作しない場合でも、装置を一度分解
してＣＰＵのエミュレータ等を使用せず、機能検査用基
板を拡張スロットに挿入し１１１能検査用プログラム等
を走らせることにより容易にデータ処理装置の故障箇所
の発見が可能となる。この様にすればフィールドでの対
応はより迅速に正確に行うことができ、工場内の不良解
析に対してはより安価な機能検査システムを構成するこ
とができる。さらに言えば、拡張スロットを標準化し異
なる機種で同一の拡張スロットを共有することにより、
異なるＣＰＵを有する異機種にたいして同一の機能検査
基板が使用されることが可能となる。つまり新機種が開
発される度に機能検査用のツールを開発する必要がなく
なりコストと工数の節約になるのである。
プログラムさえも動作しない場合でも、装置を一度分解
してＣＰＵのエミュレータ等を使用せず、機能検査用基
板を拡張スロットに挿入し１１１能検査用プログラム等
を走らせることにより容易にデータ処理装置の故障箇所
の発見が可能となる。この様にすればフィールドでの対
応はより迅速に正確に行うことができ、工場内の不良解
析に対してはより安価な機能検査システムを構成するこ
とができる。さらに言えば、拡張スロットを標準化し異
なる機種で同一の拡張スロットを共有することにより、
異なるＣＰＵを有する異機種にたいして同一の機能検査
基板が使用されることが可能となる。つまり新機種が開
発される度に機能検査用のツールを開発する必要がなく
なりコストと工数の節約になるのである。
第１図は本発明の機能検査の容易なデータ処理装置の実
施例のブロック図である 第２図は本発明による第１図のＥＭＵ信号がｃＰＵとバ
スコントローラーに働きがける部分の詳細なブロック図
である。 第３図は本発明による第２図の各信号の実施例のタイム
チャート図である。 第４図は本発明による機能検査基板のブロック図である
。 第５図は本発明による機能検査基板のブロック図である
。 １・・中央処理装置（ＣＰＵ） ２−・−バスバッファ ３・・・パスバッファ ４・・・両部拡張メモリー ５・・・メインメモリー ６１１１１１１パスバツフア ７・・◆バスコントローラー ８・・・表示コントローラー ９幸・・フロッピーコントローラー ／Ｏ・・低速メモリー １１・・その他のＩ／Ｏコントローラー１２・・拡張ス
ロットＮ０１ １３・・拡張スロットＮ０２ １４・・機能検査基板 １５・・ＣＰＵバス １６ ・ １７φ １８ ・ １９ φ ・機能検査用信号（ＥＭＵ信号） ・Ｉ／Ｏバス ・拡張メモリーバス ・メモリーバス 出願人 セイコーエプソン株式会社 代理人弁理士 鈴木喜三部 他−名 ７５：ＣＰＬＪ バ′ス 第１図 ２７；ＥＨ１１号 ２８：ＥＡにイ審号 ２９ ：ＤＲＱ化号
施例のブロック図である 第２図は本発明による第１図のＥＭＵ信号がｃＰＵとバ
スコントローラーに働きがける部分の詳細なブロック図
である。 第３図は本発明による第２図の各信号の実施例のタイム
チャート図である。 第４図は本発明による機能検査基板のブロック図である
。 第５図は本発明による機能検査基板のブロック図である
。 １・・中央処理装置（ＣＰＵ） ２−・−バスバッファ ３・・・パスバッファ ４・・・両部拡張メモリー ５・・・メインメモリー ６１１１１１１パスバツフア ７・・◆バスコントローラー ８・・・表示コントローラー ９幸・・フロッピーコントローラー ／Ｏ・・低速メモリー １１・・その他のＩ／Ｏコントローラー１２・・拡張ス
ロットＮ０１ １３・・拡張スロットＮ０２ １４・・機能検査基板 １５・・ＣＰＵバス １６ ・ １７φ １８ ・ １９ φ ・機能検査用信号（ＥＭＵ信号） ・Ｉ／Ｏバス ・拡張メモリーバス ・メモリーバス 出願人 セイコーエプソン株式会社 代理人弁理士 鈴木喜三部 他−名 ７５：ＣＰＬＪ バ′ス 第１図 ２７；ＥＨ１１号 ２８：ＥＡにイ審号 ２９ ：ＤＲＱ化号
Claims (1)
- 中央処理装置（以下これをＣＰＵと言う）と、メインメ
モリーと、入出力手段と、前記入出力手段のコントロー
ラーと、機能拡張の為の拡張基板を実装するための拡張
スロットからなるデータ処理装置であって、前記ＣＰＵ
は前記入出力手段のコントローラーと、低速メモリーと
、割り込みコントローラー等の内部コントローラー手段
と、Ｉ／Ｏバスを介して接続され、前記ＣＰＵと前記メ
インメモリーとはより高速なメモリーバスと接続されて
いながら、前記メインメモリーはＩ／Ｏバスからも前記
メモリーバスを介してアクセスが可能であり、前記拡張
スロットは前記Ｉ／Ｏバスの少なくとも１部を含み、機
能検査用信号（以下これをＥＭＵ信号という）を前記拡
張スロットに有し、前記拡張スロットに機能検査用のボ
ードを挿入して前記ＥＭＵ信号をアサート（有効に）す
ることにより前記ＣＰＵを停止させバスコントローラに
直接働きかけ前記Ｉ／Ｏバスのアクセス権を獲得し、前
記Ｉ／Ｏバスに接続されている前記入出力手段のコント
ローラーと前記低速メモリーと割り込みコントローラー
等の内部コントロール手段と、前記メモリーバスに接続
されている前記メインメモリーの機能検査を行うことを
特徴とするデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2146769A JP2861275B2 (ja) | 1990-06-05 | 1990-06-05 | データ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2146769A JP2861275B2 (ja) | 1990-06-05 | 1990-06-05 | データ処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0439743A true JPH0439743A (ja) | 1992-02-10 |
| JP2861275B2 JP2861275B2 (ja) | 1999-02-24 |
Family
ID=15415139
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2146769A Expired - Fee Related JP2861275B2 (ja) | 1990-06-05 | 1990-06-05 | データ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2861275B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0675939A (ja) * | 1992-08-26 | 1994-03-18 | Honda Motor Co Ltd | 部品の検査用シミュレーション装置 |
-
1990
- 1990-06-05 JP JP2146769A patent/JP2861275B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0675939A (ja) * | 1992-08-26 | 1994-03-18 | Honda Motor Co Ltd | 部品の検査用シミュレーション装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2861275B2 (ja) | 1999-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6857084B1 (en) | Multiprocessor system and method for simultaneously placing all processors into debug mode | |
| EP0652516A1 (en) | Integrated microprocessor | |
| US6523136B1 (en) | Semiconductor integrated circuit device with processor | |
| EP1170665B1 (en) | Multi-processor system verification circuitry | |
| US7089170B2 (en) | System and method for testing an embedded microprocessor system containing physical and/or simulated hardware | |
| US5678003A (en) | Method and system for providing a restartable stop in a multiprocessor system | |
| US5987585A (en) | One-chip microprocessor with error detection on the chip | |
| US5671433A (en) | Mappable functions from single chip/multi-chip processors for computers | |
| US20060179380A1 (en) | On-chip electronic hardware debug support units having execution halting capabilities | |
| JPH0314033A (ja) | マイクロプロセッサ比較チェック機能の検査方式 | |
| JPH0439743A (ja) | データ処理装置 | |
| JP2001249823A (ja) | マイクロコンピュータ開発支援装置 | |
| KR100223096B1 (ko) | 내부 메모리 맵 레지스터를 관측하는 방법 및 장치 | |
| JP2902861B2 (ja) | トレース機能付バッファ装置 | |
| JP4892406B2 (ja) | 情報処理装置のトランザクション管理方法及び情報処理装置 | |
| JP4644461B2 (ja) | システムｌｓｉ | |
| KR100251046B1 (ko) | 대칭형 다중처리장치 시스템에 포스트를 확대 적용하기위한 방법 | |
| JPH0553854A (ja) | ワンチツプマイクロコンピユータの不良解析方式 | |
| JP2861001B2 (ja) | 入出力回路 | |
| JPS57109058A (en) | Step system of microcomputer | |
| JPH02226345A (ja) | エミュレータ・システムおよびエミュレータの動作方法 | |
| JPH03102435A (ja) | プロセッサ搭載装置の試験方法 | |
| JPH0675825A (ja) | コンピュータシステム | |
| JPH0746330B2 (ja) | データ処理装置 | |
| JPH09237201A (ja) | マイクロコンピュータアナライザ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081211 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081211 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091211 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |