JPH0216641A - 初期診断方式 - Google Patents
初期診断方式Info
- Publication number
- JPH0216641A JPH0216641A JP63165809A JP16580988A JPH0216641A JP H0216641 A JPH0216641 A JP H0216641A JP 63165809 A JP63165809 A JP 63165809A JP 16580988 A JP16580988 A JP 16580988A JP H0216641 A JPH0216641 A JP H0216641A
- Authority
- JP
- Japan
- Prior art keywords
- mpu
- initial diagnosis
- address
- microprocessor
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003745 diagnosis Methods 0.000 claims abstract description 39
- 238000012544 monitoring process Methods 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 5
- 230000005856 abnormality Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
中央処理装置とそれに接続される各種入出力装置との間
に介在して入出力の制御を行う入出力制御用アダプタの
マイクロプロセッサ装置によりリセット状態解除後でシ
ステム運用前にシステムの初期診断を行う初期診断方式
に関し、 初期診断を確実に行うことができる信頼性のある初期診
断方式を提供することを目的とし、前記リセット状態解
除後に前記初期診断に使用される特定の信号に基づいて
マイクロプロセッサ装置の動作の監視を行うマイクロプ
ロセッサ監視手段を設けた構成である。
に介在して入出力の制御を行う入出力制御用アダプタの
マイクロプロセッサ装置によりリセット状態解除後でシ
ステム運用前にシステムの初期診断を行う初期診断方式
に関し、 初期診断を確実に行うことができる信頼性のある初期診
断方式を提供することを目的とし、前記リセット状態解
除後に前記初期診断に使用される特定の信号に基づいて
マイクロプロセッサ装置の動作の監視を行うマイクロプ
ロセッサ監視手段を設けた構成である。
（産業上の利用分野）
本発明は初期診断方式に係り、特に中央処理装置とそれ
に接続される各種入出力装置との間に介在して入出力の
制御を行う入出力制御用アダプタのマイクロプロセッサ
装置によりリセット状態解除後でシステム運用前に当該
入出力装置等の初期診断を行う初期診断方式に関する。
に接続される各種入出力装置との間に介在して入出力の
制御を行う入出力制御用アダプタのマイクロプロセッサ
装置によりリセット状態解除後でシステム運用前に当該
入出力装置等の初期診断を行う初期診断方式に関する。
（従来の技術）
従来、中央処理装置（以下ｒＣＰＵＪという）とそれに
接続されるプリンタ装置等の各種入出力装置のＩ１０コ
ントロール用アダプタ（入出力制御用アダプタ）と、Ｃ
ＰＵと当該各種Ｉ１０コントロール用アダプタを接続す
るシステムバスを有する計算機システムがあった。
接続されるプリンタ装置等の各種入出力装置のＩ１０コ
ントロール用アダプタ（入出力制御用アダプタ）と、Ｃ
ＰＵと当該各種Ｉ１０コントロール用アダプタを接続す
るシステムバスを有する計算機システムがあった。
当該システムに対してリセット後でシステムの運用まで
の間に実行される初期診断（システムの運用前に各入出
力装置に故障があるか否かを調べること）において、各
種Ｉ１０コントロール用アダプタに使用されているマイ
クロプロセッサ装置（以下ｒＭＰＵＪという）が各アダ
プタの初期診断プログラムを実行することにより診断を
行い内部ステータス（状態）を割込みによりＣＰＵに通
知している。
の間に実行される初期診断（システムの運用前に各入出
力装置に故障があるか否かを調べること）において、各
種Ｉ１０コントロール用アダプタに使用されているマイ
クロプロセッサ装置（以下ｒＭＰＵＪという）が各アダ
プタの初期診断プログラムを実行することにより診断を
行い内部ステータス（状態）を割込みによりＣＰＵに通
知している。
ところで、従来の初期診断方式にあっては各種Ｉ１０コ
ントロール用アダプタにあるＭＰＵが正常に動作するこ
とが前提となっており、当該ＭＰＵ自身が故障している
場合には前記各アダプタの内部ステータスをＣＰＵに通
知することができず、初期診断プログラムが確実に実行
されないため十分な信頼性を確保することができないお
それがあるという問題点を有していた。
ントロール用アダプタにあるＭＰＵが正常に動作するこ
とが前提となっており、当該ＭＰＵ自身が故障している
場合には前記各アダプタの内部ステータスをＣＰＵに通
知することができず、初期診断プログラムが確実に実行
されないため十分な信頼性を確保することができないお
それがあるという問題点を有していた。
そこで、本発明は以上の問題点を解決することを技術的
課題とするものであって、初期診断を確実に行うことが
できる信頼性のある初期診断方式を提供することを目的
としてなされたものである。
課題とするものであって、初期診断を確実に行うことが
できる信頼性のある初期診断方式を提供することを目的
としてなされたものである。
以上の技術的課題を解決するため本発明は第１図に示す
ように中央処理装置とそれに接続される各種入出力装置
との間に介在して入出力の制御を行う入出力制御用アダ
プタのマイクロプロセッサ装置１によりリセット状態解
除後でシステム運用前にシステムの初期診断を行う初期
診断方式において、前記リセット状態解除後に前記初期
診断に使用される特定の信号に基づいてマイクロプロセ
ッサ装置１の動作の監視を行うマイクロプロセッサ監視
手段２を設けたものである。
ように中央処理装置とそれに接続される各種入出力装置
との間に介在して入出力の制御を行う入出力制御用アダ
プタのマイクロプロセッサ装置１によりリセット状態解
除後でシステム運用前にシステムの初期診断を行う初期
診断方式において、前記リセット状態解除後に前記初期
診断に使用される特定の信号に基づいてマイクロプロセ
ッサ装置１の動作の監視を行うマイクロプロセッサ監視
手段２を設けたものである。
（作用）
リセット状態が解除されると、前記マイクロプロセッサ
装置１は初期診断を実行することになる。
装置１は初期診断を実行することになる。
初期診断はマイクロプロセッサ装置１により初期診断用
のプログラムに基づいて行われることになる。
のプログラムに基づいて行われることになる。
マイクロプロセッサ装置１が正常であれば、当該初期診
断のプログラムに基づく動作は当該マイクロプロセッサ
装置１及びその初期診断の内容により定まるものであり
、当該初期診断で使用される信号の内容及びその発生等
のタイミングは各マイクロプロセッサ装置１及び初期診
断に固有なものである。
断のプログラムに基づく動作は当該マイクロプロセッサ
装置１及びその初期診断の内容により定まるものであり
、当該初期診断で使用される信号の内容及びその発生等
のタイミングは各マイクロプロセッサ装置１及び初期診
断に固有なものである。
したがって、リセット状態解除後に当該初期診断に使用
される特定の信号の内容またはタイミングを監視するこ
とによりＭＰＵに故障があるか否かを知ることができる
。
される特定の信号の内容またはタイミングを監視するこ
とによりＭＰＵに故障があるか否かを知ることができる
。
（実施例）
次に本発明の詳細な説明する。
本実施例のシステムは例えば第２図に示すようなＣＰＵ
］、０とそれに接続される各種入出力装置２０ａ、３０
ａと、ＣＰＵ１０と当該入出力装置間に介在して入出力
の制御を行うＩ１０コントロール用アダプタ（入出力制
御用アダプタ）２０．３０を有するものである。
］、０とそれに接続される各種入出力装置２０ａ、３０
ａと、ＣＰＵ１０と当該入出力装置間に介在して入出力
の制御を行うＩ１０コントロール用アダプタ（入出力制
御用アダプタ）２０．３０を有するものである。
第３図に本実施例に係るＩ１０コントロール用アダプタ
２０．３０を詳しく示す。
２０．３０を詳しく示す。
当該Ｉ１０コントロール用アダプタ２０゜３０は初期診
断及び入出力の種々の制御を行うＭＰＵＩＩと、初期診
断に使用される特定の信号に基づいてＭＰＵＩＩの監視
を行うＭＰＵ監視手段１２と、各種信号線■■■■を有
している。
断及び入出力の種々の制御を行うＭＰＵＩＩと、初期診
断に使用される特定の信号に基づいてＭＰＵＩＩの監視
を行うＭＰＵ監視手段１２と、各種信号線■■■■を有
している。
ＭＰＵ監視手段１２はリセット状態解除後に初期診断に
おいて最初に読み出されたアドレスが一定のアドレスか
否かの判定を行なうアドレス判定回路１２ａ及びタイマ
回路１２ｂを有している。
おいて最初に読み出されたアドレスが一定のアドレスか
否かの判定を行なうアドレス判定回路１２ａ及びタイマ
回路１２ｂを有している。
ここで、アドレス判定回路１２ａは例えば初期診断で最
初に使用されると予め認識しているアドレスとバスサイ
クルのアドレスとの比較を行う比較器及び所定の論理素
子等より構成される。
初に使用されると予め認識しているアドレスとバスサイ
クルのアドレスとの比較を行う比較器及び所定の論理素
子等より構成される。
本実施例に係るリセット状態及びその解除後の初期診断
動作を以下に示す。
動作を以下に示す。
第４図に示すようにＭＰＵＩＩに電源電圧（■。。）が
投入されると、第３図に示すようにバス信号線■におい
て＊リセット信号（＊ＲＥＳＥＴ）が′“Ｌ゛となって
リセット状態となった後、“ｓＨｓ”に変化するとリセ
ット状態が解除される。
投入されると、第３図に示すようにバス信号線■におい
て＊リセット信号（＊ＲＥＳＥＴ）が′“Ｌ゛となって
リセット状態となった後、“ｓＨｓ”に変化するとリセ
ット状態が解除される。
すると、ＭＰＵＩＩを構成するＬＳＩが内部起動時間■
経過後に起動する。
経過後に起動する。
その際、＊リセット信号は同時にアドレス判定回路１２
ａ及びタイマ回路１２ｂに入力する。
ａ及びタイマ回路１２ｂに入力する。
ＭＰＵＩＩのＬＳＩが起動されると＊アドレス・ストロ
、−ブ信号（＊ＡＳ：メモリに対してアクセスが行われ
ていることを示す信号）が“Ｌ″となりアクセスが行わ
れ、リセットベクタ領域（当該初期診断用の命令が保持
されているアドレス情報を保持しているＲＯＭ領域）か
ら特定のアドレス（ＭＰＵにより異なる）を読み出して
ＭＰＵのスタックポインタ（ＳＰ）（レジスタ）に取り
込む動作（フェッチ動作）が行われる。第４図の■サイ
クルは当該フェッチ動作の行われるサイクルを表す。
、−ブ信号（＊ＡＳ：メモリに対してアクセスが行われ
ていることを示す信号）が“Ｌ″となりアクセスが行わ
れ、リセットベクタ領域（当該初期診断用の命令が保持
されているアドレス情報を保持しているＲＯＭ領域）か
ら特定のアドレス（ＭＰＵにより異なる）を読み出して
ＭＰＵのスタックポインタ（ＳＰ）（レジスタ）に取り
込む動作（フェッチ動作）が行われる。第４図の■サイ
クルは当該フェッチ動作の行われるサイクルを表す。
また、前記アドレス判定回路１２ａは最初に取り込まれ
た当該アドレスを監視し、当該バス・サイクルのアドレ
スが、当該ＭＰＵＩＩの初期診断に使用される特定のア
ドレスか否かを判定する。
た当該アドレスを監視し、当該バス・サイクルのアドレ
スが、当該ＭＰＵＩＩの初期診断に使用される特定のア
ドレスか否かを判定する。
当該バス・サイクルのアドレスが特定のアドレスである
場合には第３図に示す信号線■の信号を“Ｌ′′から“
ＨＩＴに変化させてタイマ１２ｂにその旨を通知する。
場合には第３図に示す信号線■の信号を“Ｌ′′から“
ＨＩＴに変化させてタイマ１２ｂにその旨を通知する。
当該バス・サイクルのアドレスが特定のアドレスと一致
していない場合には信号線■はＩＩＬＩＩのままである
。
していない場合には信号線■はＩＩＬＩＩのままである
。
タイマ回路１２ｂは信号線■がＬ′″から“Ｈ゛°に変
化した後、タイマを起動させ、時間の計数を始めること
になる。
化した後、タイマを起動させ、時間の計数を始めること
になる。
当該タイマ回路１２ｂは第４図に示した各ＭＰＵＩＩに
固有なＬＳＩの内部起動時間■が経過した後に最初のバ
ス・サイクルを実行するまでの時間を経過した場合には
第３図に示した信号線■の信号状態の判定を行う。この
時、当該信号線■がＨＩｊ状態である場合には所定時間
内にＭＰＵＩＩは初期診断において最初に実行すべきバ
ス・サイクルを正常に実行していることになり前記タイ
マ回路１２ｂの出力信号線■の信号状態は“Ｌ ｎ状態
のままにしておく。一方、前記信号線■の信号状態が“
Ｌ゛であればＭＰＵＩＩの最初のバス・サイクルは正常
に実行されなかったか実行された場合であっても前述し
たアドレスが一致していない場合に相当することになり
、ＭＰＵＩＩに異常があると判断され、前記信号線■を
“Ｈ°゛状態にして前記ＣＰＵに通知することになる。
固有なＬＳＩの内部起動時間■が経過した後に最初のバ
ス・サイクルを実行するまでの時間を経過した場合には
第３図に示した信号線■の信号状態の判定を行う。この
時、当該信号線■がＨＩｊ状態である場合には所定時間
内にＭＰＵＩＩは初期診断において最初に実行すべきバ
ス・サイクルを正常に実行していることになり前記タイ
マ回路１２ｂの出力信号線■の信号状態は“Ｌ ｎ状態
のままにしておく。一方、前記信号線■の信号状態が“
Ｌ゛であればＭＰＵＩＩの最初のバス・サイクルは正常
に実行されなかったか実行された場合であっても前述し
たアドレスが一致していない場合に相当することになり
、ＭＰＵＩＩに異常があると判断され、前記信号線■を
“Ｈ°゛状態にして前記ＣＰＵに通知することになる。
尚、第４図において、■サイクルは当該フェッチ動作の
行われるサイクルを示し、ＭＰＵＩＩのプログラムカウ
ンタ（ｐｃ）に、次に実行されるべき命令の特定のアド
レスを取り込む動作が行われる。
行われるサイクルを示し、ＭＰＵＩＩのプログラムカウ
ンタ（ｐｃ）に、次に実行されるべき命令の特定のアド
レスを取り込む動作が行われる。
さらに、プログラムカウンタに取り込まれたアドレスに
相当する位置に保持されていた命令が■サイクルで取り
込まれることになる。
相当する位置に保持されていた命令が■サイクルで取り
込まれることになる。
以上説明したように本実施例では、マイクロ・プロセッ
サ装置１１を監視するマイクロプロセッサ監視手段１２
としてアドレス判定回路１２ａ及びタイマ回路１２ｂを
設けることにより、初期診断の最初に実行されるバス・
サイクルのアドレスが予め認識されているアドレスであ
るか否か及び当該ＭＰＵＩＩの起動がかけられるまでの
時間が当該ＭＰＵＩＩに固有な時間であるか否かの両方
を監視するようにしている。しかも、最初に実行される
サイクルの信号は＊リセット信号に基づいて容易に検出
することができる。
サ装置１１を監視するマイクロプロセッサ監視手段１２
としてアドレス判定回路１２ａ及びタイマ回路１２ｂを
設けることにより、初期診断の最初に実行されるバス・
サイクルのアドレスが予め認識されているアドレスであ
るか否か及び当該ＭＰＵＩＩの起動がかけられるまでの
時間が当該ＭＰＵＩＩに固有な時間であるか否かの両方
を監視するようにしている。しかも、最初に実行される
サイクルの信号は＊リセット信号に基づいて容易に検出
することができる。
したがって、ＭＰＵＩＩが正常に動作しているか否かを
確実に判定して初期診断プログラムを正確に実行させる
ことができる。
確実に判定して初期診断プログラムを正確に実行させる
ことができる。
以上説明したように、本発明はマイクロプロセッサ装置
を入出力制御アダプタに使用し、かつリセット状態解除
後において初期診断を行う場合に、マイクロプロセッサ
装置の動作開始時点において、当該マイクロプロセッサ
装置自身についての故障の有無を初期診断で使用される
特定の信号に基づいて監視するようにしているため信頼
性のある初期診断を行うことができることになる。
を入出力制御アダプタに使用し、かつリセット状態解除
後において初期診断を行う場合に、マイクロプロセッサ
装置の動作開始時点において、当該マイクロプロセッサ
装置自身についての故障の有無を初期診断で使用される
特定の信号に基づいて監視するようにしているため信頼
性のある初期診断を行うことができることになる。
第１図は本発明の原理ブロック図、第２図は実施例に係
る全体構成図、第３図は実施例に係るブロック図、第４
図はマイクロプロセッサ装置のリセット動作を示すタイ
ミングチャートである。 ｌ、１１・・・マイクロプロセッサ装置（ＭＰＵ）２．
１２・・・ＭＰＵ監視手段 笑施イ列１−イ私る金停橋へ区 第 ２ 図 欠１軌イ列１−イ私ろフ゛ロック図 １３３ 講 発明の滑、理フ゛口・ｙり図
る全体構成図、第３図は実施例に係るブロック図、第４
図はマイクロプロセッサ装置のリセット動作を示すタイ
ミングチャートである。 ｌ、１１・・・マイクロプロセッサ装置（ＭＰＵ）２．
１２・・・ＭＰＵ監視手段 笑施イ列１−イ私る金停橋へ区 第 ２ 図 欠１軌イ列１−イ私ろフ゛ロック図 １３３ 講 発明の滑、理フ゛口・ｙり図
Claims (1)
- 中央処理装置とそれに接続される各種入出力装置との間
に介在して入出力の制御を行う入出力制御用アダプタの
マイクロプロセッサ装置（１）によりリセット状態解除
後でシステム運用前にシステムの初期診断を行う初期診
断方式において、前記リセット状態解除後に前記初期診
断に使用される特定の信号に基づいてマイクロプロセッ
サ装置（１）の動作の監視を行うマイクロプロセッサ監
視手段（２）を設けたことを特徴とする初期診断方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63165809A JPH0216641A (ja) | 1988-07-05 | 1988-07-05 | 初期診断方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63165809A JPH0216641A (ja) | 1988-07-05 | 1988-07-05 | 初期診断方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0216641A true JPH0216641A (ja) | 1990-01-19 |
Family
ID=15819408
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63165809A Pending JPH0216641A (ja) | 1988-07-05 | 1988-07-05 | 初期診断方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0216641A (ja) |
-
1988
- 1988-07-05 JP JP63165809A patent/JPH0216641A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6598178B1 (en) | Peripheral breakpoint signaler | |
| EP0461792B1 (en) | Master/slave checking system | |
| US4493078A (en) | Method and apparatus for testing a digital computer | |
| US5987585A (en) | One-chip microprocessor with error detection on the chip | |
| JP4102814B2 (ja) | 入出力制御装置，情報制御装置及び情報制御方法 | |
| JPH0216641A (ja) | 初期診断方式 | |
| JP2001249823A (ja) | マイクロコンピュータ開発支援装置 | |
| Sander et al. | Architectural measures against radiation effects in multicore SoC for safety critical applications | |
| JP2009070212A (ja) | マルチプロセッサシステム | |
| JP2902861B2 (ja) | トレース機能付バッファ装置 | |
| JP4232250B2 (ja) | ディジタル電子計算機回路の故障検査方法 | |
| JP2550708B2 (ja) | デバッグ方式 | |
| JP4644461B2 (ja) | システムｌｓｉ | |
| JP2005267349A (ja) | プロセッシングモジュールおよびその制御方法 | |
| JP3019336B2 (ja) | マイクロプロセッサ開発支援装置 | |
| JP2836084B2 (ja) | 計算機の検査装置 | |
| JPS6146535A (ja) | 擬似エラ−設定制御方式 | |
| JPH04199336A (ja) | マイクロコンピュータ | |
| JPH01214942A (ja) | インサーキット・エミュレータ | |
| JPH0736735A (ja) | デバッグ装置 | |
| JPS61131128A (ja) | 自己診断方式 | |
| JPH05143197A (ja) | 演算処理装置 | |
| JPS59229658A (ja) | 情報処理装置 | |
| JPH0232409A (ja) | 異常監視部の診断装置 | |
| JPH03110637A (ja) | 命令トレース方式 |