JPH05509445A - 直接基板結合方法 - Google Patents

直接基板結合方法

Info

Publication number
JPH05509445A
JPH05509445A JP4508453A JP50845392A JPH05509445A JP H05509445 A JPH05509445 A JP H05509445A JP 4508453 A JP4508453 A JP 4508453A JP 50845392 A JP50845392 A JP 50845392A JP H05509445 A JPH05509445 A JP H05509445A
Authority
JP
Japan
Prior art keywords
wafer
film
bonded
silicon
wafers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4508453A
Other languages
English (en)
Other versions
JPH0828317B2 (ja
Inventor
クエンツァ, ハンス ヨアヒム
ベネッケ, ヴォルフガング
Original Assignee
フラウンホッファー−ゲゼルシャフト ツァ フェルダールング デァ アンゲヴァンテン フォアシュンク エー.ファオ.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by フラウンホッファー−ゲゼルシャフト ツァ フェルダールング デァ アンゲヴァンテン フォアシュンク エー.ファオ. filed Critical フラウンホッファー−ゲゼルシャフト ツァ フェルダールング デァ アンゲヴァンテン フォアシュンク エー.ファオ.
Publication of JPH05509445A publication Critical patent/JPH05509445A/ja
Publication of JPH0828317B2 publication Critical patent/JPH0828317B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185Joining of semiconductor bodies for junction formation
    • H01L21/187Joining of semiconductor bodies for junction formation by direct bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/012Bonding, e.g. electrostatic for strain gauges
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/135Removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Joining Of Glass To Other Materials (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の名称 直接基板結合 技術分野 本発明は、少なくとも1つが、例えばシリコンのような半導体材料から構成され る2つのウェハ板の間の中実な(solid)表面結合を生成する方法に関する 。
従来の技術 微細構造技術では、複合微細システム、例えばセンサ、微細電子回路を含むアク チュエータの作製の際に、製造上の理由から、同−又は異なる材料の別々に作製 し加工したウェハ板の表面を介して複合微細システムに永久的に接合させるのが 有利である。
例えばエビタフチッププロセスを用いる層の配列の作製では、一部非常に複雑で 高価なエピタキシー機構は高い投資コストを必要とするという欠点が顕著にある 。これに対して、接合技術を使用する半導体層配列の作製は、比較的高価ではな い代替手段である。
しかしながら、ウェハ板の接合に関する従来技術は、相当多数の異なる不利な点 を有している。
直接基板結合方法の技術の現状では、700℃〜1100℃の範囲の温度が調質 (tempering)手順の際に必要である。すなわち、このような高い温度 によってのみ、更なる加工手順について十分な接着力を有する永久的な接着ウェ ハ板が生成される。
これに関連して、例えばEP−A−0136050号が参照されるが、ここでは 「接着」シリコンウェハは600’Cより高い温度になるまで必要な接着力を達 成しないことが明示されている。
更に、米国特許第4883215号から接合技術が公知であるが、これはガラス 素子のいわゆる「破裂」に類似して機能するものである。この接合技術を用いる 場合、シリコンウェハ板のみならずシリコン及び絶縁材料、例えばガラス又は半 導体酸化物のウェハ板も接合させることができる。
この結合技術では高温での調質手順は必要ではないが、板の間の接着力は多くの 個々の場合について十分ではない。
更に、米国特許第4962062号から、中間層によって2つの半導体ウェハ板 を接合する方法が公知である。しかしながら、この従来技術の方法では、少なく とも1つの表面に特別の凹部を導入することが必要であり、その後これを介して のみ接着が与えられる。
更にこの方法では、約500’C−1200℃の温度での調質手順も必要である 。
よって、高い加工温度及びウェハ表面の特別な調製のため、この従来の方法では 、微細電子表面構造を既に有するウェハ板、いわゆる加工されたウェハ板の接合 は困難であるばかりとなるが、これは通常は加工された標準的なシリコン基板を 更に加工することができる最高温度か420℃であるためである。
調質温度としてこのように低い温度は技術の現状によるものであり、基板材料と して又は中間層としてガラスを使用する結合方法を適用する場合にのみ十分なも のである。
いわゆる陽極結合法では、強い電場をかけることによってパイレックスガラスを 基板材料として3oo℃でシリコンウェハに結合させる。この場合の欠点は、基 板材料としてのパイレックスガラスに対する必要な制限であり、このためシリコ ンを使用する場合と比較して多くの加工が妨げられる(例えば異方性エツチング 、電気化学的エツチングが停止する)。
更に、2つのシリコン基板を接合させるためには、中間層としてガラス層を利用 できることが知られており、これは例えばパイレックス又は鉛ガラス層で構成す ることができ(厚さ約0.5〜5μm)、これはスパッタリングによって2つの ウェハの1つに適用される。
一方、CVD法又はドーピングにより作製されたホウケイ酸ガラスも、被覆され ていないウェハ上に約460℃で押圧することにより、結合技術で適用される。
この方法に伴う問題は高い加工温度並びにホウケイ酸ガラス表面がホウ酸を沈殿 させる傾向が顕著なことであり、これによりウェハ板の接合がしばしば不可能と なる。
したがって、接合技術に基く全ゆる現状技術の結合技術は、それぞれの個々のプ ロセスでウェハ材料の特定の組合せのみを利用することができるものであり、ウ ェハ板間の接着力は後続する加工手順の要請に部分的に合致するのみであり、ま た調質手順における420℃を越える一部極めて高い温度による「予備加工」ウ ェハ板の接合が不可能であるという欠点を有する。
一方、公知の「低温法」は通常は特定の基板材料に限定されており、更に又複雑 であり、したがって実施するのに費用がかかる。
発明の説明 本発明の目的は、少な(とも1つが、例えばシリコンのような半導体材料から構 成される、特に高度に研磨された2つのウェハ板の間の中実な(solid)表 面結合を生成し、ウェハ板間のできるだけ大きな接着力を確実なものとし、異な るウェハ板材料の組合せを可能とする方法を提供することである。
更に、個々の方法工程は技術の現状の加工原理の手段を適用するのに簡単で容易 であるべきものとし、これにより発明方法を低いコストで実施することができる ものとする。
この発明によるこの目的の解決は、ここに請求の範囲第1項に記載する。本発明 の更なる改良は、ここに従属する請求の範囲の主題である。
本発明の要素は、少なくとも1つが、例えばシリコンのような半導体材料から構 成される、特に高度に研磨された2つのウェハ板の間の中実な表面結合を生成す る次の方法工程を備える方法を特徴する請求の範囲第1項)。すなわち、 一部なくとも1つのウェハ板の清浄な表面上に、ケイ酸塩又はリン酸塩を含む溶 剤の残余湿分を有する膜、−その少なくとも1つの上に前記膜が塗布されたウェ ハ表面の両者を接合させ、 一部420℃未満の温度で前記2つのウェハの両者を接合状態で調質(temp ering)する。
このようにして生成された結合は、高い機械的強度及び大きな機械的及び化学的 耐久性の両者によって区別される。測定により、機械的接着力は250〜300 kg/am2の範囲であることが示された。よってこのような高い接着力により 、例えば高度に複合した微細構造又はセンサ等の作製について、ウェハ板の問題 のない更なる加工が可能となる。
例えばオーブン中で、ケイ酸塩を利用する場合は150℃〜300℃の間の温度 でも調質が生起し得るのに対し、リン酸塩を利用する場合は300℃〜400℃ の間の温度で調質手順が生起する(請求の範囲第5項)。
調質手順により中間層が定置する。放出された水は、例えばシリコンウェハのシ リコン又は酸化シリコン表面により吸収され化学的に結合され得る。しかしなが ら、この手順は薄い層(≦1100n、請求の範囲第4項参照)でのみ信頼性よ く機能し、そうでない場合は過大な水分含量又は溶剤含量により泡の形成に至り 得る。
ウェハを室温で特に約24時間、これらを固定した後に調質した後に保存するこ とは特に有用であることが分かった(請求の範囲第7項)。
更に非常に薄い中間層の形成により、特記すべきことに機械的張力が発生しない (請求の範囲第17項)。
この場合、ウェハ板の接合の直後に膜により生起される接着力が全ゆるウェハの 反りを補償することが特に有利である。
少なくとも所定の残余湿分を膜に与える溶剤は、原則的には適用される材料のた めの全ゆる溶剤とすることができるが、ただし特に環境的観点並びに方法的観点 から、ここに請求の範囲第3項に記載する水の利用が好適である。
いずれにしろ、ここに請求の範囲第6項に記載するように、膜を塗布する前に接 合するウェハ表面を清浄にして乾燥すれば接着力の面で有利である。
発明方法は、ウェハ板材料とは概ね独立したものである。
例えば、請求の範囲第8項によれば、ウェハ板は金属化した領域を有することが できる。
更に、一方のウェハをシリコンウェハとし、他方のウェハを石英ガラスウェハ( 請求の範囲第9項)、G a A、 sウェハ(請求の範囲第10項)又はIn Pウェハ(請求の範囲第11項)とすることができるが、請求の範囲に記載した ウェハ材料の列記は完全ではない。
異なる材料に対する発明方法の適用性は、特に約200°C〜300°Cの温度 で既に達成された結合が通常の場合とは異なり強力であることの結果であるが、 これにより特に異なる温度挙動を有するような異なる材料の基板を接合させる可 能性を開くものである。
したがって発明方法により、シリコンと石英ガラスとの間の結合を生成すること ができる。同様に、他の半導体材料又は光学活性材料、例えばニオブ酸リチウム との接合が可能である(請求の範囲第12項)。
しかしながら後者の場合、酸化物中間層、特にウェハ層を設ければ有利であり、 これは例えばスピン・オン・ガラスで構成することができる(請求の範囲第13 項、特に第14項)。
請求の範囲第15項及び第16項は膜材料、特にケイ酸ナトリウム及びリン酸ア ルミニウムを記載するものであるが、全体的な適用性を限定する意図ではない。
本発明により提供される膜は、流体膜として塗布することができる(請求の範囲 第18項)。ただし特に有利なのは、残余湿分を有する膜材料をスピン・ドライ 法により塗布する場合である(請求の範囲第例として添付図面を参照する好適な 態様を使用する以下の記載において本発明をより明らかとする。ここで 図1にはウェハのコンディショニング、図2には膜の塗布、及び 図3には接合状態のウェハ板を示す。
好適な態様の説明 図1は、接合するウェハの両者1及び2のコンディショニングを示す。ウェハは 最初に高度に研磨し、これによりこれらを接合するのに用いる表面11及び21 を粒子密度が殆ど全くない「鏡面」とする。ウェハ板の間に耐久性がある中実な 結合のためには、特に対向するウェハ板の高度に研磨された表面が特に有利であ る。
その後の清浄化工程では、例えば、硝酸、ピラニア(pirania)苛性アル カリ、アンモニウム過酸化水素、RCAクレンジングのような清浄化溶剤により 、表面11及び21が土質の表面粒子を有さないものとする。
その後ウェハをリンスして乾燥させる。このためには、主として公知のスピン技 術を利用する。
図2は、他の工程で、主として例えばケイ酸ナトリウム又はリン酸アルミニウム のようなケイ酸塩又はリン酸塩で構成される膜3をクリーンルーム条件下に塗布 し、特に2つのウェハの1つ、すなわちウェハ1の表面11上にスピンさせるこ とを示す。
希釈した(水)溶液として又は所定の溶剤、例えば水の比較的少量の残余湿分を 有する膜として、半導体工業で使用されるようなラッカー被覆の際のスピンのた めのいわゆるスピン・ドライヤによって膜を塗布することができる。
示した好適な態様では、膜は100 n m未満の厚さを有する均一なケイ酸ナ トリウム層から構成される。
均−性及び薄い厚さのため、2つのウェハ板の間の接着力が増強される。
当然、膜3を各表面11及び21にそれぞれ塗布することもできる。
図3は、間に位置した膜3を有する2つのウェハ1及び2を室温で互いの頂部に 載置したことを示す。2つの親水性表面の強力な接着により、2つのウェハ、特 に基板1及び2の全表面に渡る非常に密接な接触が与えられる。2つのウェハの 間の接着力はウェハの両者1及び2の固定手段としては既に完全に十分であり、 2つの表面11及び21の移動を不可能とする。
この際に、その後420℃までの温度で調質手順を行う。ただし好ましくは、調 質手順は、−ケイ酸塩溶液を使用する場合は150℃〜300℃、特に200℃ 、又 一リン酸塩溶液を使用する場合は300℃〜420℃である温度で行う。
かくして生成した結合は、高い機械的強度により又大きな機械的及び化学的耐久 性の両者によって区別される。測定により、機械的接着力は(少な(とも)25 0〜300kg/cm2の範囲であることが明らかとなった。この非常に高い接 着力により、例えば高度に複合した微細構造又はセンサ等の作製にこのウェハ板 を更に問題なく加工することが可能である。2つのウェハが高い結合力によって 接合されているため、2つの接合したウェハの更なる取扱いは簡単である。
1、ウェハのコンディショニング 要約書 少なくとも1つが、例えばシリコンのような半導体材料から構成される2つのウ ェハ板の間の中実な表面結合を生成する方法を開示する。
この方法は次の工程からなる。すなわち、−少なくとも1つのウェハ板の清浄な 表面上に、ケイ酸塩又はリン酸塩を含む溶剤に由来する残余湿分を有する膜を塗 布し、 −その少なくとも1つの上に膜が塗布された2つのウェハ表面を接合させ、 一部420℃未満の温度で2つのウェハを接合状態で調質する。

Claims (19)

    【特許請求の範囲】
  1. 1.少なくとも1つが、例えばシリコンのような半導体材料から構成される2つ のウエハ板の間の中実な表面結合を生成する次の工程からなる方法。 一少なくとも1つの前記ウエハ板(1)の清浄な表面上(11)に、ケイ酸塩又 はリン酸塩を含む溶剤に由来する残余湿分を有する膜(3)を塗布し、ーその少 なくとも1つの上に前記膜(3)が塗布された前記2つのウエハ表面(11,2 1)を接合させ、−約420℃未満の温度で前記2つのウエハ(1,2)を接合 状態で調質する。
  2. 2.前記2つの接合ウエハ表面が高度に研磨されていることを特徴とする請求の 範囲第1記載の方法。
  3. 3.前記溶剤が水であることを特徴とする請求の範囲第1項又は第2項記載の方 法。
  4. 4.前記膜の層の厚さが最大100nmであることを特徴とする請求の範囲第1 項乃至第3項のいずれか1項に記載の方法。
  5. 5.前記調質手順を −ケイ酸塩溶液を使用する場合は150℃〜300℃−リン酸塩溶液を使用する 場合は300℃〜420℃である温度で行うことを特徴とする請求の範囲第1項 乃至第4項のいずれか1項に記載の方法。
  6. 6.前記膜を塗布する前に、接合させる前記接合ウエハ表面を清浄にして乾燥さ せることを特徴とする請求の範囲第1項乃至第5項のいずれか1項に記載の方法 。
  7. 7.互いの頂部に載置する前記ウエハ板を、前記調質手順の前に室温で約24時 間保存することを特徴とする請求の範囲第1項乃至第6項のいずれか1項に記載 の方法。
  8. 8.前記ウエハ板が金属化した領域を有することを特徴とする請求の範囲第1項 乃至第7項のいずれか1項に記載の方法。
  9. 9.一方のウエハがシリコンウエハであり、他方のウエハが石英ガラスウエハで あることを特徴とする請求の範囲第1項乃至第8項のいずれか1項に記載の方法 。
  10. 10.前記一方のウエハがシリコンウエハであり、前記他方のウエハがGaAs ウエハであることを特徴とする請求の範囲第1項乃至第8項のいずれか1項に記 載の方法。
  11. 11.前記一方のウエハがシリコンウエハであり、前記他方のウエハがInPウ エハであることを特徴とする請求の範囲第1項乃至第8項のいずれか1項に記載 の方法。
  12. 12.前記一方のウエハが半導体材料で作製されたウエハであり、前記他方のウ エハが例えばニオブ酸リチウムのような光学的に活性な材料で作製されたことを 特徴とする請求の範囲第1項乃至第8項のいずれか1項に記載の方法。
  13. 13.前記ウエハの少なくとも1つが、接合される表面上に酸化物層を有するこ とを特徴とする請求の範囲第1項乃至第8項のいずれか1項に記載の方法。
  14. 14.前記酸化物層がスピン・オン・ガラスであることを特徴とする請求の範囲 第13項記載の方法。
  15. 15.前記塗布した膜がケイ酸ナトリウムで構成されることを特徴とする請求の 範囲第1項乃至第14項のいずれか1項に記載の方法。
  16. 16.前記塗布した膜がリン酸アルミニウムで構成されることを特徴とする請求 の範囲第1項乃至第14項のいずれか1項に記載の方法。
  17. 17.前記膜によって生起される接着力が前記ウエハ板の接合を直ちに追従し、 ウエハの全ゆる反りを補償することを特徴とする請求の範囲第1項乃至第16項 のいずれか1項に記載の方法。
  18. 18.前記膜を液体膜として塗布することを特徴とする請求の範囲第1項乃至第 17項のいずれか1項に記載の方法。
  19. 19.膜材料が、スピン・ドライ法によって塗布された残余湿分を有することを 特徴とする請求の範囲第1項乃至第17項のいずれか1項に記載の方法。
JP4508453A 1991-05-08 1992-05-08 直接基板結合方法 Expired - Fee Related JPH0828317B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE4115046.5 1991-05-08
DE4115046A DE4115046A1 (de) 1991-05-08 1991-05-08 Direktes substratbonden
PCT/DE1992/000365 WO1992020094A1 (de) 1991-05-08 1992-05-08 Direktes substratbonden

Publications (2)

Publication Number Publication Date
JPH05509445A true JPH05509445A (ja) 1993-12-22
JPH0828317B2 JPH0828317B2 (ja) 1996-03-21

Family

ID=6431255

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4508453A Expired - Fee Related JPH0828317B2 (ja) 1991-05-08 1992-05-08 直接基板結合方法

Country Status (6)

Country Link
US (1) US5407856A (ja)
EP (1) EP0585256B1 (ja)
JP (1) JPH0828317B2 (ja)
DE (2) DE4115046A1 (ja)
SG (1) SG52471A1 (ja)
WO (1) WO1992020094A1 (ja)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2908150B2 (ja) * 1992-11-27 1999-06-21 日本電気株式会社 Soi基板構造及びその製造方法
DE4315795A1 (de) * 1993-05-13 1994-11-17 Zevatech Ag Verfahren zum Fixieren von Bauteilen
US6570221B1 (en) 1993-07-27 2003-05-27 Hyundai Electronics America Bonding of silicon wafers
DE4420024C2 (de) * 1994-06-09 1996-05-30 Heraeus Quarzglas Halbzeug in Form eines Verbundkörpers für ein elektronisches oder opto-elektronisches Halbleiterbauelement
DE4445348A1 (de) * 1994-12-20 1996-06-27 Daimler Benz Ag Verfahren zum elektrisch leitfähigen Verbinden von Körpern mit planaren Oberflächen
US5843832A (en) * 1995-03-01 1998-12-01 Virginia Semiconductor, Inc. Method of formation of thin bonded ultra-thin wafers
US5603779A (en) * 1995-05-17 1997-02-18 Harris Corporation Bonded wafer and method of fabrication thereof
US5985728A (en) * 1995-09-01 1999-11-16 Elantec Semiconductor, Inc. Silicon on insulator process with recovery of a device layer from an etch stop layer
US5977604A (en) 1996-03-08 1999-11-02 The Regents Of The University Of California Buried layer in a semiconductor formed by bonding
US6015980A (en) * 1996-03-08 2000-01-18 The Regents Of The University Of California Metal layered semiconductor laser
US6074892A (en) * 1996-05-07 2000-06-13 Ciena Corporation Semiconductor hetero-interface photodetector
AU3137097A (en) 1996-05-16 1997-12-05 Lockheed Martin Energy Systems, Inc. Low temperature material bonding technique
JP4144047B2 (ja) * 1997-08-20 2008-09-03 株式会社デンソー 半導体基板の製造方法
KR100270611B1 (ko) * 1997-09-11 2001-01-15 박호군 반도체기판의정전열접합방법
GB2333895B (en) * 1998-01-31 2003-02-26 Mitel Semiconductor Ab Pre-fusion oxidized and wafer-bonded vertical cavity laser
US6316332B1 (en) * 1998-11-30 2001-11-13 Lo Yu-Hwa Method for joining wafers at a low temperature and low stress
US6455398B1 (en) 1999-07-16 2002-09-24 Massachusetts Institute Of Technology Silicon on III-V semiconductor bonding for monolithic optoelectronic integration
US6984571B1 (en) 1999-10-01 2006-01-10 Ziptronix, Inc. Three dimensional device integration method and integrated device
US6500694B1 (en) 2000-03-22 2002-12-31 Ziptronix, Inc. Three dimensional device integration method and integrated device
US6187653B1 (en) 1999-12-17 2001-02-13 Lucent Technologies, Inc. Method for attractive bonding of two crystalline substrates
US6902987B1 (en) 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
US6563133B1 (en) * 2000-08-09 2003-05-13 Ziptronix, Inc. Method of epitaxial-like wafer bonding at low temperature and bonded structure
DE10055763A1 (de) * 2000-11-10 2002-05-23 Infineon Technologies Ag Verfahren zur Herstellung einer hochtemperaturfesten Verbindung zwischen zwei Wafern
JP4698018B2 (ja) * 2000-12-12 2011-06-08 日本碍子株式会社 接着体の製造方法、および接着剤
FR2839147B1 (fr) * 2002-04-30 2004-07-09 Soitec Silicon On Insulator Dispositif et procede de controle automatique de l'etat de surface de plaque par mesure de vitesse de collage
US7192841B2 (en) 2002-04-30 2007-03-20 Agency For Science, Technology And Research Method of wafer/substrate bonding
US7361593B2 (en) * 2002-12-17 2008-04-22 Finisar Corporation Methods of forming vias in multilayer substrates
US7259466B2 (en) * 2002-12-17 2007-08-21 Finisar Corporation Low temperature bonding of multilayer substrates
US7109092B2 (en) 2003-05-19 2006-09-19 Ziptronix, Inc. Method of room temperature covalent bonding
DE10350038A1 (de) * 2003-10-27 2005-05-25 Robert Bosch Gmbh Verfahren zum anodischen Bonden von Wafern und Vorrichtung
US7153759B2 (en) * 2004-04-20 2006-12-26 Agency For Science Technology And Research Method of fabricating microelectromechanical system structures
KR100841376B1 (ko) * 2007-06-12 2008-06-26 삼성에스디아이 주식회사 접합방법 및 그를 이용한 유기전계발광표시장치의 제조방법
KR100891384B1 (ko) 2007-06-14 2009-04-02 삼성모바일디스플레이주식회사 플렉서블 기판 접합 및 탈착장치
KR100889625B1 (ko) * 2007-07-19 2009-03-20 삼성모바일디스플레이주식회사 접합방법 및 그를 이용한 유기전계발광표시장치의 제조방법
DE102007060784A1 (de) * 2007-12-17 2009-06-18 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Niedertemperaturverfahren zum Fügen von Glas und dergleichen für Optik und Präzisionsmechanik
JP5594522B2 (ja) * 2009-07-03 2014-09-24 日本電気硝子株式会社 電子デバイス製造用ガラスフィルム積層体
DE102010016908B4 (de) 2010-05-11 2021-11-11 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum silikatischen Bonden von beschichteten und unbeschichteten optischen Körpern
JP6060252B2 (ja) 2012-04-04 2017-01-11 マサチューセッツ インスティテュート オブ テクノロジー Cmosと非シリコン素子とのモノリシック一体化に関する方法
FR3001225B1 (fr) * 2013-01-22 2016-01-22 Commissariat Energie Atomique Procede de fabrication d’une structure par collage direct

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3606676A (en) * 1969-03-21 1971-09-21 Armco Steel Corp Silicate bonding of magnetic cores
JPS6051700A (ja) * 1983-08-31 1985-03-23 Toshiba Corp シリコン結晶体の接合方法
DE3516791C1 (de) * 1985-05-09 1987-01-22 Hukla Werke Gmbh Verfahren zum Herstellen eines Hohlkoerpers als Seitenteil fuer Polstermoebel
GB2206445A (en) * 1987-07-01 1989-01-05 Spectrol Reliance Ltd Method of manufacturing dielectrically isolated integrated circuits and circuit elements
US5196375A (en) * 1987-07-24 1993-03-23 Kabushiki Kaisha Toshiba Method for manufacturing bonded semiconductor body
JPH07111940B2 (ja) * 1987-09-11 1995-11-29 日産自動車株式会社 半導体基板の接合方法
JPS6489145A (en) * 1987-09-30 1989-04-03 Toshiba Battery Organic solvent battery
JP2685819B2 (ja) * 1988-03-31 1997-12-03 株式会社東芝 誘電体分離半導体基板とその製造方法
NL8800953A (nl) * 1988-04-13 1989-11-01 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderlichaam.
US4883215A (en) * 1988-12-19 1989-11-28 Duke University Method for bubble-free bonding of silicon wafers
US5266135A (en) * 1990-02-07 1993-11-30 Harris Corporation Wafer bonding process employing liquid oxidant
JPH0719738B2 (ja) * 1990-09-06 1995-03-06 信越半導体株式会社 接合ウェーハ及びその製造方法
JPH0574924A (ja) * 1991-09-13 1993-03-26 Nec Corp 誘電体分離基板及びその製造方法

Also Published As

Publication number Publication date
DE4115046C2 (ja) 1993-08-05
EP0585256A1 (de) 1994-03-09
DE59207136D1 (de) 1996-10-17
WO1992020094A1 (de) 1992-11-12
EP0585256B1 (de) 1996-09-11
US5407856A (en) 1995-04-18
SG52471A1 (en) 1998-09-28
JPH0828317B2 (ja) 1996-03-21
DE4115046A1 (de) 1992-11-12

Similar Documents

Publication Publication Date Title
JPH05509445A (ja) 直接基板結合方法
JPS6227040B2 (ja)
Wolffenbuttel Low-temperature intermediate Au-Si wafer bonding; eutectic or silicide bond
US5169472A (en) Method of making a multi-layer silicon structure
JPH0391227A (ja) 半導体基板の接着方法
JP2009500819A (ja) 酸化物もしくは窒化物の薄い結合層を堆積することによる基板の組み立て方法
Satoh Water glass bonding
JPH098124A (ja) 絶縁分離基板及びその製造方法
JPH0546086B2 (ja)
US20060286388A1 (en) Anodic bonding process for ceramics
JP2573359B2 (ja) 2つの物体の結合方法
JP3194822B2 (ja) 複合基板材料の製造方法
JPS61182215A (ja) 半導体基板の製造方法
JP2801672B2 (ja) 半導体ウェハの製造方法
JP2529799B2 (ja) シリコン半導体素子を接合するための方法
JPH0425142A (ja) 半導体素子の実装方法
JPH01226166A (ja) 半導体装置基板の製造方法
JP2602003B2 (ja) シリコン結晶体の接合方法
KR19980054434A (ko) 기판들간의 직접 접합방법
JP2002145676A (ja) 陽極接合方法
JP2754819B2 (ja) 誘電体分離型半導体基板の製造方法
JP3303940B2 (ja) 静電接合方法
JPH0831403B2 (ja) シリコン結晶体の接合方法
JPH06291299A (ja) ハイブリッド集積回路とその製造方法
JPS6337652A (ja) 半導体デバイス用基板の接着方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090321

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090321

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100321

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110321

Year of fee payment: 15

LAPS Cancellation because of no payment of annual fees