JPH0574924A - 誘電体分離基板及びその製造方法 - Google Patents
誘電体分離基板及びその製造方法Info
- Publication number
- JPH0574924A JPH0574924A JP23425391A JP23425391A JPH0574924A JP H0574924 A JPH0574924 A JP H0574924A JP 23425391 A JP23425391 A JP 23425391A JP 23425391 A JP23425391 A JP 23425391A JP H0574924 A JPH0574924 A JP H0574924A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- spin
- glass
- silicon substrate
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
- Weting (AREA)
Abstract
(57)【要約】
【目的】Ｓｉ基板と支持基板を接着して誘電体分離基板
を製造する方法において、Ｓｉ基板の平坦性を高め、製
造リードタイムを短縮し、原価を低減する。 【構成】絶縁膜マスク２をＳｉ基板１上に形成し、アル
カリ系の溶液で異方性エッチングする。エッチング面を
酸化し分離酸化膜３を形成したのち、スピン・オン・グ
ラク４を全面にスピン・コートし平坦化する。スピン・
オン・グラス４を２００〜４００℃で十分ベークする。
別に準備した支持基板５の一主面とスピン・オン・グラ
ス４をスピン・コートしたＳｉ基板１の面を８００〜
１，０００℃程度の温度で熱圧着させる。Ｓｉ基板１側
からＡ−Ａ′面まで研削研磨しで素子領域を分離し分離
された素子領域１ａを形成する。
を製造する方法において、Ｓｉ基板の平坦性を高め、製
造リードタイムを短縮し、原価を低減する。 【構成】絶縁膜マスク２をＳｉ基板１上に形成し、アル
カリ系の溶液で異方性エッチングする。エッチング面を
酸化し分離酸化膜３を形成したのち、スピン・オン・グ
ラク４を全面にスピン・コートし平坦化する。スピン・
オン・グラス４を２００〜４００℃で十分ベークする。
別に準備した支持基板５の一主面とスピン・オン・グラ
ス４をスピン・コートしたＳｉ基板１の面を８００〜
１，０００℃程度の温度で熱圧着させる。Ｓｉ基板１側
からＡ−Ａ′面まで研削研磨しで素子領域を分離し分離
された素子領域１ａを形成する。
Description
【０００１】
【産業上の利用分野】本発明は誘電体分離基板及びその
製造方法に関し、特に単結晶シリコン基板と別に準備さ
れたシリコン基板を接着する工程を含む誘電体分離基板
及びその製造方法に関する。
製造方法に関し、特に単結晶シリコン基板と別に準備さ
れたシリコン基板を接着する工程を含む誘電体分離基板
及びその製造方法に関する。
【０００２】
【従来の技術】従来の誘電体分離基板の製造方法では、
まず、図３（ａ）に示すように、（１００）単結晶シリ
コン基板（以下、Ｓｉ基板と記す）１上に絶縁膜マスク
２を形成し、アルカリ系の溶液で異方性エッチングの溝
を形成する。次に、図３（ｂ）に示すように、素子を分
離するための酸化膜（以下、分離酸化膜と記す）３を形
成した異方性エッチングの溝に、気相成長法によりｐｏ
ｌｙ−Ｓｉ６を１００〜２００μｍ程度堆積させ、その
後、図３（ｃ）に示すように、堆積させたｐｏｌｙ−Ｓ
ｉ６をＢ−Ｂ′面まで研削研磨により除去して平坦化し
研削研磨後のｐｏｌｙ−Ｓｉ６ｂを形成する。さらに、
図３（ｄ）に示すように、別に準備されたＳｉ基板（以
下、支持基板と記す）５と研削研磨によって除去して形
成した研削研磨後のｐｏｌｙ−Ｓｉ６ｂの面とを熱圧着
等の方法により接着させる。最後にＡ−Ａ′面まで研削
研磨し、図３（ｅ）に示すように、分離された素子領域
１ａを形成する。
まず、図３（ａ）に示すように、（１００）単結晶シリ
コン基板（以下、Ｓｉ基板と記す）１上に絶縁膜マスク
２を形成し、アルカリ系の溶液で異方性エッチングの溝
を形成する。次に、図３（ｂ）に示すように、素子を分
離するための酸化膜（以下、分離酸化膜と記す）３を形
成した異方性エッチングの溝に、気相成長法によりｐｏ
ｌｙ−Ｓｉ６を１００〜２００μｍ程度堆積させ、その
後、図３（ｃ）に示すように、堆積させたｐｏｌｙ−Ｓ
ｉ６をＢ−Ｂ′面まで研削研磨により除去して平坦化し
研削研磨後のｐｏｌｙ−Ｓｉ６ｂを形成する。さらに、
図３（ｄ）に示すように、別に準備されたＳｉ基板（以
下、支持基板と記す）５と研削研磨によって除去して形
成した研削研磨後のｐｏｌｙ−Ｓｉ６ｂの面とを熱圧着
等の方法により接着させる。最後にＡ−Ａ′面まで研削
研磨し、図３（ｅ）に示すように、分離された素子領域
１ａを形成する。
【０００３】
【発明が解決しようとする課題】この従来の誘電体分離
基板の製造方法では、１００〜２００μｍもの厚みのｐ
ｏｌｙ−Ｓｉを堆積しなければならないため、長時間の
処理と高価な材料コストがかかるという問題点があっ
た。
基板の製造方法では、１００〜２００μｍもの厚みのｐ
ｏｌｙ−Ｓｉを堆積しなければならないため、長時間の
処理と高価な材料コストがかかるという問題点があっ
た。
【０００４】また、堆積したｐｏｌｙ−Ｓｉを機械的に
研削研磨するため、途中でＳｉ基板が割れたり、平行精
度が劣るという問題点があった。
研削研磨するため、途中でＳｉ基板が割れたり、平行精
度が劣るという問題点があった。
【０００５】本発明の目的は、安価でＳｉ基板の割れの
発生がなく高い平行精度が得られる誘電体分離基板及び
その製造方法を提供することにある。
発生がなく高い平行精度が得られる誘電体分離基板及び
その製造方法を提供することにある。
【０００６】
【課題を解決するための手段】本発明は、結晶方位（１
００）の単結晶シリコン基板と、該単結晶シリコン基板
を支持するシリコン基板とを有する誘電体分離基板にお
いて、前記単結晶シリコン基板と前記シリコン基板との
間にスピン・オン・グラス層を設ける。
００）の単結晶シリコン基板と、該単結晶シリコン基板
を支持するシリコン基板とを有する誘電体分離基板にお
いて、前記単結晶シリコン基板と前記シリコン基板との
間にスピン・オン・グラス層を設ける。
【０００７】本発明の誘電体分離基板の製造方法は、必
要な部分を異方性エッチングし溝を形成する工程と、異
方性エッチングにより形成された前記溝をスピン・オン
・グラス塗布剤で充填させ平坦化する工程と、該スピン
・オン・グラスで平坦化した面と別に準備されたシリコ
ン基板とを接着させる工程とを含む。
要な部分を異方性エッチングし溝を形成する工程と、異
方性エッチングにより形成された前記溝をスピン・オン
・グラス塗布剤で充填させ平坦化する工程と、該スピン
・オン・グラスで平坦化した面と別に準備されたシリコ
ン基板とを接着させる工程とを含む。
【０００８】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【０００９】図１（ａ）〜（ｄ）は本発明の第１の実施
例を説明する工程順に示した断面図である。
例を説明する工程順に示した断面図である。
【００１０】まず、図１（ａ）に示すように、Ｓｉ基板
１の一主面に絶縁膜マスク２を選択的に形成し、アルカ
リ系の溶液中で異方性エッチングを行ない溝を形成す
る。このとき、形成される溝の深さは〜約７０μｍ程度
である。絶縁膜マスク２を除去したのち、少なくとも、
溝を形成した主面を全面酸化し、分離酸化膜３を形成す
る。これは、素子を分離するための酸化膜である。
１の一主面に絶縁膜マスク２を選択的に形成し、アルカ
リ系の溶液中で異方性エッチングを行ない溝を形成す
る。このとき、形成される溝の深さは〜約７０μｍ程度
である。絶縁膜マスク２を除去したのち、少なくとも、
溝を形成した主面を全面酸化し、分離酸化膜３を形成す
る。これは、素子を分離するための酸化膜である。
【００１１】次に、図１（ｂ）に示すように、この分離
酸化膜３の上にスピン・オン・グラス剤（以下ＳＯＧと
記す）４をスピンコートする。ＳＯＧ４は液体であるた
め容易に平坦化される。ＳＯＧ４を２００〜４００℃程
度の温度で３０〜６０分ベークを行う。
酸化膜３の上にスピン・オン・グラス剤（以下ＳＯＧと
記す）４をスピンコートする。ＳＯＧ４は液体であるた
め容易に平坦化される。ＳＯＧ４を２００〜４００℃程
度の温度で３０〜６０分ベークを行う。
【００１２】次に、図１（ｃ）に示すように、ＳＯＧ４
のベークが完了したら、別に準備した支持基板５の一主
面とＳｉ基板１のＳＯＧ４をスピン・コートした面とを
圧着させ、８００〜１，０００℃，Ｎ2 雰囲気中で１〜
２時間程度熱処理し、接着させる。
のベークが完了したら、別に準備した支持基板５の一主
面とＳｉ基板１のＳＯＧ４をスピン・コートした面とを
圧着させ、８００〜１，０００℃，Ｎ2 雰囲気中で１〜
２時間程度熱処理し、接着させる。
【００１３】次に、図１（ｄ）に示すように、Ａ−Ａ′
面まで研削研磨することにより、素子領域を分離し、分
離された素子領域１ａを形成する。
面まで研削研磨することにより、素子領域を分離し、分
離された素子領域１ａを形成する。
【００１４】このように、ＳＯＧ４を用いて異方性エッ
チングの溝を平坦化させ支持基板５との接着を行うこと
により、短時間で低コストの誘電体分離基板を提供する
ことができる。
チングの溝を平坦化させ支持基板５との接着を行うこと
により、短時間で低コストの誘電体分離基板を提供する
ことができる。
【００１５】さらに、平坦性を高めるため、ＳＯＧ４の
スピン・コートからベーク迄の工程を複数回繰返しても
よい。
スピン・コートからベーク迄の工程を複数回繰返しても
よい。
【００１６】また、支持基板５の少なくともＳｉ基板１
と接着させる面をあらかじめ酸化してから接着してもよ
い。
と接着させる面をあらかじめ酸化してから接着してもよ
い。
【００１７】次に、第２の実施例を説明する。
【００１８】図２（ａ）〜（ｅ）は本発明の第２の実施
例を説明する工程順に示した断面図である。
例を説明する工程順に示した断面図である。
【００１９】まず、図２（ａ）に示すように、図１
（ａ）と同じく、Ｓｉ基板１の一主面に絶縁膜マスク２
を選択的に形成し、アルカリ系の溶液中で異方性エッチ
ングを行ない溝を形成する。絶縁膜マスク２を除去した
のち、少なくとも異方性エッチングを行なった面を全面
酸化する。
（ａ）と同じく、Ｓｉ基板１の一主面に絶縁膜マスク２
を選択的に形成し、アルカリ系の溶液中で異方性エッチ
ングを行ない溝を形成する。絶縁膜マスク２を除去した
のち、少なくとも異方性エッチングを行なった面を全面
酸化する。
【００２０】次に、図２（ｂ）に示すように、全面酸化
した面に気相成長法を用いｐｏｌｙ−Ｓｉ６を６０〜７
０μｍ成長させる。
した面に気相成長法を用いｐｏｌｙ−Ｓｉ６を６０〜７
０μｍ成長させる。
【００２１】次に、図２（ｃ）に示すように、成長後、
ドライエッチング技術またはウェットエッチング技術に
よりｐｏｌｙ−Ｓｉ６を１０〜５０μｍ程度エッチング
バックする。このことにより、異方性エッチングで形成
された溝の底部にエッチングバック後のｐｏｌｙ−Ｓｉ
６ａが残り次のＳＯＧをスピン・コートした際の平坦度
を高める働きをする。
ドライエッチング技術またはウェットエッチング技術に
よりｐｏｌｙ−Ｓｉ６を１０〜５０μｍ程度エッチング
バックする。このことにより、異方性エッチングで形成
された溝の底部にエッチングバック後のｐｏｌｙ−Ｓｉ
６ａが残り次のＳＯＧをスピン・コートした際の平坦度
を高める働きをする。
【００２２】次に、図２（ｄ）に示すように、ｐｏｌｙ
−Ｓｉ６をエッチングバックしたのちＳＯＧ４をスピン
・コートし平坦化させる。
−Ｓｉ６をエッチングバックしたのちＳＯＧ４をスピン
・コートし平坦化させる。
【００２３】以降、図１（ａ）〜（ｄ）で説明した第１
の実施例と同様ＳＯＧ４をベークし、別に準備した支持
基板５と接着させ、図２（ｅ）に示すように、分離され
た素子領域１ａを形成する。
の実施例と同様ＳＯＧ４をベークし、別に準備した支持
基板５と接着させ、図２（ｅ）に示すように、分離され
た素子領域１ａを形成する。
【００２４】このように、ＳＯＧ４を用いて異方性エッ
チングの溝を平坦化させ支持基板５との接着を行うこと
により、短時間で平坦度の高い低コストの誘電体分離基
板を提供することができる。
チングの溝を平坦化させ支持基板５との接着を行うこと
により、短時間で平坦度の高い低コストの誘電体分離基
板を提供することができる。
【００２５】
【発明の効果】以上説明したように本発明は、異方性エ
ッチングの溝をＳＯＧで平坦化させ、直接支持基板と接
着するので高精度の平坦性が得られ、製造リードタイム
が短縮でき、原価を低減できるという効果を有する。
ッチングの溝をＳＯＧで平坦化させ、直接支持基板と接
着するので高精度の平坦性が得られ、製造リードタイム
が短縮でき、原価を低減できるという効果を有する。
【図１】本発明の第１の実施例を説明する工程順に示し
た断面図である。
た断面図である。
【図２】本発明の第２の実施例を説明する工程順に示し
た断面図である。
た断面図である。
【図３】従来の誘電体基板の製造方法の一例を説明する
工程順に示した断面図である。
工程順に示した断面図である。
１ Ｓｉ基板 １ａ 分離された素子領域 ２ 絶縁膜マスク ３ 分離酸化膜 ４ ＳＯＧ ５ 支持基板 ６ ｐｏｌｙ−Ｓｉ ６ａ エッチングバック後のｐｏｌｙ−Ｓｉ ６ｂ 研削研磨後のｐｏｌｙ−Ｓｉ
Claims (2)
- 【請求項１】 結晶方位（１００）の単結晶シリコン基
板と、該単結晶シリコン基板を支持するシリコン基板と
を有する誘電体分離基板において、前記単結晶シリコン
基板と前記シリコン基板との間にスピン・オン・グラス
層を設けたことを特徴とする誘電体分離基板。 - 【請求項２】 結晶方位（１００）の単結晶シリコン基
板を用いて誘電体分離基板を製造する誘電体分離基板の
製造方法において、必要な部分を異方性エッチングし溝
を形成する工程と、異方性エッチングにより形成された
前記溝をスピン・オン・グラス塗布剤で充填させ平坦化
する工程と、該スピン・オン・グラスで平坦化した面と
別に準備されたシリコン基板とを接着させる工程とを含
むことを特徴とする誘電体分離基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23425391A JPH0574924A (ja) | 1991-09-13 | 1991-09-13 | 誘電体分離基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23425391A JPH0574924A (ja) | 1991-09-13 | 1991-09-13 | 誘電体分離基板及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0574924A true JPH0574924A (ja) | 1993-03-26 |
Family
ID=16968077
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23425391A Pending JPH0574924A (ja) | 1991-09-13 | 1991-09-13 | 誘電体分離基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0574924A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5407856A (en) * | 1991-05-08 | 1995-04-18 | Fraunhofer Gesellschaft Zur Forderung Der Angewandten Forschung | Direct substrate bonding |
| JP2011066273A (ja) * | 2009-09-18 | 2011-03-31 | Konica Minolta Holdings Inc | 微細マスクパターンの形成方法、ナノインプリントリソグラフィ方法および微細構造体の製造方法 |
-
1991
- 1991-09-13 JP JP23425391A patent/JPH0574924A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5407856A (en) * | 1991-05-08 | 1995-04-18 | Fraunhofer Gesellschaft Zur Forderung Der Angewandten Forschung | Direct substrate bonding |
| JP2011066273A (ja) * | 2009-09-18 | 2011-03-31 | Konica Minolta Holdings Inc | 微細マスクパターンの形成方法、ナノインプリントリソグラフィ方法および微細構造体の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01315159A (ja) | 誘電体分離半導体基板とその製造方法 | |
| JPH10233351A (ja) | 半導体基板の構造および製造方法 | |
| JPH098124A (ja) | 絶縁分離基板及びその製造方法 | |
| JPS615544A (ja) | 半導体装置の製造方法 | |
| JPH0799295A (ja) | 半導体基体の作成方法及び半導体基体 | |
| JPH0682753B2 (ja) | 半導体装置の製造方法 | |
| JP2699359B2 (ja) | 半導体基板の製造方法 | |
| JPH01246850A (ja) | 半導体基板及びその製法 | |
| JPH0574924A (ja) | 誘電体分離基板及びその製造方法 | |
| JP2541884B2 (ja) | 誘電体分離基板の製造方法 | |
| JPS6354740A (ja) | 集積回路基板の製造方法 | |
| JPH0719837B2 (ja) | 半導体装置の製造方法 | |
| JP2678218B2 (ja) | 貼りあわせ基体とその製造方法 | |
| JP2857456B2 (ja) | 半導体膜の製造方法 | |
| JP3488927B2 (ja) | 誘電体分離基板及びその製造方法 | |
| JPS6362252A (ja) | 誘電体絶縁分離基板の製造方法 | |
| JPH02205339A (ja) | 半導体装置の製造方法 | |
| JP3165735B2 (ja) | 半導体基板の製造方法 | |
| JPH056883A (ja) | 半導体基板の製造方法 | |
| JPH0754826B2 (ja) | 半導体装置の製造方法 | |
| KR100511900B1 (ko) | 에스오아이 기판의 제조방법 | |
| JPS6359531B2 (ja) | ||
| JPS5849027B2 (ja) | 半導体集積回路装置の製法 | |
| JP2520944B2 (ja) | 半導体基板の製造方法 | |
| KR940000984B1 (ko) | 실리콘 다결정을 이용한 기판제조방법 |