JP2529799B2 - シリコン半導体素子を接合するための方法 - Google Patents
シリコン半導体素子を接合するための方法Info
- Publication number
- JP2529799B2 JP2529799B2 JP4032043A JP3204392A JP2529799B2 JP 2529799 B2 JP2529799 B2 JP 2529799B2 JP 4032043 A JP4032043 A JP 4032043A JP 3204392 A JP3204392 A JP 3204392A JP 2529799 B2 JP2529799 B2 JP 2529799B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon
- aluminum
- germanium
- silicon semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Pressure Sensors (AREA)
- Die Bonding (AREA)
- Pressure Welding/Diffusion-Bonding (AREA)
Description
備えた、二つ或いは多数のシリコン半導体素子を平面的
に熱の作用の下で接合するための方法に関する。
合するため、これらのシリコン部材をキャリヤー部材
(基体)と接着により接合することが知られている。し
かし、この方法にあっては、接着剤およびシリコンの材
料特性が異なることから例えば熱メカニズムによるスト
レス現象の誘発のような一連の問題が生起する。
子、特にシリコンを有する半導体構造素子をチップ或い
は他のキャリヤーと合体し、いわゆる『バーン・イン−
テスト』における人工的な熱老化作用の下に置くことが
試みられて来た。その際人工的に誘起された熱メカニス
ムによるストレス現象に耐え得ない素子、チップ等は屑
ものとして除かれる。
継ぎ目がそれらの厚みの点で比較的大きな公差を伴うこ
とである。この理由から接着方法はエレクトロニック
ス、マイクロエレクトロニックス、マイクロメカニック
等の領域におけるウエハの平面的な接合には適していな
い。
ウエハ直接ボンデイング、陽極ボンデイングおよび熱圧
着ボンデイングである。
0℃の範囲の極めて高い温度を必要とし、従ってこの方
法はウエハの接合がプロセス開始時に行われる処理への
適用に限られる。
ーとしてガラスが必要であり、従ってこの方法にあって
も同様に材料適合性およびプロセス適合性の点で限界が
ある。更にこの方法は比較的長いプロセス時間を必要と
して、従って大量生産の点でコストが高くつく。
ヤーとして貴金属を使用しなければならない。貴金属の
使用に伴い付加的に、通常のシリコン−半導体素子にと
って妨げとなり、素子の信頼性もしくは長時間安定性に
否定的な影響を与える或いは重金属イオンに敏感な構造
素子の使用を妨げる材料が入込んでしまう。
報から、誘電的に絶縁された、基板として使用されるシ
リコン半導体素子を接合するための方法が知られてい
る。この公報は、第一の半導体素子が電気的に積層され
た表面を有しており、この表面は熱の導入の下に金属の
中間層を介して第二のシリコン半導体素子と接合されて
いることが開示されている。この工程に引き続いて行わ
れる『温度−勾配−ゾーン溶融』−工程(Temper
ature−Gradient−Zonemeltin
g)は金属層のシリコン半導体素子内への移植を促す。
この公知の方法により、基板として使用されるシリコン
半導体板の歪曲或いは歪みによる機械的な応力が回避さ
れる。しかし、このような方法の欠点は工程が多岐に渡
り、従って製造経費が増大することである。
題は、 −小額の出費で大量生産を可能にし、 −汎用性がありかつ使用するシリコン部材の種類によっ
て制限を受けない、 −シリコン半導体素子を阻害したり或いは不都合な作用
を及ぼす材料を使用することのない、かつ −熱メカニスムによるストレスを伴わない接合を可能に
する、冒頭に記載して様式の方法を提供することであ
る。この課題は特許請求の範囲の請求項1の特徴部に記
載した特徴を有する方法によって解決される。本発明の
他の有利な構成は特許請求の範囲の請求項2から4に記
載した。
き本発明を詳しく説明する。
コンウエハ1の表面上に真空中でアルミニウム薄層2
が、次いでこの薄層の上にシリコン或いはゲルマニウム
薄層3が形成されている。この場合アルミニウムとシリ
コン或いはゲルマニウムよ成る層の全厚みは10μm以
下、特に5μmである。図2には互いに上下に重ねられ
て形成された層2と3を介して、互いに表面が向き合う
ように重ねられた上記のような二つのシリコンウエハ1
が示されている。ここでこのシリコンウエハ1に圧着プ
レス力を作用させ、加熱すると、−この実施形ではゲル
マニウムから成る−層3はアルミニウム2に対する境界
面で拡散工程により合金を形成する。この合金は時間が
経つにつれかつアルミニウム2とゲルマニウム3の層厚
みを適当に選択した際アルミニウムとゲルマニウムの共
晶体に成長する。この状態を図3に示した。この図にお
いて両シリコンウエハ1はアルミニウム−ゲルマニウム
共晶体4を介して接合されている。この際、アルミニウ
ム−ゲルマニウム共晶体4の特別な場合、450℃以下
の温度範囲の温度が必要であり、これによってシリコン
ウエハ1内に標準半導体−素子5を封入することが可能
となり、しかもこの標準半導体−素子はこの方法によっ
て少しも影響をこおむらない。
って、特にエレクトロニックス、マイクロエレクトロニ
ックス、マイクロメカニックス或いは機能単位を集積回
路にまとめる必要のあるあらゆる分野において適用可能
である。チップ上へのアナログおよびデジタル機能体並
びに周辺素子および記憶素子の集積であろうと、或いは
例えばシリコンセンサと信号増幅部、信号準備部、信号
処理部もしくは信号評価部との結合のような、最高のパ
ック密度を達するための結合技術であろうと、またすべ
ての共通の集積構造単位であろうと、或いは機械電気的
システム或いは光電気的なシステム相互の結合であろう
と、場合によっては上記のシステムのマイクロプロセッ
サ或いはイクロコントローラの結合(いわゆる集積構造
単位)であろうと適用可能である。この際、汎用性のあ
るいわゆる標準集積構造単位であるか、或いは顧客のた
めの特別な仕様の集積構造単位、いわゆるASICSで
あろうと問題ではない。同様に、チップのような集積構
造単位が導線を介してそれぞれのシステムと接合されて
いるか或いはテレメトリーを介して接合されているかも
本発明にとって重要なことではない。
おける多層の形成による方法技術的な構成により並びに
アルミニウムとシリコン或いはアルミニウムとゲルマニ
ウムを使用することにより、適切な経費での製造および
長時間にわたる熱メカニスムによるストレスを伴うこと
のないかつ汎用性の或る接合が達せられることである。
シリコンウエハの断面図である。
互いに重ねられて二つのシリコンウエハの断面図であ
る。
−層組織を備えた互いに重ねられて二つのシリコンウエ
ハの断面図である。
Claims (4)
- 【請求項1】 それぞれ表面と裏面を備えた、二つ或い
は多数のシリコン半導体素子を熱の作用の下で接合する
ための方法において、以下に述べる工程、即ち a)アルミニウム(Al)から成る第一の層(2)を、
引続きシリコン(Si)或いはゲルマニウム(Ge)か
ら成る第二の層(3)を少なくとも一つのシリコンウエ
ハ(1)の表面上に載せ、その際第一の層(2)と第二
の層(3)の全層厚みを10μmより薄くすること、 b)接合されるべきシリコンウエハ(1)を、その表面
が互い向き合うように重ねること、 C)第一の層(2)と第二の層(3)から共晶の結合層
(4)を形成するためにシリコンウエハを一定の時間の
間熱供給の下に所定のプレス圧力を加えることの工程か
らなることを特徴とするシリコン半導体素子を平面的に
接合するための方法。 - 【請求項2】 第一の層(2)と第二の層(3)の全層
厚みを5μmより薄くすることことを特徴とする請求項
1の方法。 - 【請求項3】 接合層(4)とシリコンウエハ(1)の
表面との間に、中間層として誘電性の絶縁層或いは金属
層を形成することを特徴とする請求項1の方法。 - 【請求項4】 第一の層(2)と第二の層(3)が真空
中で物理的或いは化学的な析出方法により積層すること
を特徴とする請求項1から3までのいずれか一つに記載
の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4105592A DE4105592A1 (de) | 1991-02-22 | 1991-02-22 | Verfahren zum flaechenhaften verbinden von siliziumhalbleiterscheiben |
DE41055926 | 1991-02-22 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04317313A JPH04317313A (ja) | 1992-11-09 |
JP2529799B2 true JP2529799B2 (ja) | 1996-09-04 |
Family
ID=6425673
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4032043A Expired - Lifetime JP2529799B2 (ja) | 1991-02-22 | 1992-02-19 | シリコン半導体素子を接合するための方法 |
Country Status (5)
Country | Link |
---|---|
EP (1) | EP0501108B1 (ja) |
JP (1) | JP2529799B2 (ja) |
DE (2) | DE4105592A1 (ja) |
ES (1) | ES2080965T3 (ja) |
FI (1) | FI920422A (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4219132A1 (de) * | 1992-06-11 | 1993-12-16 | Suess Kg Karl | Verfahren zum Herstellen von Silizium/Glas- oder Silizium/Silizium-Verbindungen |
US20120299128A1 (en) * | 2009-12-11 | 2012-11-29 | Pioneer Micro Technology Corporation | Method of bonding semiconductor substrate and mems device |
JP5021098B2 (ja) * | 2009-12-11 | 2012-09-05 | パイオニア株式会社 | 半導体基板の接合方法およびmemsデバイス |
JP5367842B2 (ja) * | 2009-12-11 | 2013-12-11 | パイオニア株式会社 | 半導体基板の接合方法およびmemsデバイス |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DD82790A (ja) * | ||||
US3925808A (en) * | 1974-08-08 | 1975-12-09 | Westinghouse Electric Corp | Silicon semiconductor device with stress-free electrodes |
US4411060A (en) * | 1981-07-06 | 1983-10-25 | Western Electric Co., Inc. | Method of manufacturing dielectrically-isolated single-crystal semiconductor substrates |
EP0263146A1 (en) * | 1986-03-19 | 1988-04-13 | Analog Devices, Inc. | Aluminum-backed wafer and chip |
-
1991
- 1991-02-22 DE DE4105592A patent/DE4105592A1/de not_active Ceased
-
1992
- 1992-01-09 ES ES92100220T patent/ES2080965T3/es not_active Expired - Lifetime
- 1992-01-09 EP EP92100220A patent/EP0501108B1/de not_active Expired - Lifetime
- 1992-01-09 DE DE59204451T patent/DE59204451D1/de not_active Expired - Lifetime
- 1992-01-30 FI FI920422A patent/FI920422A/fi unknown
- 1992-02-19 JP JP4032043A patent/JP2529799B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP0501108B1 (de) | 1995-11-29 |
FI920422A (fi) | 1992-08-23 |
DE4105592A1 (de) | 1992-08-27 |
FI920422A0 (fi) | 1992-01-30 |
EP0501108A1 (de) | 1992-09-02 |
DE59204451D1 (de) | 1996-01-11 |
JPH04317313A (ja) | 1992-11-09 |
ES2080965T3 (es) | 1996-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Wolffenbuttel | Low-temperature intermediate Au-Si wafer bonding; eutectic or silicide bond | |
US5693574A (en) | Process for the laminar joining of silicon semiconductor slices | |
EP0582566B1 (en) | Ceramic electrostatic chuck | |
Wolffenbuttel et al. | Low-temperature silicon wafer-to-wafer bonding using gold at eutectic temperature | |
TWI357115B (en) | Device having a compliant element pressed between | |
US4826787A (en) | Method for adhesion of silicon or silicon dioxide plate | |
US5902118A (en) | Method for production of a three-dimensional circuit arrangement | |
JP4388210B2 (ja) | ウエハパッケージの製造方法 | |
US3716907A (en) | Method of fabrication of semiconductor device package | |
JPS63122130A (ja) | シリコンウエーハの気密封止方法 | |
CA2381081A1 (en) | Dual wafer attachment process | |
JPH02132866A (ja) | 高温環境のための機械的センサ | |
US6939778B2 (en) | Method of joining an insulator element to a substrate | |
US3664874A (en) | Tungsten contacts on silicon substrates | |
JP2529799B2 (ja) | シリコン半導体素子を接合するための方法 | |
JPS6050970A (ja) | 半導体圧力変換器 | |
US20100224994A1 (en) | Low Temperature Metal to Silicon Diffusion and Silicide Wafer Bonding | |
JPH1187799A (ja) | 磁気抵抗素子とその製造方法 | |
JPH027181B2 (ja) | ||
JPS63261723A (ja) | 半導体素子の製造方法 | |
JPS61121489A (ja) | 基板製造用Cu配線シ−ト | |
JPH1168120A (ja) | 半導体圧力センサ及びその製造方法 | |
JP2755927B2 (ja) | 半導体装置の製造方法 | |
JPH01165147A (ja) | セラミツク基板 | |
JP2000214025A (ja) | 半導体圧力センサ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960409 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080614 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090614 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090614 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100614 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100614 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110614 Year of fee payment: 15 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120614 Year of fee payment: 16 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120614 Year of fee payment: 16 |