JP2755927B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2755927B2 JP2755927B2 JP7218891A JP21889195A JP2755927B2 JP 2755927 B2 JP2755927 B2 JP 2755927B2 JP 7218891 A JP7218891 A JP 7218891A JP 21889195 A JP21889195 A JP 21889195A JP 2755927 B2 JP2755927 B2 JP 2755927B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- substrate
- pad
- pads
- grains
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に半導体基板上のパッドに導電性連結粒
を移行させる工程を改良した半導体装置の製造方法に係
わる。 【０００２】 【従来の技術】従来、半導体装置においては信号の入出
力端子であるパッドを外部基板に接続するために、該パ
ッドにメッキ手段によりバンプを形成することが行われ
ている。しかしながら、かかる方法ではバンプを充分な
大きさに成長させられず、しかもメッキ法を採用するこ
とから複雑な工程を必要とし、更にバンプが硬く外部基
板との接合信頼性が低いという問題があった。 【０００３】このようなことから、本出願人は金属、特
に柔らかいＡｕやＡｌからなる連結粒をパッドに固着
し、該連結粒を介して外部基板に固着、接続する方法を
提案した。以下、この連結粒のパッドへの固着方法を図
１７に示す外部にヒ―タ１が配設された内径４０μｍの
銃筒２からなる連結粒固着機３を参照して詳細に説明す
る。 【０００４】まず、ヒ―タを内蔵した支持台（図示せ
ず）上に複数のパッド４が形成された半導体基板５を配
置する。つづいて、銃筒３を前記半導体基板５のパッド
４に位置合せした後、銃筒２をヒ―タ１によって約３５
０℃に保持し、該銃筒２に内径４０μｍの球状をなすＡ
ｕからなる連結粒６を挿入し、圧縮窒素７により前記連
結粒６を加熱しながら加速度をもたせて放射して前記支
持台により約３００℃に加熱されているパッド４上に熱
圧接して固着する。しかしながら、上記従来の連結粒の
固着方法では一度に複数個の連結粒を半導体基板のパッ
ドに固着できず、半導体装置の生産性が低いという問題
があった。 【０００５】 【発明が解決しようとする課題】本発明は、半導体基板
の素子への熱影響を軽減でき、拡散層の再拡散等を抑制
することが可能な半導体装置の製造方法を提供しようと
するものである。 【０００６】 【課題を解決するための手段】本発明は、Ａｕからなる
球状の導電性連結粒を形成する工程と、支持基板上の所
望位置に前記連結粒を複数個配列して仮固定する工程
と、半導体素子が少なくとも形成され、かつ表面に複数
のパッドが形成された半導体基板の厚さを薄くする工程
と、この半導体基板を前記支持基板上に各連結粒と前記
半導体基板の各パッドとが合致するように配置する工程
と、複数の前記連結粒を前記半導体基板の各パッドに前
記連結粒および前記パッドを溶融させることなく圧接さ
せ、パッド側にそれぞれ移行させる工程とを具備したこ
とを特徴とする半導体装置の製造方法である。 【０００７】本発明は、予め支持基板上に複数個のＡｕ
からなる導電性連結粒を所望の配列状態で仮固定し、こ
の支持基板上に複数のパッドが形成された厚さの薄い半
導体基板を前記各パッドが複数の前記連結粒に合致する
ように配置し、前記各連結粒を前記各パッドに前記連結
粒および前記パッドを溶融させることなく圧接させるこ
とによって、前記導電性連結粒の寸法（粒径）に多少の
ばらつきがあっても前記複数の連結粒を同パッドに移行
させることができるため、半導体基板の素子に多大な熱
影響を与えることなく、複数個の導電性連結粒を一括し
て半導体基板の各パッドに固着できる半導体装置の製造
方法を提供できる。 【０００８】 【実施例】以下、本発明を三次元ＬＳＩの製造に適用し
た例について図面を参照して詳細に説明する。 （Ｉ）まず、二次元のＬＳＩ製造法により厚さ４５０μ
ｍのシリコンウェハ１１に半導体素子、素子間の配線
（いずれも図示せず）及びＡｌ膜からなる５０μｍ×５
０μｍのパッド１２、１３を形成した。なお、これらパ
ッドのうち、後述する連結孔に対応するパッド１３の一
部は、層間絶縁膜に形成された開孔部内に埋込まれ、か
つ該開孔部底部の基板表面には薄い酸化膜が形成されて
いる。この酸化膜は、ダイソ―トテストの障害となるパ
ッドの基板表面への電気的な接続を防止するために用い
られる。但し、前記薄い酸化膜の代わりに開孔部の底部
を含む周辺の基板表面にｐｎ接合を作るための不純物拡
散層を形成してもよい。つづいて、前記パッド１３に対
応するシリコンウェハ１１の裏面に等方性エッチングと
異方性エッチングの組合わせにより開口寸法が３０μｍ
×３０μｍ、深さが５０μｍのワインカップ状の孔１４
を開孔した（図１図示）。なお、エッチングは、いずれ
もフッ素系又は塩素系ガスのプラズマを用いて行なっ
た。 【０００９】（II）次いで、図２に示すように前記シリ
コンウェハのダイソ―トテストを行なった後、ダイシン
グを施して個々のチップを作り、選別を行なって良品チ
ップ１５を得た。つづいて、図３に示すように良品チッ
プ１５の裏面全体を異方性エッチングを行なって厚さ４
５μｍの薄板状の積層用半導体基板１６を作製した。こ
の異方性エッチングの工程において、裏面に開口された
ワインカップ状の孔１４は略その形状が保持されながら
エッチングされるため、テ―パ状の連結孔１７が形成さ
れた。また、前記エッチングに際して前述した開孔部底
部の薄い酸化膜除去を行なって、該連結孔１７の底部に
開孔部に対応してパッド１３の一部を露出させた。 【００１０】(III) 次いで、図４に示すように前記積層
用半導体基板１６の連結孔１７に例えばＡｕからなる球
状の連結粒２４を固着するが、この方法を図８〜図１０
に示す工程により詳細に説明する。 【００１１】まず、後述する連結粒が仮固定される部分
を含む周辺に凸部２１が形成された厚さ１ｍｍのガラス
支持基板２２を用意し、この支持基板２２の凸部２１を
含む表面に回転塗布法により厚さ８〜１０μｍのポリイ
ミド膜２３を形成し、１５０℃で３０分間ベ―クして溶
剤を揮発させた。こうして形成されたポリイミド膜２３
は、高温でのベ―クを行なわないため、柔らかく、若干
の粘着性を有していた。なお、該ポリイミド膜２３には
後述する半導体基板との位置合せを行なうためのマ―ク
（図示せず）がエッチング等により形成されている。つ
づいて、ポリイミド膜２３上に３０μｍ径の球状をなす
Ａｕからなる連結粒２４を前述した図３で製造された半
導体基板６のパッド３と同様な配列位置で仮固定した
（図８図示）。 【００１２】次いで、図９に示すようにガラス支持基板
２２に前記半導体基板１６を該基板１６のパッド１３を
有する連結孔１７が支持基板２２の連結粒２４と合致す
るように配置させた。この位置合せは、支持基板２２が
透明なガラスからなるため、該支持基板２２の裏面側か
らポリイミド膜２３に形成された図示しないマ―ク及び
半導体基板の裏面に付されたマ―ク（図示せず）とを合
致するように半導体基板１６を移動させることにより行
なった。なお、図９中の１８は基板１６とパッド１３と
を電気的に絶縁するための層間絶縁膜、１９は該絶縁膜
１８に形成され、パッド１３の一部を前記連結孔１７底
部に露出させるための開孔部である。つづいて、半導体
基板１６のパッド１３側より加熱機構を有する押え治具
２５で３００℃に加熱した状態で半導体基板１６とガラ
ス支持基板２２とを圧接することによって、Ａｕからな
る連結粒２４が基板１６の連結孔１７内上部のＡｌから
なるパッド１３に接触しＡｕ−Ａｌの金属間化合物を形
成して固着した（図１０図示）。この工程において、連
結粒２４が仮固定されている支持基板２２部分には凸部
２１が形成されているため、連結粒２４を基板１６の連
結孔１７内に挿入するに際して、支持基板２２上のポリ
イミド膜２１が基板１６裏面側に接触することなく該連
結粒２４を連結孔１７内上部のパッド１３に接触でき
る。なお、押え治具２５に超音波を印加して連結粒の固
着を更に促進したり、低温での固着を行なうようにして
もよい。しかる後、ガラス支持基板２２を下方に移動さ
せることにより、連結粒２４はポリイミド膜２３から剥
離した。こうした工程により図４に示すように連結孔１
７に対応するパッド１３の露出部にＡｕの連結粒２４が
固着された積層用半導体基板１６を得た。 【００１３】（IV）次いで、二次元のＬＳＩ製造法によ
り厚さ４５０μｍのシリコンウェハに半導体素子、素子
間の配線及びＡｌ膜からなる５０μｍ×５０μｍのパッ
ドを形成した。つづいて、ダイソ―トテストの後、前記
シリコンウェハをダイシングし、前記積層用半導体基板
１６と電気的に接続される良品チップを選別し、図５に
示すようにこの良品チップ３４表面のパッド３５上に例
えばＡｕからなる球状の連結粒３３を固着するが、この
方法を図１１〜図１３に工程により説明する。 【００１４】まず、厚さ１ｍｍのガラス支持基板３１表
面に回転塗布法により厚さ８〜１０μｍのポリイミド膜
３２を形成し、１５０℃で３０分間ベ―クして溶剤を揮
散させた。こうして形成されたポリイミド膜３２は、高
温でのベ―クを行なわないため、柔らかく、若干の粘着
性を有していた。なお、該ポリイミド膜２３には後述す
る半導体基板との位置合せを行なうためのマ―ク（図示
せず）がエッチング等により形成されている。つづい
て、ポリイミド膜３２上に４０μｍ径の球状をなすＡｕ
からなる連結粒３３を前記良品チップのパッドと同様な
配列位置で仮固定した（図１１図示）。 【００１５】次いで、図１２に示すようにガラス支持基
板３１に前述した方法により作製した良品チップ３４を
その表面のパッド３５が支持基板３１の連結粒３３と合
致するように配置させた。この位置合せは、支持基板３
１が透明なガラスからなるため、該支持基板３１の裏面
側からポリイミド膜３２に形成された図示しないマ―ク
及び良品チップ３４の裏面に付されたマ―ク（図示せ
ず）とを合致するように良品チップ３４を移動させるこ
とにより行なった。なお、図１２中の３６はチップ３４
とパッド３５とを電気的に絶縁するための層間絶縁膜で
ある。つづいて、良品チップ３４側より加熱機構を有す
る押え治具３７で３００℃に加熱した状態で良品チップ
３４とガラス支持基板３１とを圧接することによって、
Ａｕからなる連結粒３３が良品チップ３４表面のＡｌか
らなるパッド３５に接触しＡｕ−Ａｌの金属間化合物を
形成して固着した（図１３図示）。しかる後、ガラス支
持基板３１を下方に移動させることにより、連結粒３３
はポリイミド膜３２から剥離した。こうした工程により
図５に示すように良品チップ３４表面のパッド３５上に
４０μｍ径の球状をなすＡｕからなる連結粒３３を固着
した。 【００１６】（Ｖ）次いで、前記（IV）の工程で作製し
た良品チップ３４上に前記（Ｉ）〜（III)の工程により
作製した積層用半導体基板１６を該チップ３４のパッド
３５上のＡｕからなる連結粒３３と該半導体基板１６の
連結孔１７内のＡｕからなる連結粒２４とが合致するよ
うに重ねた後、３００℃に加熱しながら積層用半導体基
板１６をチップ３４に対して押し付けることにより連結
粒３３、２４を互いに固着した（図６図示）。つづい
て、積層された半導体基板１６表面の所定のパッド１
２、１３上に球状をなすＡｕの連結粒３８を熱圧接して
固着した（図７図示）。 【００１７】（VI）次いで、前記（Ｉ）〜 (III)と同様
な工程により複数枚の薄板状の積層用半導体基板を作製
し、これら半導体基板を前記図７により積層した半導体
基板１６の上に前記（Ｖ）と同様な工程により順次積層
し、多層積み重ねた半導体装置（図示せず）を製造し
た。 【００１８】以上のように本発明方法によれば、予めガ
ラス支持基板（例えば２２）のポリイミド膜２３上に複
数個のＡｕからなる連結粒２４を所望の配列状態で仮固
定し、この支持基板２２上にパッド１３が形成された半
導体基板１６を該パッド１３が前記連結粒２４に合致す
るように配置し、該連結粒２４をパッド１３に固着して
同パッド１３に移行させることによって、複数個の連結
粒２４を効率よく半導体基板１６のパッド１３に固着で
きる。しかも、良品チップ３４のパッド３５へのＡｕか
らなる連結粒３３の固着もポリイミド膜３２が被覆され
たガラス支持基板３１を用いて同様に行なうため、複数
個の連結粒３３を効率よく良品チップ３４のパッド３５
に固着できる。従って、半導体装置の生産性を著しく向
上できる。 【００１９】また、本実施例の方法により製造された半
導体装置は半導体素子等が形成された良品チップ３４と
同素子が形成された積層用半導体基板１６の間、更に各
積層用半導体基板１６間を積層用半導体基板１６の連結
孔１７に対応するパッド１３の露出部及び相手側のパッ
ド３５にＡｕからなる連結粒３３、２４、３８を介して
固着、積層するため、高集積度で多機能の三次元構造を
有する半導体装置を得ることができる。 【００２０】更に、良品チップ３４と積層用半導体基板
１６及び各積層用半導体基板１６間の積層は、Ａｕから
なる連結粒３３、２４、３８によりなされいるため、熱
ストレスを該Ａｕ粒３３、２４、３８で吸収できるた
め、従来のＳＯＩ構造のようなクラック発生を防止でき
る。しかも、同様な理由により良品チップ３４と積層用
半導体基板１６の間、各半導体基板１６の間に所望の隙
間を形成できるため、各基板間に熱がこもることなく、
放熱性が改善される。従って、高信頼性の三次元構造を
有する半導体装置を得ることができる。 【００２１】なお、上記実施例では連結粒の仮固定をガ
ラス支持基板上に半硬化状態のポリイミド膜を形成した
ものを用いて行なったが、これに限定されず、以下に説
明する図１４〜図１６に示す方法により行なってもよ
い。 【００２２】（１）図１４に示すようにガラス支持基板
４１にホ―ニング法等により所望の径及び深さの半円弧
状の凹部４２を連結粒の配列位置に形成し、これら凹部
４２に例えばＡｌからなる連結粒４３を落下させ、仮固
定する。 【００２３】（２）図１５に示すようにガラス支持基板
４１上に所望厚さのマイラ―等からなる有機膜４４を張
付け、この有機膜４４をレ―ザビ―ムにより溶解、分解
して穴４５を連結粒の配列位置に形成し、これら穴４５
に例えばＡｌからなる連結粒４３を落下させ、仮固定す
る。なお、有機膜４４には図示しない合せ用マ―クが付
されている。 【００２４】（３）図１６に示すようにガラス支持基板
４１の裏面にフェライト等からなる所望厚さの磁性薄膜
４６を形成し、該支持基板４１の表面にＮｉ球４７の表
面にＡｕメッキ膜４８を施した連結粒４３´を所望の配
列位置で載置する。この場合、連結粒４３´は支持基板
４１裏面に被覆された磁性薄膜４６の磁力により同支持
基板４１表面に仮固定される。 【００２５】上記実施例では、半導体基板等のパッドへ
の連結粒の固着を該基板側に配置した押え治具の加熱機
構や超音波機構により行なったが、支持基板の載置台に
付加された加熱機構や超音波機構を用いて行なってもよ
い。 【００２６】 【発明の効果】以上詳述した如く、本発明によれば半導
体基板の素子への多大な熱影響を与えることなく、複数
個の導電性連結粒を効率よく半導体基板のパッドに固着
でき、ひいては多機能化が可能な高集積度で高信頼性の
三次元構造の半導体装置の製造に有効に適用できる等顕
著な効果を有する。
方法に関し、特に半導体基板上のパッドに導電性連結粒
を移行させる工程を改良した半導体装置の製造方法に係
わる。 【０００２】 【従来の技術】従来、半導体装置においては信号の入出
力端子であるパッドを外部基板に接続するために、該パ
ッドにメッキ手段によりバンプを形成することが行われ
ている。しかしながら、かかる方法ではバンプを充分な
大きさに成長させられず、しかもメッキ法を採用するこ
とから複雑な工程を必要とし、更にバンプが硬く外部基
板との接合信頼性が低いという問題があった。 【０００３】このようなことから、本出願人は金属、特
に柔らかいＡｕやＡｌからなる連結粒をパッドに固着
し、該連結粒を介して外部基板に固着、接続する方法を
提案した。以下、この連結粒のパッドへの固着方法を図
１７に示す外部にヒ―タ１が配設された内径４０μｍの
銃筒２からなる連結粒固着機３を参照して詳細に説明す
る。 【０００４】まず、ヒ―タを内蔵した支持台（図示せ
ず）上に複数のパッド４が形成された半導体基板５を配
置する。つづいて、銃筒３を前記半導体基板５のパッド
４に位置合せした後、銃筒２をヒ―タ１によって約３５
０℃に保持し、該銃筒２に内径４０μｍの球状をなすＡ
ｕからなる連結粒６を挿入し、圧縮窒素７により前記連
結粒６を加熱しながら加速度をもたせて放射して前記支
持台により約３００℃に加熱されているパッド４上に熱
圧接して固着する。しかしながら、上記従来の連結粒の
固着方法では一度に複数個の連結粒を半導体基板のパッ
ドに固着できず、半導体装置の生産性が低いという問題
があった。 【０００５】 【発明が解決しようとする課題】本発明は、半導体基板
の素子への熱影響を軽減でき、拡散層の再拡散等を抑制
することが可能な半導体装置の製造方法を提供しようと
するものである。 【０００６】 【課題を解決するための手段】本発明は、Ａｕからなる
球状の導電性連結粒を形成する工程と、支持基板上の所
望位置に前記連結粒を複数個配列して仮固定する工程
と、半導体素子が少なくとも形成され、かつ表面に複数
のパッドが形成された半導体基板の厚さを薄くする工程
と、この半導体基板を前記支持基板上に各連結粒と前記
半導体基板の各パッドとが合致するように配置する工程
と、複数の前記連結粒を前記半導体基板の各パッドに前
記連結粒および前記パッドを溶融させることなく圧接さ
せ、パッド側にそれぞれ移行させる工程とを具備したこ
とを特徴とする半導体装置の製造方法である。 【０００７】本発明は、予め支持基板上に複数個のＡｕ
からなる導電性連結粒を所望の配列状態で仮固定し、こ
の支持基板上に複数のパッドが形成された厚さの薄い半
導体基板を前記各パッドが複数の前記連結粒に合致する
ように配置し、前記各連結粒を前記各パッドに前記連結
粒および前記パッドを溶融させることなく圧接させるこ
とによって、前記導電性連結粒の寸法（粒径）に多少の
ばらつきがあっても前記複数の連結粒を同パッドに移行
させることができるため、半導体基板の素子に多大な熱
影響を与えることなく、複数個の導電性連結粒を一括し
て半導体基板の各パッドに固着できる半導体装置の製造
方法を提供できる。 【０００８】 【実施例】以下、本発明を三次元ＬＳＩの製造に適用し
た例について図面を参照して詳細に説明する。 （Ｉ）まず、二次元のＬＳＩ製造法により厚さ４５０μ
ｍのシリコンウェハ１１に半導体素子、素子間の配線
（いずれも図示せず）及びＡｌ膜からなる５０μｍ×５
０μｍのパッド１２、１３を形成した。なお、これらパ
ッドのうち、後述する連結孔に対応するパッド１３の一
部は、層間絶縁膜に形成された開孔部内に埋込まれ、か
つ該開孔部底部の基板表面には薄い酸化膜が形成されて
いる。この酸化膜は、ダイソ―トテストの障害となるパ
ッドの基板表面への電気的な接続を防止するために用い
られる。但し、前記薄い酸化膜の代わりに開孔部の底部
を含む周辺の基板表面にｐｎ接合を作るための不純物拡
散層を形成してもよい。つづいて、前記パッド１３に対
応するシリコンウェハ１１の裏面に等方性エッチングと
異方性エッチングの組合わせにより開口寸法が３０μｍ
×３０μｍ、深さが５０μｍのワインカップ状の孔１４
を開孔した（図１図示）。なお、エッチングは、いずれ
もフッ素系又は塩素系ガスのプラズマを用いて行なっ
た。 【０００９】（II）次いで、図２に示すように前記シリ
コンウェハのダイソ―トテストを行なった後、ダイシン
グを施して個々のチップを作り、選別を行なって良品チ
ップ１５を得た。つづいて、図３に示すように良品チッ
プ１５の裏面全体を異方性エッチングを行なって厚さ４
５μｍの薄板状の積層用半導体基板１６を作製した。こ
の異方性エッチングの工程において、裏面に開口された
ワインカップ状の孔１４は略その形状が保持されながら
エッチングされるため、テ―パ状の連結孔１７が形成さ
れた。また、前記エッチングに際して前述した開孔部底
部の薄い酸化膜除去を行なって、該連結孔１７の底部に
開孔部に対応してパッド１３の一部を露出させた。 【００１０】(III) 次いで、図４に示すように前記積層
用半導体基板１６の連結孔１７に例えばＡｕからなる球
状の連結粒２４を固着するが、この方法を図８〜図１０
に示す工程により詳細に説明する。 【００１１】まず、後述する連結粒が仮固定される部分
を含む周辺に凸部２１が形成された厚さ１ｍｍのガラス
支持基板２２を用意し、この支持基板２２の凸部２１を
含む表面に回転塗布法により厚さ８〜１０μｍのポリイ
ミド膜２３を形成し、１５０℃で３０分間ベ―クして溶
剤を揮発させた。こうして形成されたポリイミド膜２３
は、高温でのベ―クを行なわないため、柔らかく、若干
の粘着性を有していた。なお、該ポリイミド膜２３には
後述する半導体基板との位置合せを行なうためのマ―ク
（図示せず）がエッチング等により形成されている。つ
づいて、ポリイミド膜２３上に３０μｍ径の球状をなす
Ａｕからなる連結粒２４を前述した図３で製造された半
導体基板６のパッド３と同様な配列位置で仮固定した
（図８図示）。 【００１２】次いで、図９に示すようにガラス支持基板
２２に前記半導体基板１６を該基板１６のパッド１３を
有する連結孔１７が支持基板２２の連結粒２４と合致す
るように配置させた。この位置合せは、支持基板２２が
透明なガラスからなるため、該支持基板２２の裏面側か
らポリイミド膜２３に形成された図示しないマ―ク及び
半導体基板の裏面に付されたマ―ク（図示せず）とを合
致するように半導体基板１６を移動させることにより行
なった。なお、図９中の１８は基板１６とパッド１３と
を電気的に絶縁するための層間絶縁膜、１９は該絶縁膜
１８に形成され、パッド１３の一部を前記連結孔１７底
部に露出させるための開孔部である。つづいて、半導体
基板１６のパッド１３側より加熱機構を有する押え治具
２５で３００℃に加熱した状態で半導体基板１６とガラ
ス支持基板２２とを圧接することによって、Ａｕからな
る連結粒２４が基板１６の連結孔１７内上部のＡｌから
なるパッド１３に接触しＡｕ−Ａｌの金属間化合物を形
成して固着した（図１０図示）。この工程において、連
結粒２４が仮固定されている支持基板２２部分には凸部
２１が形成されているため、連結粒２４を基板１６の連
結孔１７内に挿入するに際して、支持基板２２上のポリ
イミド膜２１が基板１６裏面側に接触することなく該連
結粒２４を連結孔１７内上部のパッド１３に接触でき
る。なお、押え治具２５に超音波を印加して連結粒の固
着を更に促進したり、低温での固着を行なうようにして
もよい。しかる後、ガラス支持基板２２を下方に移動さ
せることにより、連結粒２４はポリイミド膜２３から剥
離した。こうした工程により図４に示すように連結孔１
７に対応するパッド１３の露出部にＡｕの連結粒２４が
固着された積層用半導体基板１６を得た。 【００１３】（IV）次いで、二次元のＬＳＩ製造法によ
り厚さ４５０μｍのシリコンウェハに半導体素子、素子
間の配線及びＡｌ膜からなる５０μｍ×５０μｍのパッ
ドを形成した。つづいて、ダイソ―トテストの後、前記
シリコンウェハをダイシングし、前記積層用半導体基板
１６と電気的に接続される良品チップを選別し、図５に
示すようにこの良品チップ３４表面のパッド３５上に例
えばＡｕからなる球状の連結粒３３を固着するが、この
方法を図１１〜図１３に工程により説明する。 【００１４】まず、厚さ１ｍｍのガラス支持基板３１表
面に回転塗布法により厚さ８〜１０μｍのポリイミド膜
３２を形成し、１５０℃で３０分間ベ―クして溶剤を揮
散させた。こうして形成されたポリイミド膜３２は、高
温でのベ―クを行なわないため、柔らかく、若干の粘着
性を有していた。なお、該ポリイミド膜２３には後述す
る半導体基板との位置合せを行なうためのマ―ク（図示
せず）がエッチング等により形成されている。つづい
て、ポリイミド膜３２上に４０μｍ径の球状をなすＡｕ
からなる連結粒３３を前記良品チップのパッドと同様な
配列位置で仮固定した（図１１図示）。 【００１５】次いで、図１２に示すようにガラス支持基
板３１に前述した方法により作製した良品チップ３４を
その表面のパッド３５が支持基板３１の連結粒３３と合
致するように配置させた。この位置合せは、支持基板３
１が透明なガラスからなるため、該支持基板３１の裏面
側からポリイミド膜３２に形成された図示しないマ―ク
及び良品チップ３４の裏面に付されたマ―ク（図示せ
ず）とを合致するように良品チップ３４を移動させるこ
とにより行なった。なお、図１２中の３６はチップ３４
とパッド３５とを電気的に絶縁するための層間絶縁膜で
ある。つづいて、良品チップ３４側より加熱機構を有す
る押え治具３７で３００℃に加熱した状態で良品チップ
３４とガラス支持基板３１とを圧接することによって、
Ａｕからなる連結粒３３が良品チップ３４表面のＡｌか
らなるパッド３５に接触しＡｕ−Ａｌの金属間化合物を
形成して固着した（図１３図示）。しかる後、ガラス支
持基板３１を下方に移動させることにより、連結粒３３
はポリイミド膜３２から剥離した。こうした工程により
図５に示すように良品チップ３４表面のパッド３５上に
４０μｍ径の球状をなすＡｕからなる連結粒３３を固着
した。 【００１６】（Ｖ）次いで、前記（IV）の工程で作製し
た良品チップ３４上に前記（Ｉ）〜（III)の工程により
作製した積層用半導体基板１６を該チップ３４のパッド
３５上のＡｕからなる連結粒３３と該半導体基板１６の
連結孔１７内のＡｕからなる連結粒２４とが合致するよ
うに重ねた後、３００℃に加熱しながら積層用半導体基
板１６をチップ３４に対して押し付けることにより連結
粒３３、２４を互いに固着した（図６図示）。つづい
て、積層された半導体基板１６表面の所定のパッド１
２、１３上に球状をなすＡｕの連結粒３８を熱圧接して
固着した（図７図示）。 【００１７】（VI）次いで、前記（Ｉ）〜 (III)と同様
な工程により複数枚の薄板状の積層用半導体基板を作製
し、これら半導体基板を前記図７により積層した半導体
基板１６の上に前記（Ｖ）と同様な工程により順次積層
し、多層積み重ねた半導体装置（図示せず）を製造し
た。 【００１８】以上のように本発明方法によれば、予めガ
ラス支持基板（例えば２２）のポリイミド膜２３上に複
数個のＡｕからなる連結粒２４を所望の配列状態で仮固
定し、この支持基板２２上にパッド１３が形成された半
導体基板１６を該パッド１３が前記連結粒２４に合致す
るように配置し、該連結粒２４をパッド１３に固着して
同パッド１３に移行させることによって、複数個の連結
粒２４を効率よく半導体基板１６のパッド１３に固着で
きる。しかも、良品チップ３４のパッド３５へのＡｕか
らなる連結粒３３の固着もポリイミド膜３２が被覆され
たガラス支持基板３１を用いて同様に行なうため、複数
個の連結粒３３を効率よく良品チップ３４のパッド３５
に固着できる。従って、半導体装置の生産性を著しく向
上できる。 【００１９】また、本実施例の方法により製造された半
導体装置は半導体素子等が形成された良品チップ３４と
同素子が形成された積層用半導体基板１６の間、更に各
積層用半導体基板１６間を積層用半導体基板１６の連結
孔１７に対応するパッド１３の露出部及び相手側のパッ
ド３５にＡｕからなる連結粒３３、２４、３８を介して
固着、積層するため、高集積度で多機能の三次元構造を
有する半導体装置を得ることができる。 【００２０】更に、良品チップ３４と積層用半導体基板
１６及び各積層用半導体基板１６間の積層は、Ａｕから
なる連結粒３３、２４、３８によりなされいるため、熱
ストレスを該Ａｕ粒３３、２４、３８で吸収できるた
め、従来のＳＯＩ構造のようなクラック発生を防止でき
る。しかも、同様な理由により良品チップ３４と積層用
半導体基板１６の間、各半導体基板１６の間に所望の隙
間を形成できるため、各基板間に熱がこもることなく、
放熱性が改善される。従って、高信頼性の三次元構造を
有する半導体装置を得ることができる。 【００２１】なお、上記実施例では連結粒の仮固定をガ
ラス支持基板上に半硬化状態のポリイミド膜を形成した
ものを用いて行なったが、これに限定されず、以下に説
明する図１４〜図１６に示す方法により行なってもよ
い。 【００２２】（１）図１４に示すようにガラス支持基板
４１にホ―ニング法等により所望の径及び深さの半円弧
状の凹部４２を連結粒の配列位置に形成し、これら凹部
４２に例えばＡｌからなる連結粒４３を落下させ、仮固
定する。 【００２３】（２）図１５に示すようにガラス支持基板
４１上に所望厚さのマイラ―等からなる有機膜４４を張
付け、この有機膜４４をレ―ザビ―ムにより溶解、分解
して穴４５を連結粒の配列位置に形成し、これら穴４５
に例えばＡｌからなる連結粒４３を落下させ、仮固定す
る。なお、有機膜４４には図示しない合せ用マ―クが付
されている。 【００２４】（３）図１６に示すようにガラス支持基板
４１の裏面にフェライト等からなる所望厚さの磁性薄膜
４６を形成し、該支持基板４１の表面にＮｉ球４７の表
面にＡｕメッキ膜４８を施した連結粒４３´を所望の配
列位置で載置する。この場合、連結粒４３´は支持基板
４１裏面に被覆された磁性薄膜４６の磁力により同支持
基板４１表面に仮固定される。 【００２５】上記実施例では、半導体基板等のパッドへ
の連結粒の固着を該基板側に配置した押え治具の加熱機
構や超音波機構により行なったが、支持基板の載置台に
付加された加熱機構や超音波機構を用いて行なってもよ
い。 【００２６】 【発明の効果】以上詳述した如く、本発明によれば半導
体基板の素子への多大な熱影響を与えることなく、複数
個の導電性連結粒を効率よく半導体基板のパッドに固着
でき、ひいては多機能化が可能な高集積度で高信頼性の
三次元構造の半導体装置の製造に有効に適用できる等顕
著な効果を有する。
【図面の簡単な説明】
【図１】本発明の実施例における三次元構造の半導体装
置の製造工程を示す断面図。 【図２】本発明の実施例における三次元構造の半導体装
置の製造工程を示す断面図。 【図３】本発明の実施例における三次元構造の半導体装
置の製造工程を示す断面図。 【図４】本発明の実施例における三次元構造の半導体装
置の製造工程を示す断面図。 【図５】本発明の実施例における三次元構造の半導体装
置の製造工程を示す断面図。 【図６】本発明の実施例における三次元構造の半導体装
置の製造工程を示す断面図。 【図７】本発明の実施例における三次元構造の半導体装
置の製造工程を示す断面図。 【図８】積層用半導体基板の連結孔のパッドにＡｕから
なる連結粒を固着する工程を示す断面図。 【図９】積層用半導体基板の連結孔のパッドにＡｕから
なる連結粒を固着する工程を示す断面図。 【図１０】積層用半導体基板の連結孔のパッドにＡｕか
らなる連結粒を固着する工程を示す断面図。 【図１１】既に作製された積層用半導体基板と電気的に
接続される良品チップのパッドにＡｕからなる連結粒を
固着する工程を示す断面図。 【図１２】既に作製された積層用半導体基板と電気的に
接続される良品チップのパッドにＡｕからなる連結粒を
固着する工程を示す断面図。 【図１３】既に作製された積層用半導体基板と電気的に
接続される良品チップのパッドにＡｕからなる連結粒を
固着する工程を示す断面図。 【図１４】本発明の他の実施例を示す断面図。 【図１５】本発明の他の実施例を示す断面図。 【図１６】本発明の他の実施例を示す断面図。 【図１７】従来の半導体基板のパッドに連結粒を固着す
る工程を示す断面図。 【符号の説明】 １１…シリコンウェハ、１２、１３、３５…パッド、１
６…積層用半導体基板、１７…連結孔、２２、３１、４
１…ガラス支持基板、２３、３２…ポリイミド膜、２
４、３３、３８、４３、４３´…連結粒、３４…良品チ
ップ、４２…凹部、４４…有機膜、４５…穴、４６…磁
性薄膜。
置の製造工程を示す断面図。 【図２】本発明の実施例における三次元構造の半導体装
置の製造工程を示す断面図。 【図３】本発明の実施例における三次元構造の半導体装
置の製造工程を示す断面図。 【図４】本発明の実施例における三次元構造の半導体装
置の製造工程を示す断面図。 【図５】本発明の実施例における三次元構造の半導体装
置の製造工程を示す断面図。 【図６】本発明の実施例における三次元構造の半導体装
置の製造工程を示す断面図。 【図７】本発明の実施例における三次元構造の半導体装
置の製造工程を示す断面図。 【図８】積層用半導体基板の連結孔のパッドにＡｕから
なる連結粒を固着する工程を示す断面図。 【図９】積層用半導体基板の連結孔のパッドにＡｕから
なる連結粒を固着する工程を示す断面図。 【図１０】積層用半導体基板の連結孔のパッドにＡｕか
らなる連結粒を固着する工程を示す断面図。 【図１１】既に作製された積層用半導体基板と電気的に
接続される良品チップのパッドにＡｕからなる連結粒を
固着する工程を示す断面図。 【図１２】既に作製された積層用半導体基板と電気的に
接続される良品チップのパッドにＡｕからなる連結粒を
固着する工程を示す断面図。 【図１３】既に作製された積層用半導体基板と電気的に
接続される良品チップのパッドにＡｕからなる連結粒を
固着する工程を示す断面図。 【図１４】本発明の他の実施例を示す断面図。 【図１５】本発明の他の実施例を示す断面図。 【図１６】本発明の他の実施例を示す断面図。 【図１７】従来の半導体基板のパッドに連結粒を固着す
る工程を示す断面図。 【符号の説明】 １１…シリコンウェハ、１２、１３、３５…パッド、１
６…積層用半導体基板、１７…連結孔、２２、３１、４
１…ガラス支持基板、２３、３２…ポリイミド膜、２
４、３３、３８、４３、４３´…連結粒、３４…良品チ
ップ、４２…凹部、４４…有機膜、４５…穴、４６…磁
性薄膜。
Claims (1)
- (57)【特許請求の範囲】 １．Ａｕからなる球状の導電性連結粒を形成する工程
と、支持基板上の所望位置に前記連結粒を複数個配列し
て仮固定する工程と、半導体素子が少なくとも形成さ
れ、かつ表面に複数のパッドが形成された半導体基板の
厚さを薄くする工程と、この半導体基板を前記支持基板
上に各連結粒と前記半導体基板の各パッドとが合致する
ように配置する工程と、複数の前記連結粒を前記半導体
基板の各パッドに前記連結粒および前記パッドを溶融さ
せることなく圧接させ、パッド側にそれぞれ移行させる
工程とを具備したことを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7218891A JP2755927B2 (ja) | 1995-08-28 | 1995-08-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7218891A JP2755927B2 (ja) | 1995-08-28 | 1995-08-28 | 半導体装置の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61166024A Division JPS6320855A (ja) | 1986-07-15 | 1986-07-15 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0851115A JPH0851115A (ja) | 1996-02-20 |
| JP2755927B2 true JP2755927B2 (ja) | 1998-05-25 |
Family
ID=16726929
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7218891A Expired - Fee Related JP2755927B2 (ja) | 1995-08-28 | 1995-08-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2755927B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001313314A (ja) * | 2000-04-28 | 2001-11-09 | Sony Corp | バンプを用いた半導体装置、その製造方法、および、バンプの形成方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52140269A (en) * | 1976-05-19 | 1977-11-22 | Hitachi Ltd | Formation of solder electrode |
| JPS60170246A (ja) * | 1984-02-15 | 1985-09-03 | Toshiba Corp | 半導体装置及びその製造方法 |
-
1995
- 1995-08-28 JP JP7218891A patent/JP2755927B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0851115A (ja) | 1996-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3186941B2 (ja) | 半導体チップおよびマルチチップ半導体モジュール | |
| JP7007496B2 (ja) | 多層３ｄ集積化のダイスタック | |
| US5380681A (en) | Three-dimensional multichip package and methods of fabricating | |
| US5341979A (en) | Method of bonding a semiconductor substrate to a support substrate and structure therefore | |
| US4807021A (en) | Semiconductor device having stacking structure | |
| US7691672B2 (en) | Substrate treating method and method of manufacturing semiconductor apparatus | |
| JP3895595B2 (ja) | 背面接触により電気コンポーネントを垂直に集積する方法 | |
| US9230859B2 (en) | Redistribution layers for microfeature workpieces, and associated systems and methods | |
| US6737297B2 (en) | Process for making fine pitch connections between devices and structure made by the process | |
| US5273940A (en) | Multiple chip package with thinned semiconductor chips | |
| KR101245928B1 (ko) | 극박 적층 칩 패키징 | |
| TW201535603A (zh) | 空腔基板保護之積體電路與製造方法 | |
| JP2001308220A (ja) | 半導体パッケージ及びその製造方法 | |
| US6664138B2 (en) | Method for fabricating a circuit device | |
| JP2011514686A (ja) | チップをウェハ上にボンディングするための方法 | |
| US20080009095A1 (en) | Advanced Thin Flexible Microelectronic Assemblies and Methods for Making Same | |
| JPH06151701A (ja) | 半導体装置の製造方法 | |
| JP2002270720A (ja) | 半導体装置およびその製造方法 | |
| JP3719921B2 (ja) | 半導体装置及びその製造方法 | |
| JP2755927B2 (ja) | 半導体装置の製造方法 | |
| JP2002343904A (ja) | 半導体装置 | |
| Tanaka et al. | Low-cost through-hole electrode interconnection for 3D-SiP using room-temperature bonding | |
| TWI425580B (zh) | 製造半導體晶片封裝模組之方法 | |
| JPS6320855A (ja) | 半導体装置の製造方法 | |
| JPH0373145B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |