JPH05341819A - Sfcプログラムのデバッグ装置及びデバッグ方法 - Google Patents

Sfcプログラムのデバッグ装置及びデバッグ方法

Info

Publication number
JPH05341819A
JPH05341819A JP3014373A JP1437391A JPH05341819A JP H05341819 A JPH05341819 A JP H05341819A JP 3014373 A JP3014373 A JP 3014373A JP 1437391 A JP1437391 A JP 1437391A JP H05341819 A JPH05341819 A JP H05341819A
Authority
JP
Japan
Prior art keywords
route
program
sfc program
sfc
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3014373A
Other languages
English (en)
Inventor
Masayuki Taniguchi
雅幸 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP3014373A priority Critical patent/JPH05341819A/ja
Priority to KR1019920001453A priority patent/KR920016946A/ko
Priority to DE69223820T priority patent/DE69223820T2/de
Priority to EP92101821A priority patent/EP0498367B1/en
Publication of JPH05341819A publication Critical patent/JPH05341819A/ja
Priority to US08/181,954 priority patent/US5438574A/en
Priority to HK98104235A priority patent/HK1005214A1/xx
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/28Error detection; Error correction; Monitoring by checking the correct order of processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Programmable Controllers (AREA)

Abstract

(57)【要約】 【目的】 ステップブレークの設定を不要とし、実行ル
ートの確認が容易に行なえるSFCプログラムのデバッ
グ装置及びデバッグ方法を得る。 【構成】 SFCプログラムの正常に動作する場合のル
ートのブロック及びステップ番号を、正常ルートテーブ
ルに予めセットしてモニタを開始し、1.現在実行中の
ブロック及びステップと、テーブルにセットされている
ブロック及びステップと逐次比較し、違っていればエラ
ーとする。2.現在実行中のブロック及びステップを実
行ルートテーブルにセットして行き、実行終了後に正常
ループテーブルのブロック及びステップと実行ルートテ
ーブルのブロック及びステップとを比較し、違っていれ
ばエラーとする。 【効果】 ステップブレーク方法に比較し、デバッグが
簡単になり、デバッグ作業効率が上がる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明はプログラマブルコント
ローラで実行させるSFCプログラムのデバッグ装置及
びデバッグ方法に関するものである。
【0002】
【従来の技術】SFC(Sequential Function Chart)
とは、一連のプログラムをフローチャート形式で複数の
ステップに分割し、プログラムの実行手順や実行条件を
明確に表現出来るようにしたプログラム言語であり、制
御対象をプログラム制御するプログラマブルコントロー
ラ(以下、PCと記す)のプログラムとして利用され
る。このSFCプログラムの普及を図るにはプログラム
作成時におけるより有効なデバッグ装置及びデバッグ方
法が望まれる。以下、PCのSFCプログラムデバッグ
装置に用いられる従来のデバッグ方法の一つであるステ
ップブレークに関して説明する。
【0003】図10はPCのCPUユニット、及び上記P
Cのプログラム作成、作成されたプログラムのデバッグ
及びプログラム実行のモニタ等を行なう周辺機器からな
るブロック図である。図において、1はPCのCPUユ
ニットであり、他のユニット(図示せず)からのデータ
入力を行なう入力部2、データの演算を行なう演算部3、
他のユニット(図示せず)へのデータ出力を行なう出力
部4、ユニット全体の電源としての電源部5、SFCプロ
グラムを記憶するSFCプログラム記憶部6、後述の周
辺機器8からのデータを記憶するデータ記憶部7から構成
される。8は周辺機器であり、プログラム作成機能、作
成されたプログラムのモニタ機能およびデバッグ機能を
有し、プログラムデバッグのデバッグのためのステップ
ブレークに関する情報を格納するステップブレーク情報
テーブル12を有する。
【0004】図11はステップブレーク情報テーブル12の
内容を示す図であり、ブロック番号12A、ブレークステ
ップ番号12B、サイクル12Cからなる。図12はSFCプロ
グラム例、図12はステップブレーク処理手順を示すフロ
ー図である。
【0005】SFCプログラムは図12に示す様に、ブロ
ック20〜24からなり、各ブロックはブロックの先頭を示
すイニシャルステップ30、ブロックを構成するための基
本単位で、SFCプログラムの実行単位であるステップ
31、次のステップに移行するための条件である移行条件
32、他のブロックを起動するブロック起動ステップ33、
ブロックの一連の処理をすべて終了したことを宣言する
エンドステップ34などがある。イニシャルステップ30か
ら、エンドステップ34までのかたまりをブロックとい
い、ブロックは、例えば(0)〜(255)の256個存在可能で
あり、特にブロック(0)のことをメインブロック20とい
い、SFCプログラムの動作は常にここから始まる。ブ
ロック起動ステップ33では、ユーザがブロック起動ステ
ップ33にブロックを指定することにより、指定ブロック
が起動する。また、このイニシャルステップ30、ステッ
プ31、移行条件32の中にはそれぞれPC1の詳細なシー
ケンスプログラムをラダー図などで記述する。
【0006】図12のSFCプログラム例の様に、ブロッ
ク0であるメインブロック20に、並列につながる複数の
ステップ31のうち、1番早く移行条件が成立したステッ
プのみを実行する選択分岐35、選択分岐36にて実行した
処理を終らせる選択結合37があるとすると、動作は、ス
テップ(1)31実行後、移行条件32にて選択処理をし、ブ
ロック起動ステップ(1)〜(4)のいずれかの実行によりブ
ロック(1)、(2)、(3)、(4)以降のいずれかのルートを実
行する。ブロック(1)、(2)、(3)、(4)のいずれかが選択
されると、選択されたブロック内のステップをイニシャ
ルステップ30からエンドステップ34まで実行して行き、
エンドステップ34まで実行するとブロック(0)に戻り、
ブロック起動ステップ33の次の移行条件以降を実行す
る。そしてステップ(2)、(3)、(4)、(5)のいずれかのス
テップ実行後、ステップ(6)の処理を行い、エンドステ
ップ34に達すると、再びイニシャルステップ30に戻り、
この一連の動作を繰り返す。以上がSFCについての簡
単な説明である。
【0007】次に、従来のデバッグ方法の一つである、
ステップブレーク方法の動作について図13に示したフロ
ー図を用いて説明する。周辺機器8側の処理としてま
ず、ステップ200で起動し、ステップ201にてPCのCP
Uユニット1のデータ記憶部7から周辺機器8にステップ
ブレーク情報テーブル12を読み出す。次に、ステップ20
2にて、読み出したステップブレーク情報テーブル12に
対し、ユーザがステップブレーク点に関するデータを新
規に登録するか否かを判断し、新規に登録する場合には
ステップ201で読み出したステップブロック情報テーブ
ル12の記入済データの代りにステップ203にて図11に示
す様に、先頭からブレークさせたいブロック番号12A、
ブレークさせたいステップ番号12B、何回そのステップ
を通ってからブレークさせたいかというサイクル数12c
をユーザが登録する。データを追加、修正する場合に
は、ステップ204にて、ステップブレーク情報テーブル1
2の今までのデータに、ブレークさせたいブロック番号1
2A、ブレークさせたいステップ番号12B、何回そのステ
ップを通ってからブレークさせたいかというサイクル数
12Cをユーザが追加登録、あるいは修正する。次に、ス
テップ205にて、PCのCPUユニット1のデータ記憶部
7へステップブレーク情報テーブル12の内容を書き込
む。
【0008】次に、PCのCPUユニット1側の処理に
移り、まず、ステップ206にて、ステップブレーク運転
を開始し、ステップ207にて、演算部3で、データ記憶部
7のデータ即ち、ステップブロック情報テーブル12のブ
ロック12A及びステップ12Bと、SFCプログラム記憶部
6に記憶され、現在実行しているSFCプログラムの状
態即ち、ブロック及びステップが同じであるか比較し、
同じでなければステップ207を同じになるまで繰り返
し、同じになれば、ステップ208にて、該当ステップで
ステップブレーク運転を停止し、処理を終了する。ステ
ップブレ−ク情報テ−ブル12へ登録するステップブレ−
ク点となるブロック12Aとそのブロックにおけるステッ
プ12Bはサイクル数12Cも含めての設定は任意であるが、
通常は正常動作する場合の正常ル−ト以外のル−ト上の
要所に設けて、実行ル−トが正常ル−トをはづれたこと
の確認、また正常ル−ト上に設けて正常ル−トを確実に
実行したこと確認を行ない、SFCプログラムのデバッ
グ作業に役立てる。
【0009】
【発明が解決しようとする課題】以上のように、従来の
SFCプログラムのデバッグ方法によれば、SFCプロ
グラムにおける分岐処理毎にどのルートを通過するのか
の確認のためのステップブレークを各分岐点に設定しな
ければならず、分岐処理の増加によりステップブレーク
の設定数が増大し、上記SFCプログラムのデバッグ作
業が面倒であるという問題点があった。
【0010】これらの発明は、上記のような問題点を解
消するためになされたもので、ステップブレークの設定
を不要とし、簡単に実行ルートの確認が行なえるSFC
プログラムのデバッグ方法を得ることを目的とする。
【0011】
【課題を解決するための手段】第1の発明に係わるSF
Cプログラムのデバッグ装置は、制御対象をプログラム
制御するプログラマブルコントローラの、複数のステッ
プからなるブロックにて構成されたSFCプログラムが
正常に動作する場合のルートを予め登録しておく正常ル
ート登録手段と、上記SFCプログラムを実行するプロ
グラム実行手段と、上記正常ルート登録手段に登録した
正常に動作する場合のルートと上記SFCプログラムの
実行により実際に動作しているルートとを逐次比較する
ルート比較手段と、上記逐次比較において違いがあれば
上記SFCプログラムの動作を停止させるプログラム停
止手段と、上記逐次比較において違いがあった上記SF
Cプログラムのブロック及びステップを表示する表示手
段とからなるものである。
【0012】また、第2の発明に係わるSFCプログラ
ムのデバッグ装置は、制御対象をプログラム制御するプ
ログラマブルコントローラの、複数のステップからなる
ブロックにて構成されたSFCプログラムが正常に動作
する場合のルートを予め登録しておく正常ルート登録手
段と、上記SFCプログラムを実行するプログラム実行
手段と、上記SFCプログラムの実行により実際に動作
しているルートを逐次登録する実行ルート登録手段と、
上記SFCプログラムの実行終了時に、上記正常ルート
登録手段に予め登録された上記正常に動作する場合のル
ートと上記実行ルート登録手段に登録された上記実際に
動作したルートと比較するルート比較手段と、上記ルー
ト比較により違いがあった上記SFCプログラムのブロ
ック及びステップを表示する表示手段とからなるもので
ある。
【0013】また、第3の発明に係わるSFCプログラ
ムのデバッグ方法は、制御対象をプログラム制御するプ
ログラマブルコントローラの、複数のステップからなる
ブロックにて構成されたSFCプログラムのデバッグに
際し、上記SFCプログラムが正常に動作する場合のル
ートを予め登録しておく段階と、上記SFCプログラム
を実際に動作させ、この実際に動作しているルートと上
記予め登録したルートとを逐次比較し、違いがあれば上
記SFCプログラムの動作を停止する段階と、上記逐次
比較において違いがあった上記SFCプログラムのブロ
ック及びステップをエラーとして表示する段階とからな
る。
【0014】また、第4の発明に係わるSFCプログラ
ムのデバッグ方法は、制御対象をプログラム制御するプ
ログラマブルコントローラの、複数のステップからなる
ブロックにて構成されたSFCプログラムのデバッグに
際し、上記SFCプログラムが正常に動作する場合のル
ートを予め登録しておく段階と、上記SFCプログラム
を実際に動作させ、この実際に動作しているルートを逐
次登録する段階と、上記SFCプログラムの一連の動作
終了時に、予め登録された上記正常に動作する場合のル
ートと逐次登録された上記実際に動作したルートと比較
し、違いがあった上記SFCプログラムのブロック及び
ステップをエラーとして表示する段階とからなる。
【0015】
【作用】第1の発明における正常ルート登録手段は、複
数のステップからなるブロックにて構成されたSFCプ
ログラムが正常に動作する場合のルートを予め登録して
おき、プログラム実行手段は上記SFCプログラムを実
行し、ルート比較手段は上記正常ルート登録手段に登録
した正常に動作する場合のルートと上記SFCプログラ
ムの実際に動作しているルートとを逐次比較し、プログ
ラム停止手段は上記ルートの逐次比較において違いがあ
れば上記SFCプログラムの動作を停止し、表示手段は
上記ルートの逐次比較において違いがあった上記SFC
プログラムのブロック及びステップを表示する。
【0016】また、第2の発明における正常ルート登録
手段は、複数のステップからなるブロックにて構成され
たSFCプログラムが正常に動作する場合のルートを予
め登録しておき、プログラム実行手段は上記SFCプロ
グラムを実行し、実行ルート登録手段は上記SFCプロ
グラムの実際に動作しているルートを逐次登録し、ルー
ト比較手段は上記SFCプログラムの実行終了時に上記
正常ルート登録手段に予め登録された上記正常に動作す
る場合のルートと上記実行ルート登録手段に登録された
上記実際に動作したルートとを比較し、表示手段は上記
ルート比較手段によるルート比較により違いがあった上
記SFCプログラムのブロック及びステップを表示す
る。
【0017】第3の発明においては、ブロック及びステ
ップからなるSFCプログラムのデバッグに際し、上記
SFCプログラムが正常に動作する場合のルートが予め
登録され、上記SFCプログラムが実際に動作し、この
実際に動作しているルートと上記予め登録したルートと
を逐次比較され、違いがあれば上記SFCプログラムの
動作が停止され、上記逐次比較において違いがあった上
記SFCプログラムのブロック及びステップがエラーと
して表示する。
【0018】また、第4の発明においては、ブロック及
びステップからなるSFCプログラムのデバッグに際
し、上記SFCプログラムが正常に動作する場合のルー
トが予め登録され、上記SFCプログラムが実際に動作
し、この実際に動作しているルートが逐次登録され、上
記SFCプログラムの一連の動作終了時に、予め登録さ
れた上記正常に動作する場合のルートと逐次登録された
上記実際に動作したルートとが比較され、違いがあつた
上記SFCプログラムのブロック及びステップがエラー
として表示される。
【0019】
【実施例】
実施例1.第1及び第3の発明の一実施例を図1〜図4
により説明する。図中、従来例と同じ符号で示されたも
のは従来例のそれと同一もしくは同等なものを示す。図
1は本発明のSFCプログラムのデバッグ機能を備えた
PCのモニタ装置としての周辺機器8を示すブロック図
である。なお、図においてPCのCPUユニット1は図1
0に示した従来例のものと同一構成を有す。図1におい
て、8は周辺機器、9は正常ルートを格納する正常ルート
テーブル、10は実行ルートを格納する実行ルートテーブ
ル、11はエラールートを格納するエラールートテーブル
である。
【0020】又、図2は正常ルートテーブル9の内容で
あり、ポインタP9A、正常ルートブロック9B、正常ルー
トステップ9Cから構成されている。図3はSFCプログ
ラム例、図4は処理フロー図である。
【0021】次に、動作について図4の処理フローに従
って説明する。本実施例1のデバッグ処理は、すべてP
Cの周辺機器側にて行うものであり、動作についてPC
の周辺機器側を中心に説明する。まず、ステップ100で
実行開始し、SFCプログラムのモニタ開始前に、ステ
ップ101にて現在表示中のブロックに対応する正常ルー
トテーブル9の内容を、図1に示す周辺機器8から読み出
す。
【0022】次に、ステップ102にて、読み出した正常
ルートテーブル9に正常ルートブロック9B、正常ルート
ステップ9Cをユーザが新規に登録する場合には、ステッ
プ103にて、図3に示すSFCプログラムの様に正常動
作する場合のルート51のブロック(0)20又は(2)22である
正常なルートブロック9Bと、この正常ルートブロック9B
における正常動作する場合のルート51のステップ31であ
る正常ルートステップ9Cを、周辺機器8の正常ルートテ
ーブル9に対して図2の様にユーザが登録する。又、デ
ータを追加、修正する場合には、ステップ104にて、正
常動作する場合のルート51のブロックである正常ルート
ブロック9Bと、正常動作する場合のルート51のステップ
である正常ルートステップ9Cを、周辺機器8の正常ルー
トテーブル9に対してユーザが追加登録、あるいは修正
する。
【0023】次に、ステップ105にて、周辺機器8はPC
のCPUユニット1に対し、リモートRUNをかけ、ス
テップ106にて、PCのCPUユニット1のモニタを開始
する。モニタを開始したら、まずステップ107にて、正
常ルートテーブル9のデータに対応するポインタP9Aの
値を1にセットし、ステップ108にて、PCのCPUユ
ニット1にて現在実行しているブロック、ステップと、
周辺機器8の正常ルートテーブル9のポインタP9Aの正常
ルートブロック9B、正常ルートステップ9Cが一致してい
るか周辺機器8側で比較し、一致していれば、ステップ1
09にて、次の正常ルートステップ9Cを参照するために、
正常ルートテーブル9のポインタP9Aを+1し、ステッ
プ110にて、現在実行中のブロックもしくはステップが
変わるまでステップ110のループを実行する。
【0024】次に、ステップ110にて、現在実行中のブ
ロックかステップが変わったら、ステップ111にて、P
CのCPUユニット1における現在実行中のステップ31
がブロック(0)20のエンドステップ34かの判定を周辺機
器8側が行い、ブロック20のエンドステップ34でなけれ
ば、ステップ108に戻り、ブロック20のエンドステップ
34であればステップ127で処理を終了する。又、ス
テップ108にて、PCのCPUユニット1が現在実行中の
ブロック、ステップと、周辺機器8の正常ルートテーブ
ル9のポインタP9Aの正常ルートブロック9B、正常ルー
トステップ9Cとが違っていた場合、ステップ112にて、
PCのCPUユニット1に対し、周辺機器8からリモート
STOPをかけ、ステップ113にて、PCのCPUユニ
ット1のモニタを停止し、ステップ114にて、SFCプロ
グラムのデバッグの準備の為に、違いのあったステップ
31の一つ前の移行条件32の回路を表示し、ステップ117
で処理を終了する。
【0025】実施例2.第2及び第4の発明の一実施例
を図1〜3及び図5〜図9により説明する。図5は実行
ルートテーブル10の内容であり、ポインタI10A、実行
ルートブロック10B、実行ルートステップ10Cから構成さ
れる。図6はエラールートテーブル11の内容であり、エ
ラー番号11A、エラールートブロック11B、エラールート
ステップ11Cから構成されている。図7はSFCプログラ
ム側であり、52は実行中のルートを示す。図8及び図9
は実施例2の図である処理フローを示す。
【0026】次に、図8及び図9に示した処理フローに
従って実施例2によるSFCプログラムのデバッグの手
順について説明する。なお、図8及び図9で1つのフロ
ーを構成している。
【0027】まず、SFCプログラムのモニタ開始前
に、ステップ101にて、現在表示中のブロックに対応す
る正常ルートテーブル9の内容を、図1に示す周辺機器8
から読み出す。ステップ102にて、読み出した正常ルー
トテーブル9に正常ルートブロック9B、正常ルートステ
ップ9Cをユーザが新規に登録する場合には、ステップ10
3を実行して周辺機器8の正常ルートテーブル9に対して
図2の様にユーザが登録し、データを追加、修正する場
合には、ステップ104を実行して、周辺機器8の正常ルー
トテーブル9に対してユーザが追加登録、あるいは修正
し、次にステップ105にて、PCのCPUユニット1に対
し、周辺機器8からリモートRUNをかけ、ステップ106
にて、PCのCPUユニット1のモニタを開始する。以
上のステップ100〜106は図4に示した実施例1の処理フ
ローと同様である。
【0028】モニタを開始したら、まずステップ115に
て、図7のルート52の様にPCのCPUユニット1が現
在実行しているブロックとステップを、周辺機器8の実
行ルートテーブル10に図5の様に格納していく。次に、
ステップ116にて現在実行中のブロックかステップが変
わるまでステップ116のループを実行する。ステップ116
にて、現在実行中のブロックかステップが変わったら、
ステップ117にて、PCのCPUユニット1が現在実行中
のステップがブロック(0)20のエンドステップ34かの判
定を周辺機器8側で行い、ブロック(0)20のエンドステッ
プ34まで実行していなければステップ115まで戻り、処
理を繰り返す。ステップ117にて、PCのCPUユニッ
ト1がエンドステップ34まで実行したら、ステップ118に
て、PCのCPUユニット1に対し、周辺機器8からリモ
ートSTOPをかけ、ステップ119にて、PCのCPU
ユニット1のモニタを停止する。
【0029】モニタを停止したら、ステップ120にて、
正常ルートテーブル9のデータに対応するポインタP9
A、及び実行ルートテーブル10のデータに対応するポイ
ンタI10Aの値を1にセットし、ステップ121にて、周辺
機器8の正常ルートテーブル9のポインタP9Aの正常ルー
トブロック9B、正常ルートステップ9Cと、周辺機器8の
実行ルートテーブル10のポインタI10Aの実行ルートブ
ロック10B、実行ルートステップ10Cが一致するか比較す
る。この比較にて、一致しなければ、ステップ122に
て、図6の様にエラールートテーブル11に一致していな
い実行ルートテーブル10のポインタI10Aの実行ルート
ブロック10B、実行ルートステップ10Cを格納する。
【0030】次に、ステップ123にて、正常ルートテー
ブル9のデータと実行ルートテーブル10のデータの両方
共最後かチェックする。ステップ123にて、正常ルート
テーブル9及び実行ルートテーブル10のデ−タのいずれ
か一方もしくは両方が最後である場合を除き、ステップ
124にて、次の正常ルートブロック9B、正常ルートステ
ップ9Cと、実行ルートブロック10B、実行ルートステッ
プ10Cを参照するために、正常ルートテーブル9のポイン
タP9A、実行ルートテーブル10のポインタI10Aを+1
し、ステップ121に戻り、処理を繰り返す。ステップ123
にて、正常ルートテーブル9のデータと実行ルートテー
ブル10のデータが両方共又はいずれか一方が最後であれ
ば、ステップ125にて、正常ルートテーブル9のデータが
最後かチェックし、最後であればステップ126にて実行
ルートテーブル10のデータが最後かチェックし最後でな
ければステップ127にてエラールートテーブル11に実行
ルートテーブル10の残りのデータを格納する。ステップ
125にて、正常ルートテーブル9のデータが最後でなけれ
ば、ステップ128にとぶ。ステップ126にて、実行ルート
テーブル10のデータが最後であればステップ128にと
ぶ。ステップ128にて、エラールートテーブル11にデー
タがあるかチェックし、データがあれば、ステップ129
にて、エラールートテーブル11の内容を周辺機器8のデ
ィスプレイ(図示せず)に表示し、処理を終了する。
【0031】
【発明の効果】以上のように、第1及び第3の発明によ
れば、SFCプログラムが正常に動作する場合のルート
を予め登録しておき、上記SFCプログラムを実際に動
作させた時のルートと上記予め登録したルートとを逐次
比較し、違いがあれば上記SFCプログラムの動作を停
止し、違いがあった上記SFCプログラムのブロック及
びステップをエラーとして表示するようにしたので、ま
た、第2及び第4の発明によれば、SFCプログラムが
正常に動作する場合のルートを予め登録しておき、上記
SFCプログラムの実際に動作しているルートを逐次登
録し、一連の動作終了時に予め登録された上記正常に動
作する場合のルートと比較し、違いがあった上記SFC
プログラムのブロック及びステップをエラーとして表示
するようにしたので、デバッグ作業が極めて簡単なSF
Cプログラムのデバッグ装置及びデバッグ方法が得られ
る効果がある。
【図面の簡単な説明】
【図1】この第1〜第4の発明に共通する一実施例であ
るSFCプログラムのデバッグ装置としてのPC及び周
辺機器を示すブロック図である。
【図2】図1に示した正常ルートテーブルの内容を示す
図である。
【図3】第1及び第3の発明を説明するSFCプログラ
ム例を示す図である。
【図4】第1及び第3の発明の一実施例であるSFCプ
ログラムのデバッグ処理フロー図である。
【図5】図1に示した実行ルートテーブルの内容を示す
図である。
【図6】図1に示したエラールートテーブルの内容を示
す図である。
【図7】第2及び第4の発明の一実施例を説明するSF
Cプログラム例を示す図である。
【図8】第2及び第4の発明の一実施例であるSFCプ
ログラムのデバッグ処理のフロー図である。
【図9】従来のPCと周辺機器を示すブロックずであ
る。
【図10】従来のステップブレーク情報テーブルを示す
図である。
【図11】SFCプログラム例を示す図である。
【図12】従来のステップブレークによるSFCプログ
ラムのデバッグの処理フロー図である。
【符号の説明】
1 PCのCPUユニット 8 PCの周辺機器 9 正常ルートテーブル 10 実行ルートテーブル 11 エラールートテーブル 20〜24 ブロック 30 イニシャルステップ 31 ステップ 32 移行条件 33 ブロック起動ステップ 34 エンドステップ 51 正常動作する場合のルート 52 実行ルート
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成4年6月30日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】図13
【補正方法】追加
【補正内容】
【図13】従来のステップブレークによるSFCプログ
ラムのデバッグの処理フロー図である。

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 制御対象をプログラム制御するプログラ
    マブルコントローラの、複数のステップからなるブロッ
    クにて構成されたSFCプログラムが正常に動作する場
    合のルートを予め登録しておく正常ルート登録手段と、
    上記SFCプログラムを実行するプログラム実行手段
    と、上記正常ルート登録手段に登録した正常に動作する
    場合のルートと上記SFCプログラムの実行により実際
    に動作しているルートとを逐次比較するルート比較手段
    と、上記逐次比較において違いがあれば上記SFCプロ
    グラムの動作を停止させるプログラム停止手段と、上記
    逐次比較において違いがあった上記SFCプログラムの
    ブロック及びステップを表示する表示手段とからなるS
    FCプログラムのデバッグ装置。
  2. 【請求項2】 制御対象をプログラム制御するプログラ
    マブルコントローラの、複数のステップからなるブロッ
    クにて構成されたSFCプログラムが正常に動作する場
    合のルートを予め登録しておく正常ルート登録手段と、
    上記SFCプログラムを実行するプログラム実行手段
    と、上記SFCプログラムの実行により実際に動作して
    いるルートを逐次登録する実行ルート登録手段と、上記
    SFCプログラムの実行終了時に、上記正常ルート登録
    手段に予め登録された上記正常に動作する場合のルート
    と上記実行ルート登録手段に登録された上記実際に動作
    したルートと比較するルート比較手段と、上記ルート比
    較手段によるルート比較により違いがあった上記SFC
    プログラムのブロック及びステップを表示する表示手段
    とからなるSFCプログラムのデバッグ装置。
  3. 【請求項3】 制御対象をプログラム制御するプログラ
    マブルコントローラの、複数のステップからなるブロッ
    クにて構成されたSFCプログラムのデバッグに際し、
    上記SFCプログラムが正常に動作する場合のルートを
    予め登録しておく段階と、上記SFCプログラムを実際
    に動作させ、この実際に動作しているルートと上記予め
    登録したルートとを逐次比較し、違いがあれば上記SF
    Cプログラムの動作を停止する段階と、上記逐次比較に
    おいて違いがあった上記SFCプログラムのブロック及
    びステップをエラーとして表示する段階とからなること
    を特徴とするSFCプログラムのデバッグ方法。
  4. 【請求項4】 制御対象をプログラム制御するプログラ
    マブルコントローラの、複数のステップからなるブロッ
    クにて構成されたSFCプログラムのデバッグに際し、
    上記SFCプログラムが正常に動作する場合のルートを
    予め登録しておく段階と、上記SFCプログラムを実際
    に動作させ、この実際に動作しているルートを逐次登録
    する段階と、上記SFCプログラムの一連の動作終了時
    に、予め登録された上記正常に動作する場合のルートと
    逐次登録された上記実際に動作したルートと比較し、違
    いがあった上記SFCプログラムのブロック及びステッ
    プをエラーとして表示する段階とからなることを特徴と
    するSFCプログラムのデバッグ方法。
JP3014373A 1991-02-05 1991-02-05 Sfcプログラムのデバッグ装置及びデバッグ方法 Pending JPH05341819A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP3014373A JPH05341819A (ja) 1991-02-05 1991-02-05 Sfcプログラムのデバッグ装置及びデバッグ方法
KR1019920001453A KR920016946A (ko) 1991-02-05 1992-01-31 SFC 프로그램의 디버그(debug)장치 및 디버그 방법
DE69223820T DE69223820T2 (de) 1991-02-05 1992-02-04 Gerät und Verfahren zur Programmfehlerbeseitigung
EP92101821A EP0498367B1 (en) 1991-02-05 1992-02-04 Program debugging device and process
US08/181,954 US5438574A (en) 1991-02-05 1994-01-18 Program debugging device and process
HK98104235A HK1005214A1 (en) 1991-02-05 1998-05-15 Program debugging device and process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3014373A JPH05341819A (ja) 1991-02-05 1991-02-05 Sfcプログラムのデバッグ装置及びデバッグ方法

Publications (1)

Publication Number Publication Date
JPH05341819A true JPH05341819A (ja) 1993-12-24

Family

ID=11859249

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3014373A Pending JPH05341819A (ja) 1991-02-05 1991-02-05 Sfcプログラムのデバッグ装置及びデバッグ方法

Country Status (6)

Country Link
US (1) US5438574A (ja)
EP (1) EP0498367B1 (ja)
JP (1) JPH05341819A (ja)
KR (1) KR920016946A (ja)
DE (1) DE69223820T2 (ja)
HK (1) HK1005214A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012121304A (ja) * 2010-12-10 2012-06-28 Seiko Epson Corp 印刷装置、及び、印刷方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2762893B2 (ja) * 1993-04-02 1998-06-04 三菱電機株式会社 プログラマブルコントローラ及びそのプログラマブルコントローラを用いたsfcプログラム実行方法
US5687375A (en) * 1994-10-14 1997-11-11 International Business Machines Corporation Debugging of High Performance Fortran programs with backup breakpoints
US5740442A (en) * 1996-08-27 1998-04-14 Hitachi Data Systems Corporation Method and apparatus for identifying and correcting date calculation errors caused by truncated year values
US6378124B1 (en) 1999-02-22 2002-04-23 International Business Machines Corporation Debugger thread synchronization control points
US6587967B1 (en) * 1999-02-22 2003-07-01 International Business Machines Corporation Debugger thread monitor
JP2000347900A (ja) * 1999-06-02 2000-12-15 Fujitsu Ltd 入力パラメータ生成装置、その方法及び記録媒体
US6715109B1 (en) 2000-02-04 2004-03-30 International Business Machines Corporation Method, computer program product, and system for making standard stream data accessible that would otherwise be lost in application programs
US7240297B1 (en) 2000-06-12 2007-07-03 International Business Machines Corporation User assistance system
US20040015879A1 (en) * 2001-03-23 2004-01-22 International Business Machines Corporation Method and apparatus for tracing details of a program task
WO2007118271A1 (en) * 2006-04-13 2007-10-25 Todaycom Pty Ltd A method and system and product for conditioning software
JP4890545B2 (ja) * 2006-06-13 2012-03-07 三菱電機株式会社 プログラマブルロジックコントローラの周辺装置
ATE491979T1 (de) * 2007-09-12 2011-01-15 Siemens Ag Verfahren zur implementierung eines produktionsausführungssystems
DE102007062920A1 (de) * 2007-12-21 2009-06-25 Endress + Hauser Gmbh + Co. Kg Verfahren zur Überwachung der logischen Ausführungsreihenfolge und der Datenübertragung eines in einzelne Module unterteilten Programms

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3711863A (en) * 1972-01-21 1973-01-16 Honeywell Inf Systems Source code comparator computer program
JPS53105684A (en) * 1977-02-25 1978-09-13 Nissan Motor Co Ltd Down diagnostic method in sequence controlling
US4108359A (en) * 1977-03-30 1978-08-22 The United States Of America As Represented By The Secretary Of The Army Apparatus for verifying the execution of a sequence of coded instructions
JPS5886648A (ja) * 1981-11-18 1983-05-24 Mitsubishi Electric Corp トレ−ス装置
DE3704318C2 (de) * 1987-02-12 1996-04-11 Vdo Schindling Anordnungen zur Überwachung der Funktion eines Mikroprozessors
US4858101A (en) * 1987-08-26 1989-08-15 Allen-Bradley Company, Inc. Programmable controller with parallel processors
US5170339A (en) * 1988-01-29 1992-12-08 Fanuc Ltd. Control system for programmable control device
US5287548A (en) * 1988-02-29 1994-02-15 Allen-Bradley Company, Inc. Programmable controller having a stored program with both machine language instructions and source code data
JPH02133834A (ja) * 1988-11-14 1990-05-23 Nec Corp インサートキットエミュレータ
DE69024515T2 (de) * 1989-03-29 1996-05-15 Hewlett Packard Co Gerät zur Streckenmessung und -analyse zur Leistungsabschätzung von Software-Entwürfen
FR2649507B1 (fr) * 1989-07-07 1994-07-08 Bull Sa Procede d'observation de l'execution d'un programme charge dans un systeme informatique et dispositif pour la mise en oeuvre dudit procede
US5265005A (en) * 1990-08-31 1993-11-23 Allen-Bradley Company, Inc. Processor for a programmable controller

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012121304A (ja) * 2010-12-10 2012-06-28 Seiko Epson Corp 印刷装置、及び、印刷方法

Also Published As

Publication number Publication date
EP0498367A2 (en) 1992-08-12
EP0498367B1 (en) 1998-01-07
US5438574A (en) 1995-08-01
DE69223820T2 (de) 1998-08-13
KR920016946A (ko) 1992-09-25
EP0498367A3 (en) 1993-02-24
HK1005214A1 (en) 1998-12-24
DE69223820D1 (de) 1998-02-12

Similar Documents

Publication Publication Date Title
JPH05341819A (ja) Sfcプログラムのデバッグ装置及びデバッグ方法
US4907190A (en) Computer control system and method for effecting sequence controls and servo-controls
JPS6175435A (ja) 構文チエツカ−とテキストエデイタの連動方式
EP0256149B1 (en) Computer system
JP2001209412A (ja) シーケンスプログラムのシミュレーション装置
JP3413860B2 (ja) デバッグ方式
JPH01123337A (ja) 対話型プログラムテバック方式
JPH06266579A (ja) オブジェクト指向プログラムのデバッグ装置
JPH0659935A (ja) デバッグ装置
JPS62163142A (ja) コンピユ−タプログラムを修正するための装置
JPH11282721A (ja) シーケンスプログラムのモニタ方法およびモニタ装置
JPH07168609A (ja) シーケンスプログラムのデバッグ方法
JP2669143B2 (ja) プログラマブルコントローラのプログラミング装置
JPS61141012A (ja) シ−ケンス動作のモニタ表示方式
JP2002157143A (ja) 集積回路試験プログラムのデバッグ支援システム
JPH0283634A (ja) プログラムデバッグ方式
JPH0439746A (ja) プログラム開発支援装置
JPS61184647A (ja) コマンド処理装置
JPH04262402A (ja) プログラマブルコントローラ
JPH08286714A (ja) プログラマブル表示器のモニタ装置
JPH08106308A (ja) プログラマブルコントローラ用プログラム作成装置
JPS6249441A (ja) 情報処理方式
JPS62235641A (ja) プログラム実行制御方式
JPH08328893A (ja) コマンド処理および方法
JPS63180141A (ja) 対話型デバツガによるデバツグ方式